JP2016191903A - 画素構造及び表示パネル - Google Patents

Abstract

【課題】本発明は、液晶配向の安定性を向上させ、暗状態の光漏れの問題を解決可能な画素構造、及び良好な透過率を有する表示パネルを提供する。
【解決手段】画素構造は、基板と、対向基板と、走査線及びデータ線と、能動素子と、画素電極と、保護層とを含む。画素電極は、少なくとも１つのブロック状電極と、複数の第１枝電極とを有する。保護層は、少なくとも１つのブロック状突起パターンと、複数の分岐突起パターンと、複数の凹溝とを含む。第１枝電極は、ブロック状突起パターン上に設けられる。ブロック状電極の正射影エッジと、最も近い１本目の第１枝電極の正射影エッジとの間にギャップ幅Ｗ１を有し、０μｍ＜Ｗ１≦４μｍの関係を満たす。ブロック状電極の正射影エッジと、ブロック状突起パターンの正射影エッジとの間に距離Ｗ２を有し、２μｍ≦Ｗ２≦５．５μｍの関係を満たす。
【選択図】図５

Description

本発明は、画素構造及び表示パネルに関するものである。

フラットパネルディスプレイでは、液晶ディスプレイ（ＬＣＤ）が広く使用されている。液晶ディスプレイは、２つの基板により構成された表示パネルを有している。液晶ディスプレイにおいて、基板上には、画素電極や共通電極などの電場生成電極が形成され、液晶層は、２つの基板の間に設けられ、電場生成電極に電圧が印加されることにより、電界が生成される。生成された電界に応じて、液晶層の液晶分子の配向及び入射光の偏光が決められて、画像を表示することができる。

液晶ディスプレイのうち、ＶＡ（ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モードの液晶ディスプレイは、高コントラスト及び広視野角を有するため、大きな関心を集めている。具体的に、ＶＡモードの液晶ディスプレイでは、電界が印加されていない場合、液晶分子の主軸（長軸）が表示パネルの配向方向に対して垂直となる。特に、ＶＡモードの液晶ディスプレイでは、１つの画素電極に単に切り口（例えば、スリット）を形成することにより、１つの画素電極において異なる配向を有する液晶分子を含む複数の領域を形成して、広視野角を実現することができる。

台湾特許出願公開第２０１５０８４００号明細書 米国特許出願公報第２０１３０２４２２３９号明細書 米国特許出願公報第２０１１０２６０９５７号明細書

しかしながら、上述した画素電極に切り口を形成することにより複数の枝電極を形成すると、切り口の電場生成電極における液晶分子は、わずかにねじれているか、安定的に傾斜されていないため、液晶ディスプレイの液晶の効率が低下し、透過率も低下してしまう。また、不安定に傾斜した液晶分子により、暗状態の光漏れをもたらす。ちなみに、画素電極において、複数の枝電極のみを有しているが、他のパターンや形状のデザインを有していない。なお、画素電極とトランジスタとを隔離するための保護層には、画素電極とトランジスタとを連通する接触孔のみが設けられ、他のパターンや形状のデザインを有していない。

なお、この背景技術の情報は、出願人が本発明に関連する可能性があると思われる情報を明らかにするために記載したものである。これまで記載した情報はいずれも、必ずしも本発明に対する従来技術を構成するものと認めるものではなく、またそのように見なすべきではない。

本発明の目的は、液晶配向の安定性を向上させ、暗状態の光漏れの問題を解決可能な画素構造を提供することである。

本発明の他の目的は、良好な透過率を有する表示パネルを提供することである。

本発明に係る画素構造は、基板と、対向基板と、走査線及びデータ線と、能動素子と、画素電極と、保護層と、を含む。対向基板は、基板の上方に配置され、基板に対向する側に共通電極が配置される。走査線及びデータ線は、基板上に形成される。能動素子は、基板上に形成され、走査線とデータ線とに接続される。画素電極は、能動素子に電気的に接続され、少なくとも１つのブロック状電極（ｂｌｏｃｋ−ｓｈａｐｅｄ ｅｌｅｃｔｒｏｄｅ）と複数の第１枝電極（ｂｒａｎｃｈｅｄ ｅｌｅｃｔｒｏｄｅ）とを有する。保護層は、画素電極の下方に設けられ、少なくとも１つのブロック状突起パターン（ｂｌｏｃｋ−ｓｈａｐｅｄ ｐｒｏｔｒｕｓｉｏｎ ｐａｔｔｅｒｎ）と、複数の分岐突起パターン（ｂｒａｎｃｈｅｄ ｐｒｏｔｒｕｓｉｏｎ ｐａｔｔｅｒｎ）と、を含む。画素電極のブロック状電極は、保護層の複数の分岐突起パターン上をコンフォーマルに覆い、複数の分岐突起パターンにより突起して複数の第２枝電極が形成されるように設けられている。画素電極の複数の第１枝電極は、保護層のブロック状突起パターン上に設けられ、画素電極のブロック状電極のエッジは、保護層のブロック状突起パターン上まで延びる。ブロック状電極の正射影エッジと、最も近い１本目の第１枝電極の正射影エッジとの間にギャップ幅Ｗ１（０μｍ＜Ｗ１≦４μｍ）を有する。ブロック状電極の正射影エッジと、ブロック状突起パターンの正射影エッジとの間に距離Ｗ２（２μｍ≦Ｗ２≦５．５μｍ）を有する。

本発明に係る表示パネルは、上記画素構造を複数含み、少なくとも３つの画素構造により画素セルが構成され、画素セルにおける少なくとも１つの画素構造の複数の第１枝電極の幅又は間隔が、画素セルにおける他の画素構造の複数の第１枝電極の幅又は間隔と異なる。

本発明に係る他の画素構造は、基板と、対向基板と、走査線及びデータ線と、能動素子と、画素電極と、保護層と、を含む。対向基板は、基板の上方に配置され、基板に対向する側に共通電極が配置される。走査線及びデータ線は、基板上に形成される。能動素子は、基板上に形成され、走査線とデータ線とに接続される。画素電極は、能動素子に電気的に接続され、複数の枝電極を有する。隣接する２つの枝電極の間にギャップ（ｇａｐ）を有し、スリットの距離をａとした場合、０μｍ＜ａ≦３μｍの関係を満たす。保護層は、画素電極の下方に設けられ、複数の分岐突起パターンを有する。隣接する２つの分岐突起パターンの間に少なくとも１つの溝を有する。画素電極の各枝電極は、保護層の１つの溝に対応して配置される。枝電極は、溝内から隣接する両側の分岐突起パターン上まで延び、ギャップが分岐突起パターンと重なるように配置される。枝電極の正射影エッジと、溝の正射影エッジとの間の距離をｂとした場合、１．５μｍ≦ｂ≦１０μｍの関係を満たす。

本発明に係る他の表示パネルは、上記他の画素構造を複数含み、少なくとも３つの画素構造により画素セルが構成され、画素セルにおける少なくとも１つの画素構造の複数の第１枝電極の幅又は間隔が、画素セルにおける他の画素構造の複数の第１枝電極の幅又は間隔と異なる。

上述したように、画素電極は、複数の枝電極を有し、保護層は、複数の分岐突起パターンを有する。本発明に係る画素電極は、枝電極及び枝突起パターンが交差して配置されることにより、所望の凹凸構造（上方に突起して下方に凹んだ構造）を有することができる。これにより、保護層中の凹溝の深さが不十分に起因する液晶の傾斜が不安定になる問題を防止することができる。また、本発明に係る画素構造は、保護層の分岐突起パターンの傾斜側壁に起因する暗状態の光漏れを低減することができ、良好な透過率を有する表示パネルが得られることができる。

下記図面を参照して行う好適な実施例の説明により、本発明の実施例の上記及びその他の態様はより明らかになる。

本発明の一実施形態に係る表示パネルを示す概略断面図である。 本発明の一実施形態に係る画素アレイ層を示す概略上面図である。 本発明の第１実施例に係る画素構造の画素電極を示す概略上面図である。 図３の画素電極の下方に設けられる保護層を示す概略上面図である。 図３の画素電極と図４の保護層が重なっていることを示す概略図である。 図５のＫ１領域を示す概略拡大図である。 図５中のＩ−Ｉ’線に沿った概略断面図である。 本発明の他の実施例に係る図５中のＩ−Ｉ’線に沿った画素構造を示す概略断面図である。 本発明の第２実施例に係る画素構造の画素電極を示す概略上面図である。 図９の画素電極の下方に設けられる保護層を示す概略上面図である。 図９の画素電極と図１０の保護層が重なっていることを示す概略図である。 図１１のＫ２領域を示す概略拡大図である。 本発明の第３実施例に係る画素構造の画素電極を示す概略上面図である。 図１３の画素電極の下方に設けられる保護層を示す概略上面図である。 図１３の画素電極と図１４の保護層が重なっていることを示す概略図である。 図１５のＫ３領域を示す概略拡大図である。 本発明の第４実施例に係る画素構造の画素電極を示す概略上面図である。 図１７の画素電極の下方に設けられる保護層を示す概略上面図である。 図１７の画素電極と図１８の保護層が重なっていることを示す概略図である。 図１９のＫ４領域を示す概略拡大図である。 本発明の第５実施例に係る画素構造の画素電極を示す概略上面図である。 図２１の画素電極の下方に設けられる保護層を示す概略上面図である。 図２１の画素電極と図２２の保護層が重なっていることを示す概略図である。 図２３のＫ５領域を示す概略拡大図である。 本発明の第６実施例に係る画素構造の画素電極を示す概略上面図である。 図２５の画素電極の下方に設けられる保護層を示す概略上面図である。 図２５の画素電極と図２６の保護層が重なっていることを示す概略図である。 図２７のＫ６領域を示す概略拡大図である。 図２７中のＪ−Ｊ’線に沿った概略断面図である。 本発明の第７実施例に係る画素構造の画素電極を示す概略上面図である。 図３０の画素電極の下方に設けられる保護層を示す概略上面図である。 図３０の画素電極と図３１の保護層が重なっていることを示す概略図である。 図３２のＫ７領域を示す概略拡大図である。 本発明の第８実施例に係る画素構造の画素電極を示す概略上面図である。 図３４の画素電極の下方に設けられる保護層を示す概略上面図である。 図３４の画素電極と図３５の保護層が重なっていることを示す概略図である。 図３６のＫ８領域を示す概略拡大図である。 本発明の第１実施例に係る表示パネルの透過率と画素構造との関係を示す概略図である。 比較例に係る表示パネルの透過率と画素構造との関係を示す概略図である。 本発明の第１実施例に係る表示パネルの透過率とＷ１との関係を示す概略図である。 本発明の第１実施例に係る表示パネルの透過率とＷ２との関係を示す概略図である。 本発明の第６実施例に係る表示パネルの透過率とａ，ｂとの関係を示す概略図である。 本発明の第６実施例に係る表示パネルの透過率とマスクずれ距離との関係を示す概略図である。 図２７中のＪ−Ｊ’線に沿った他の概略断面図である。

図１は、本発明の一実施形態に係る表示パネル１０００を示す概略断面図である。図１に示すように、本実施形態の表示パネル１０００は、基板１０と、対向基板２０と、表示媒体３０と、画素アレイ層１２を有している。本発明において、表示パネル１０００は、例えば、液晶表示パネルである。

基板１０の材料としては、ガラス、石英、有機ポリマー、又は他の類似材料が挙げられる。

対向基板２０は、基板１０に対向配置されている。対向基板２０の材料としては、ガラス、石英、有機ポリマー、又は他の類似材料が挙げられる。対向基板２０は、基板１０に対向する側に共通電極２２が配置されている。共通電極２２の材料は、例えば、インジウムスズ酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、アルミニウムスズ酸化物（ＡＴＯ）、アルミニウム亜鉛酸化物（ＡＺＯ）、インジウムゲルマニウム酸化亜鉛（ＩＧＺＯ）等の金属酸化物、グラフェン、カーボンナノチューブ、他の適切な材料、又はこれらの材料のうちの少なくとも２つを積層した層であってもよい。

表示媒体３０は、基板１０と対向基板２０との間に配置されている。表示媒体３０は、複数の液晶分子（図示せず）を含んでいる。本実施形態の表示パネル１０００は、表示媒体３０において、液晶分子を有するだけでなく、モノマー化合物も含んでいる。換言すれば、表示媒体３０は、表示パネル１０００においてモノマー化合物の硬化プロセスが行われる前に、液晶分子及びモノマー化合物を含んでいる。表示パネル１０００においてモノマー化合物の硬化プロセスが行われる際には、モノマー化合物が画素アレイ層１２の表面上にポリマー薄膜が形成されるように重合される。ポリマー薄膜は、液晶分子を配向させることが可能であるため、配向膜と呼ばれてもよい。硬化プロセスは、光重合法、熱重合法、又はこれらの組み合わせであってもよい。上記硬化プロセスに応じて、液晶分子にレチルト角を発生させるように、電圧を印加してもよい。このように、表示媒体３０は、表示パネル１０００においてモノマー化合物の硬化プロセスが行われた後、主に液晶分子で構成されている。

画素アレイ層１２は、基板１０上に配置され、その上方に表示媒体３０が覆われている。画素アレイ層１２は、複数の画素構造１００によって構成されている。図２を参照して、画素構造１００の設計について詳しく説明する。図２は、本発明の一実施形態に係る画素アレイ層１２を示す概略上面図である。説明上の便宜のため、図２において、画素アレイ層１２のうち３×３画素構造１００のみが示されている。ただし、当業者であれば、図１に示される画素アレイ層１２は、実際にアレイ状に配列された複数の画素構造１００から構成されていることを理解すべきである。

図２に示すように、画素構造１００は、走査線ＳＬ、データ線ＤＬ、能動素子Ｔ、画素電極ＰＥ、及び保護層（図示せず）を含んでいる。

走査線ＳＬの延在方向は、データ線ＤＬの延在方向とは異なっている。好ましくは、データ線ＤＬ及び走査線ＳＬの延在方向が互いに直交しているが、これに限定されない。また、走査線ＳＬとデータ線ＤＬは、異なるフィルム層に配置され、絶縁層（図示せず）がその間に挟まれている。走査線ＳＬ及びデータ線ＤＬは、画素構造１００の駆動信号（例えば、走査信号及びデータ信号）を送信するのに用いられる。一般的に、走査線ＳＬ及びデータ線ＤＬは、金属材料で作られているが、これに限定されない。本発明の他の実施形態では、走査線ＳＬ及びデータ線ＤＬの材料は、合金、金属酸化物、金属窒化物、金属酸窒化物、グラフェン、カーボンナノチューブ、他の適切な導電性材料、又はこれら材料のうち少なくとも２つを積層した層であってもよい。

能動素子Ｔは、走査線ＳＬとデータ線ＤＬとに電気的に接続されている。ここで、能動素子Ｔは、例えば、ゲート、チャネル層、ドレイン、及びソースを含む薄膜トランジスタ（ＴＦＴ）である。ゲートは、走査線ＳＬに電気的に接続され、ソースは、データ線ＤＬと電気的に接続されている。言い換えれば、制御信号が走査線ＳＬに入力される場合、走査線ＳＬとゲートとの間が電気的に導通され、制御信号がデータ線ＤＬに入力される場合、データ線ＤＬとソースとの間が電気的に導通される。チャネル層は、ゲートの上方、ソース及びドレインの下方に配置されている。本実施形態において、能動素子Ｔは、例えば、ボトムゲート型ＴＦＴであってもよいが、これに限定されない。他の実施形態において、能動素子Ｔは、チャネル層がゲートの下方、ソース及びドレインの下方に配置されトップゲート型ＴＦＴであってもよい。チャネル層の材料としては、ポリシリコン、微結晶シリコン、単結晶シリコン、アモルファスシリコン、金属酸化物半導体材料、有機半導体材料、グラフェン、カーボンナノチューブ、その他の適切な導電性材料、又はこれら材料のうち少なくとも２つを積層した層であってもよい。

画素電極ＰＥは、能動素子Ｔに電気的に接続されている。例えば、画素電極ＰＥは、コンタクト窓（符号は付せず）を介して能動素子Ｔのドレイン電気的に接続されることができる。画素電極ＰＥは、例えば、インジウムスズ酸化物、インジウム亜鉛酸化物、アルミニウムスズ酸化物、アルミニウム亜鉛酸化物、インジウムゲルマニウム酸化亜鉛等の金属酸化物、グラフェン、カーボンナノチューブ、他の適切な材料、又はこれら材料のうち少なくとも２つを積層した層であってもよい。

保護層は、画素電極ＰＥの下方に配置されている。保護層の材料は、例えば、無機材料、有機材料、これらの材料の単一な混合層又は積層であってもよい。無機材料としては、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、グラフェンの窒化物、グラフェンの酸化物、グラフェンの酸化窒化物、窒化炭素ナノチューブ、酸化炭素カーボンナノチューブ、炭素酸化窒化カーボンナノチューブ、他の適切な材料、又はこれら材料のうちの少なくとも２つを積層した層であってもよい。有機材料としては、例えば、無色のフォトレジスト、透光性を有するカラーフォトレジスト、ベンゾシクロブテン（Ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ，ＢＣＢ）、ポリイミド（ＰＩ）、ポリメタクリレート（ＰＭＡ）、その他の適切な材料、又はこれら材料のうち少なくとも２つを積層した層であってもよい。

本発明の液晶表示パネルにおいては、凹凸構造を有する画素構造が要求される。上記要求を満たすために、本発明の画素構造における画素電極ＰＥ及び保護層は、異なる方法で設計される。以下、図面を参照しながら、本発明のいくつかの実施例に係る画素構造について、詳しく説明する。このように、画素構造における画素電極ＰＥ及び保護層の設計を明確にすることができる。

図３は、本発明の第１実施例に係る画素構造の画素電極を示す概略上面図である。図４は、図３の画素電極の下方に設けられる保護層を示す概略上面図である。図５は、図３の画素電極と図４の保護層が重なっていることを示す概略図である。
図３に示すように、画素電極１２０は、少なくとも１つのブロック状電極（板状電極とも称する）１２２と、複数の第１枝電極１２４とを有している。具体的に、ブロック状電極１２２は、画素電極１２０におけるパターン化されていない電極領域である。つまり、ブロック状電極１２２には、任意の開口（ｏｐｅｎｉｎｇ）、穴（ｈｏｌｅ）、スリット（ｓｌｉｔ）、凹溝（ｇｒｏｏｖｅ）、又はギャップ（ｇａｐ）が存在していない。それに対し、第１枝電極１２４は、画素電極１２０におけるパターン化された電極領域である。画素電極１２０は、主電極１２６をさらに含んでもよい。複数の第１枝電極１２４は、主電極１２６に接続され、隣接する２つの第１枝電極１２４の間に、及び主電極１２６と隣接する第１枝電極１２４との間には、スリット（符号は付せず）を有している。
本実施例において、例として、２つのブロック状電極１２２は、主電極１２６の両側に配置されている。つまり、第１枝電極１２４及び主電極１２６は、２つのブロック状電極１２２が互いに直接接触しないように、２つのブロック状電極１２２の間に配置されているが、これに限定されない。他の実施例において、画素電極１２０は、１つのブロック状電極１２２と、複数の第１枝電極１２４、主電極１２６とを有していてもよい。本発明のブロック状電極１２２の（基板への）正射影形状は、多角形状を有し、本実施例において、例として五角形状を有しているが、これに限定されない。このように、第１枝電極１２４及びブロック状電極１２２の（基板への）正射影の輪郭形状によって様々な形状、例えば、矩形又はジグザグ状（ｚｉｇｚａｇ）が形成されることができるが、これに限定されない。

図４に示すように、保護層１４０は、少なくとも１つのブロック状突起パターン１４２と、複数の分岐突起パターン１４４とを有している。また、分岐突起パターン１４４の間に、凹溝１４５を有している。具体的に、ブロック状突起パターン（板状突起パターンとも称する）１４２は、保護層１４０におけるかなり大きな面積を占有し、パターン化されていない突起領域である。つまり、ブロック状突起パターン１４２には、任意の開口、穴、スリット、凹溝、又はギャップが存在していない。分岐突起パターン１４４及び凹溝１４５が形成される箇所は、保護層１４０における凹凸構造を有する領域である。
本実施例において、保護層１４０は、複数の分岐突起パターン１４４に接続される主突起パターン１４６を有している。隣接する２つの分岐突起パターン１４４の間に、及び主突起パターン１４６と隣接する分岐突起パターン１４４との間には、凹溝１４５を有している。本実施例において、ブロック状突起パターン１４２は、２つの別個の領域にある分岐突起パターン１４４が互いに直接接触しないように、この２つの別個の領域にある分岐突起パターン１４４の間に配置されている。このように、２つの別個の領域にある分岐突起パターン１４４は、それぞれ、主突起パターン１４６を有し、２つの別個の領域における主突起パターン１４６が互いに直接接触・接続せず、ブロック状突起パターン１４２を介して接続されているが、これに限定されない。他の実施例において、保護層１４０は、２つのブロック状突起パターン１４２と、複数の領域にある分岐突起パターン１４４と、主突起パターン１４６とを有してもよい。

図５は、図３の画素電極１２０と図４の保護層１４０が重なっていることを示す概略図である。図３〜図５を併せて参照すると、画素電極１２０は、保護層１４０の上方に形成され、画素電極１２０のブロック状電極１２２は、保護層１４０の複数の分岐突起パターン１４４上をコンフォーマルに覆い、複数の分岐突起パターン１４４により突起し、複数の凹溝１４５により凹み、複数の第２枝電極１２８が形成されるように設けられている。画素電極１２０の主電極１２６及び第１枝電極１２４は、保護層１４０のブロック状突起パターン１４２上に形成されている。画素電極１２０の主電極１２６は、保護層１４０の主突起パターン１４６と交差して配置されてもよいが、これに限定されない。主電極１２６及び主突起パターン１４６は、図５に示すように、互いに直交していることが好ましい。ちなみに、画素電極１２０の主電極１２６は、２つの交差する方向、例えば、行方向及び列方向に配列された電極を含んでいる。その２つの方向のいずれか一方は、実質的に主突起パターン１４６に平行であり、他方は、主突起パターン１４６に実質的に交差している（例えば、実質的に垂直である）。

図６は、図５のＫ１領域を示す概略拡大図である。図７は、図５中のＩ−Ｉ’線に沿った概略断面図である。図５、図６及び図７を併せて参照する。分岐突起パターン１４４の幅Ｌ１は、約１μｍから約１０μｍの範囲にあり、約２μｍから約６μｍの範囲であることが好ましい。また、分岐突起パターン１４４の間隔Ｓ１は、約１μｍから約１０μｍの範囲にあり、約２μｍから約６μｍの範囲であることが好ましい。ここで、間隔Ｓ１は、凹溝１４５の幅とみなすことができる。第１枝電極１２４の幅Ｌ２は、約１μｍから約１０μｍの範囲にあり、約２μｍから約６μｍの範囲であることが好ましい。第１枝電極１２４の間隔Ｓ２は、約１μｍから約１０μｍの範囲にあり、約２μｍから約６μｍの範囲であることが好ましい。ここで、間隔Ｓ２は、スリット（符号は付せず）の幅とみなすことができる。このように、幅Ｌ１，Ｌ２及び間隔Ｓ１，Ｓ２を調整することにより、液晶分子は、ディスクリネーションが発生しないように、その傾斜方向が微調整されることができる。

具体的に、画素電極１２０のブロック状電極１２２のエッジ１２２ｅは、さらに、保護層１４０のブロック状突起パターン１４２上まで延びている。ブロック状電極１２２の（基板への）正射影エッジ１２２ｅと、最も近い１本目の第１枝電極１２４ａの（基板への）正射影エッジ１２４ｅとの間にギャップ幅Ｗ１を有している。透過率を考慮して、ギャップ幅Ｗ１は、０μｍ＜Ｗ１≦４μｍの関係を満たし、１μｍ≦Ｗ１≦３μｍの関係を満たすことが好ましく、約２μｍであることが最も好ましい。ブロック状電極１２２の正射影エッジ１２２ｅと、ブロック状突起パターン１４２の（基板への）正射影エッジ１４２ｅとの間に距離Ｗ２を有している。透過率を考慮して、距離Ｗ２は、２μｍ≦Ｗ２≦５．５μｍの関係を満たし、約３μｍであることが最も好ましい。

なお、図７に示すように、画素電極１２０のブロック状電極１２２のエッジ１２２ｅは、保護層１４０のブロック状突起パターン１４２上まで延びている。具体的に、ブロック状電極１２２と１本目の第１枝電極１２４ａとの間の境界は、保護層１４０の分岐突起パターン１４４の凹溝１４５内に設けられず、保護層１４０のブロック状突起パターン１４２の突起した領域に設けられるように形成されている。本実施において、分岐突起パターン１４４の凹溝１４５のそれぞれの深さｄは、例えば、０．１μｍ≦ｄ≦０．３μｍの関係を満たすが、これに限定されない。

特に、画素構造のブロック状電極１２２と１本目の第１枝電極１２４ａとの間の境界は、保護層１４０のブロック状突起パターン１４２上に設けられている。本実施例の画素構造によれば、Ｗ２ジャンクション（即ち、平面視でブロック状電極１２２とブロック状突起パターン１４２とが重なっている箇所）に対応する液晶の効率を向上させることが可能である。また、保護層１４０の分岐突起パターン１４４及び凹溝１４５によって形成される画素構造において、傾斜側壁（ｔａｐｅｒ）に起因する暗状態の光漏れを低減することができ、良好な透過率を有する表示パネルが得られることができる。

図８は、本発明の他の実施例に係る図５中のＩ−Ｉ’線に沿った画素構造を示す概略断面図である。図８に示す実施例は、図５〜図７に示す実施例に類似するため、同一又は類似の要素には同一又は類似の符号を付し、重複する説明は省略する。図８に示すように、画素電極１２０の下方に、保護層１４０のほか、カラーフィルタ層１６０がさらに配置されてもよい。保護層１４０は、無機材料、有機材料、又は上記の材料を積層した層を用いてもよい。なお、カラーフィルタ層１６０の色に対する干渉を低減させるため、保護層１４０の有機材料は、カラーレジストから選択することが好ましくない。ここで、カラーフィルタ層１６０は、例えば、緑色フィルタ層、青色フィルタ層、及び赤色フィルタ層のうちの少なくとも１つによって構成されている。

図９は、本発明の第２実施例に係る画素構造の画素電極を示す概略上面図である。図１０は、図９の画素電極の下方に設けられる保護層を示す概略上面図である。図１１は、図９の画素電極と図１０の保護層が重なっていることを示す概略図である。
図９に示すように、画素電極２２０は、少なくとも１つのブロック状電極（板状電極とも称する）２２２と、複数の第１枝電極２２４と、主電極２２６と、外側枝電極２２８とを有している。具体的に、ブロック状電極２２２は、画素電極２２０におけるパターン化されていない電極領域である。つまり、ブロック状電極２２２には、任意の開口、穴、スリット、凹溝、又はギャップが存在していない。それに対し、第１枝電極２２４、主電極２２６、及び外側枝電極２２８は、画素電極２２０におけるパターン化された電極領域である。本実施例において、複数のブロック状電極２２２は、主電極２２６の両側に配置されている。複数の第１枝電極２２４は、ブロック状電極２２２が互いに隣接する側に配置され、ブロック状電極２２２のエッジ２２２ｅに近いように設けられている。また、複数の第１枝電極２２４は、主電極２２６に接続され、隣接する２つの第１枝電極２２４の間に、及び主電極２２６と隣接する第１枝電極２２４との間には、スリット（符号は付せず）を有している。複数の外側枝電極２２８は、ブロック状電極２２２のエッジ２２２ｅとは反対側に配置され、ブロック状電極２２２の他のエッジ２２２ｆに沿って放射状に外向きに延びている。隣接する２つの外側枝電極２２８の間にスリット（符号は付せず）を有している。図９に示すように、ブロック状電極２２２は、エッジ２２２ｅがエッジ２２２ｆに直接接続されていない。本発明のブロック状電極２２２の（基板への）正射影形状は、多角形状を有し、本実施例において、例として、六角形状を有しているが、これに限定されない。このように、外側枝電極２２８及びブロック状電極２２２の（基板への）正射影の輪郭形状によって五角形に形成されてもよい。第１枝電極２２４、外側枝電極２２８及びブロック状電極２２２の（基板への）正射影の輪郭形状によって様々な形状、例えば、矩形又はジグザグ状（ｚｉｇｚａｇ）が形成されることができるが、これに限定されない。

図１０に示すように、保護層２４０は、少なくとも１つのブロック状突起パターン（板状突起パターンとも称する）２４２と、複数の分岐突起パターン２４４と、主突起パターン２４６と、少なくとも１つのブロック状パターン２４８とを有している。具体的に、ブロック状突起パターン２４２は、保護層２４０におけるかなり大きな面積を占有し、パターン化されていない突起領域である。つまり、ブロック状突起パターン２４２には、任意の開口、穴、スリット、凹溝、又はギャップが存在していない。分岐突起パターン２４４は、保護層２４０内の突起であり、隣接する２つの分岐突起パターン２４４の間に凹部である凹溝（符号は付せず）を有することにより、分岐突起パターン２４４及び凹溝が設けられている領域が凹凸領域になる。ブロック状パターン（板状パターンとも称する）２４８は、保護層２４０におけるかなり大きな面積を有する凹む領域であるため、板状凹みパターンともいう。ブロック状パターン２４８の厚さは、ブロック状突起パターン２４２の厚さよりも低いが、凹溝の厚さと略同一であってもよい。
本実施例において、複数の分岐突起パターン２４４は、主突起パターン２４６に接続されている。また、隣接する２つの分岐突起パターン２４４の間に、及び主突起パターン２４６と隣接する分岐突起パターン２４４との間には、凹溝（符号は付せず）を有している。隣接する２つの分岐突起パターン２４４の間の凹溝（符号は付せず）は、ブロック状パターン２４８に接続されている。本実施例において、ブロック状突起パターン２４２は、２つの別個の領域にある分岐突起パターン２４４が互いに直接接触しないように、この２つの別個の領域にある分岐突起パターン２４４の間に配置されている。このように、２つの別個の領域にある分岐突起パターン２４４は、それぞれ、その領域の主突起パターン２４６に接続されている。また、２つの別個の領域における主突起パターン２４６が互いに直接接触・接続せず、ブロック状突起パターン２４２を介して接続されている。また、本実施例において、例として、４つのブロック状パターン２４８が分岐突起パターン２４４の外側の角に設けられているが、これに限定されない。

図１１は、図９の画素電極２２０と図１０の保護層２４０が重なっていることを示す概略図である。図９〜図１１を併せて参照すると、画素電極２２０は、保護層２４０の上方に形成され、画素電極２２０のブロック状電極２２２は、保護層２４０の複数の分岐突起パターン２４４上をコンフォーマルに覆い、分岐突起パターン２４４により突起し、凹溝（符号は付せず）により凹み、複数の第２枝電極２３０が形成されるように設けられている。画素電極２２０の主電極２２６及び第１枝電極２２４は、保護層２４０のブロック状突起パターン２４２上に形成されている。画素電極２２０の外側枝電極２２８は、保護層２４０のブロック状パターン２４８上に形成され、画素電極２２０の主電極２２６は、保護層２４０の主突起パターン２４６と互い交差して配置されてもよいが、これに限定されない。主電極２２６及び主突起パターン２４６は、図１１に示すように、互いに直交していることが好ましい。ちなみに、画素電極２２０の主電極２２６は、２つの交差する方向、例えば、行方向及び列方向に配列された電極を含んでいる。その２つの方向のいずれか一方は、実質的に主突起パターン２４６に平行であり、他方は、主突起パターン２４６に実質的に交差している（例えば、実質的に垂直である）。

図１２は、図１１のＫ２領域を示す概略拡大図である。図１１及び図１２を併せて参照する。分岐突起パターン２４４の幅Ｌ１は、約１μｍから約１０μｍの範囲にあり、約２μｍから約６μｍの範囲であることが好ましい。また、分岐突起パターン２４４の間隔Ｓ１は、約１μｍから約１０μｍの範囲にあり、約２μｍから約６μｍの範囲であることが好ましい。ここで、間隔Ｓ１は、凹溝（符号は付せず）の幅とみなすことができる。第１枝電極２２４の幅Ｌ２は、約１μｍから約１０μｍの範囲にあり、約２μｍから約６μｍの範囲であることが好ましい。第１枝電極２２４の間隔Ｓ２は、約１μｍから約１０μｍの範囲にあり、約２μｍから約６μｍの範囲であることが好ましい。ここで、間隔Ｓ２は、スリット（符号は付せず）の幅とみなすことができる。外側枝電極２２８の幅Ｌ３は、約１μｍから約１０μｍの範囲にあり、約２μｍから約６μｍの範囲であることが好ましい。外側枝電極２２８の間隔Ｓ３は、約１μｍから約１０μｍの範囲にあり、約２μｍから約６μｍの範囲であることが好ましい。ここで、間隔Ｓ３は、スリット（符号は付せず）の幅とみなすことができる。このように、幅Ｌ１，Ｌ２，Ｌ３及び間隔Ｓ１，Ｓ２，Ｓ３を調整することにより、液晶分子は、ディスクリネーションが発生しないように、その傾斜方向が微調整されることができる。

同様に、図１２に示すように、画素電極２２０の第１枝電極２２４は、保護層２４０のブロック状突起パターン２４２上に配置されている。画素電極２２０のブロック状電極２２２のエッジ２２２ｅは、さらに、保護層２４０のブロック状突起パターン２４２まで延びている。特に、ブロック状電極２２２の（基板への）正射影エッジ２２２ｅと、最も近い１本目の第１枝電極２２４ａの（基板への）正射影エッジ２２４ｅとの間にギャップ幅Ｗ１を有している。透過率を考慮して、ギャップ幅Ｗ１は、０μｍ＜Ｗ１≦４μｍの関係を満たし、１μｍ≦Ｗ１≦３μｍの関係を満たすことが好ましく、約２μｍであることが最も好ましい。ブロック状電極２２２の正射影エッジ２２２ｅと、ブロック状突起パターン２４２の（基板への）正射影エッジ２４２ｅとの間に距離Ｗ２を有している。透過率を考慮して、距離Ｗ２は、２μｍ≦Ｗ２≦５．５μｍの関係を満たし、約３μｍであることが最も好ましい。その断面図及びＷ１、Ｗ２は、図７に示されている。

特に、画素構造のブロック状電極２２２と１本目の第１枝電極２２４ａとの間の境界は、保護層２４０の分岐突起パターン２４４の凹溝（符号は付せず）に形成されず、保護層２４０のブロック状突起パターン２４２上に設けられているが（図７を参照する）、これに限定されない。本実施例では、分岐突起パターン２４４の凹溝（符号は付せず）の深さｄ（図７を参照する）が限定されない。これにより、保護層２４０の凹溝の深さが不十分に起因する不安定に傾いた液晶の問題を防止することができるほか、Ｗ２ジャンクション（即ち、平面視でブロック状電極２２２とブロック状突起パターン２４２とが重なっている箇所）に対応する液晶の効率を向上させることが可能である。また、保護層２４０の分岐突起パターン２４４及び凹溝によって形成される画素構造において、傾斜側壁に起因する暗状態の光漏れを低減することができ、良好な透過率及びコントラストを有する表示パネルが得られることができる。

図１３は、本発明の第３実施例に係る画素構造の画素電極を示す概略上面図である。図１４は、図１３の画素電極の下方に設けられる保護層を示す概略上面図である。図１５は、図１３の画素電極と図１４の保護層が重なっていることを示す概略図である。
図１３に示すように、画素電極３２０は、少なくとも１つのブロック状電極（板状電極とも称する）３２２と、複数の第１枝電極３２４と、第１主電極３２６と、第２主電極３２８とを有している。具体的に、ブロック状電極３２２は、画素電極３２０におけるパターン化されていない電極領域である。つまり、ブロック状電極３２２には、任意の開口、穴、スリット、凹溝、又はギャップが存在していない。それに対し、第１枝電極３２４は、画素電極３２０におけるパターン化された電極領域である。特に、図１３に示すように、画素電極３２０の複数の第１枝電極３２４は、第１主電極３２６に接続される複数の第１副枝電極３２４１と、第２主電極３２８に接続される第２副枝電極３２４２とをさらに含んでいる。隣接する２つの第１副枝電極３２４１の間、及び第１主電極３２６と隣接する第１副枝電極３２４１との間には、スリット（符号は付せず）を有している。且つ、隣接する２つの第２副枝電極３２４２の間、及び第１主電極３２６と隣接する第２副枝電極３２４２との間には、スリット（符号は付せず）を有している。ブロック状電極３２２は、第１枝電極３２４と第２枝電極３２８が互いに直接接触・接続しないように、これらの第１副枝電極３２４１とこれらの第２副枝電極３２４２との間に配置されている。
本発明のブロック状電極３２２の（基板への）正射影形状は、多角形状を有している。本実施例において、例として、ジグザグ状（ｚｉｇｚａｇ）の六角形状を有しているが、これに限定されない。ブロック状電極２２２は、このように、第２枝電極３２８及びブロック状電極３２２の正射影形状によって五角形に形成されてもよい。第１枝電極３２４、第２枝電極３２８、及びブロック状電極３２２の（基板への）正射影の輪郭形状によって様々な形状、例えば、矩形又はジグザグ状（ｚｉｇｚａｇ）が形成されることができるが、これに限定されない。

図１４に示すように、保護層３４０は、少なくとも１つのブロック状突起パターン３４２と、複数の分岐突起パターン３４４と、第１主突起パターン３４６と、第２主突起パターン３４８とを有している。具体的に、ブロック状突起パターン（板状突起パターンとも称する）３４２は、保護層３４０におけるかなり大きな面積を占有し、パターン化されていない突起領域である。つまり、ブロック状突起パターン３４２には、任意の開口、穴、スリット、凹溝、又はギャップが存在していない。分岐突起パターン３４４は、保護層３４０内の突起であり、隣接する２つの分岐突起パターン３４４の間に凹部である凹溝（符号は付せず）を有することにより、分岐突起パターン３４４及び凹溝が設けられている領域が凹凸領域になる。特に、図１４に示すように、保護層３４０の複数の分岐突起パターン３４４は、第１主突起パターン３４６に接続される複数の第１分岐突起パターン３４４１と、第２主突起パターン３４８に接続される複数の第２分岐突起パターン３４４２とをさらに含んでいる。本実施形態では、例として、３つのブロック状突起パターン３４２を有している。第１分岐突起パターン３４４１は、隣接する２つのブロック状突起パターン３４２の間に設けられ、第２分岐突起パターン３４４２は、隣接する２つのブロック状突起パターン３４２の間に設けられ、それぞれ２つの領域にある第１分岐突起パターン３４４１及び第２分岐突起パターン３４４２は、互いに直接接触・接続されていない。２つの別個の領域における第１分岐突起パターン３４４１及び第２分岐突起パターン３４４２にそれぞれ接続される第１主突起パターン３４６及び第２主突起パターン３４８が互いに直接接触・接続せず、その間のブロック状突起パターン３４２を介して接続されているが、これに限定されない。

図１５は、図１３の画素電極３２０と図１４の保護層３４０が重なっていることを示す概略図である。図１３〜図１５を併せて参照すると、画素電極３２０は、保護層３４０の上方に形成され、画素電極３２０のブロック状電極３２２は、保護層３４０の複数の分岐突起パターン３４４上をコンフォーマルに覆い、分岐突起パターン３４４により突起し、凹溝（符号は付せず）により下向き凹み、複数の第２枝電極３３０が形成されるように配置されている。特に、保護層３４０のブロック状突起パターン３４２は、ブロック状突起パターン３４２が第１副枝電極３２４１及び第２副枝電極３２４２と重なるように、第１副枝電極３２４１及び第２副枝電極３２４２の下方に設けられている。画素電極３２０のブロック状電極３２２のエッジ３２２ｅは、保護層３４０の分岐突起パターン３４４の凹溝（図７を参照する。図には符号は付せず）内に形成されず、保護層３４０のブロック状突起パターン３４２まで延びている。本実施例では、分岐突起パターン３４４の凹溝（符号は付せず）の深さが限定されない。画素電極３２０の第１主電極３２６は、保護層３４０の第１主突起パターン３４６及び第２主突起パターン３４８と交差して配置されてもよいが、これに限定されない。図１５に示すように、第１主電極３２６及び第１主突起パターン３４６は、互いに直交していることが好ましい。ちなみに、画素電極３２０の第１主電極３２６は、２つの交差する方向、例えば、行方向及び列方向に配列された電極を含んでいる。その２つの方向のいずれか一方は、実質的に第１主突起パターン３４６及び第２主突起パターン３４８に平行であり、他方は、第１主突起パターン３４６及び第２主突起パターン３４８に実質的に交差している（例えば、実質的に垂直である）。

図１６は、図１５のＫ３領域を示す概略拡大図である。図１５及び図１６を併せて参照する。第１分岐突起パターン３４４１の幅Ｌ１は、約１μｍから約１０μｍの範囲にあり、約２μｍから約６μｍの範囲であることが好ましい。また、第１分岐突起パターン３４４１の間隔Ｓ１は、約１μｍから約１０μｍの範囲にあり、約２μｍから約６μｍの範囲であることが好ましい。ここで、間隔Ｓ１は、凹溝（符号は付せず）の幅とみなすことができる。第１副枝電極３２４１の幅Ｌ２は、約１μｍから約１０μｍの範囲にあり、約２μｍから約６μｍの範囲であることが好ましい。第１副枝電極３２４１の間隔Ｓ２は、約１μｍから約１０μｍの範囲にあり、約２μｍから約６μｍの範囲であることが好ましい。ここで、間隔Ｓ２は、スリット（符号は付せず）の幅とみなすことができる。このように、幅Ｌ１，Ｌ２及び間隔Ｓ１，Ｓ２を調整することにより、液晶分子は、ディスクリネーションが発生しないように、その傾斜方向が微調整されることができる。特に、図１５及び図１６を併せて参照すると、第２分岐突起パターン３４４２の幅及び間隔は、第１分岐突起パターン３４４１の幅Ｌ１及び間隔Ｓ１と略同一である。また、第１分岐突起パターン３４４１が第２分岐突起パターン３４４２の幅及び間隔と実質的に同じでも異なっていてもよいが、これに限定されない。同様に、第２副枝電極３２４２の幅及び間隔は、第１副枝電極３２４１の上記幅Ｌ２及び間隔Ｓ２と略同一である。また、第１副枝電極３２４１が第２副枝電極３２４２の幅及び間隔と実質的に同じでも異なっていてもよいが、これに限定されない。

図１６に示すように、同様に、画素電極３２０の第１枝電極３２４は、保護層３４０のブロック状突起パターン３４２上に配置されている。ブロック状電極３２２の（基板への）正射影エッジ３２２ｅと、最も近い１本目の第１枝電極３２４ａの（基板への）正射影エッジ３２４ｅとの間にギャップ幅Ｗ１を有している。透過率を考慮して、ギャップ幅Ｗ１は、０μｍ＜Ｗ１≦４μｍの関係を満たし、１μｍ≦Ｗ１≦３μｍの関係を満たすことが好ましく、約２μｍであることが最も好ましい。ブロック状電極３２２の正射影エッジ３２２ｅと、ブロック状突起パターン３４２の（基板への）正射影エッジ３４２ｅとの間に距離Ｗ２を有している。透過率を考慮して、距離Ｗ２は、２μｍ≦Ｗ２≦５．５μｍの関係を満たし、約３μｍであることが最も好ましい。その断面図及びＷ１、Ｗ２は、図７に示されている。

特に、画素構造のブロック状電極３２２と１本目の第１枝電極３２４ａとの間の境界は、保護層３４０の分岐突起パターン３４４（第１分岐突起パターン３４４１と、第２分岐突起パターン３４４２を含む）の凹溝（符号は付せず）に形成されず、保護層３４０の突起したブロック状突起パターン３４２上に設けられている（図７を参照する）。本実施例では、第１分岐突起パターン３４４１及び第２分岐突起パターン３４４２の凹溝（符号は付せず）の深さｄ（図７を参照する）が限定されない。これにより、本実施例の画素構造は、保護層３４０の凹溝の深さが不十分に起因する不安定に傾いた液晶の問題を防止することができるほか、Ｗ２ジャンクション（即ち、平面視でブロック状電極３２２とブロック状突起パターン３４２とが重なっている箇所）に対応する液晶の効率を向上させることが可能である。また、保護層３４０の分岐突起パターン３４４及び凹溝によって形成される画素構造において、傾斜側壁に起因する暗状態の光漏れを低減することができ、良好な透過率及びコントラストを有する表示パネルが得られることができる。

図１７は、本発明の第４実施例に係る画素構造の画素電極を示す概略上面図である。図１８は、図１７の画素電極の下方に設けられる保護層を示す概略上面図である。図１９は、図１７の画素電極と図１８の保護層が重なっていることを示す概略図である。
図１７に示すように、画素電極４２０は、少なくとも１つのブロック状電極４２２と複数の第１枝電極４２４とを有している。ブロック状電極４２２は、複数の副ブロック状電極４２２１を含んでいる。具体的に、特に、ブロック状電極（板状電極とも称する）４２２の副ブロック状電極４２２１は、画素電極４２０におけるパターン化されていない電極領域である。つまり、副ブロック状電極４２２１には、任意の開口、穴、スリット、凹溝、又はギャップが存在していない。それに対し、第１枝電極４２４は、画素電極４２０におけるパターン化された電極領域である。特に、本実施例において、隣接する２つの副ブロック状電極４２２１の間には、１つの第１枝電極４２４のみが配置されているが、これに限定されない。第１枝電極４２４は、主電極（符号は付せず）に接続され、第１枝電極４２４と、隣接する電極（例えば、副ブロック状電極４２２１又は他の第１枝電極４２４）との間には、スリット（符号は付せず）を有してもよい。また、隣接する２つのブロック状電極４２２が互いに直接接触・接続されていない。本発明の副ブロック状電極４２２１の（基板への）正射影形状は、多角形、例えばジグザグ状（ｚｉｇｚａｇ）を有してもよいが、これに限定されない。このように、第１枝電極４２４及びブロック状電極４２２の（基板への）正射影の輪郭形状によって矩形又はジグザグ状が形成されることができるが、これに限定されない。

図１８を参照すると、保護層４４０は、少なくとも１つのブロック状突起パターン（板状突起パターンとも称する）４４２と、複数の分岐突起パターン４４４を有している。特に、図１８に示すように、保護層４４０の各ブロック状突起パターン４４２は、複数の副ブロック状突起パターン４４２１をさらに含んでいる。特に、本実施例において、例として、隣接する２つの副ブロック状突起パターン４４２１の間には、１つの分岐突起パターン４４４のみが配置されている。分岐突起パターン４４４と、隣接するパターン（例えば、副ブロック状突起パターン４４２１又は他の分岐突起パターン４４４）との間には、凹溝（符号は付せず）をさらに有してもよい。また、隣接する２つの副ブロック状突起パターン４４２１が互いに直接接触・接続されていない。具体的に、ブロック状突起パターン４４２及び副ブロック状突起パターン４４２１は、保護層４４０におけるかなり大きな面積を占有し、パターン化されていない領域である。つまり、ブロック状突起パターン４４２及び副ブロック状突起パターン４４２１には、任意の開口、穴、スリット、凹溝、又はギャップが存在していない。分岐突起パターン４４４及び凹溝（符号は付せず）が設けられている領域が保護層４４０における凹凸領域である。本実施例において、分岐突起パターン４４４は、主突起パターン（符号は付せず）に接続されている。特に、ブロック状突起パターン４４２の（基板への）正射影形状は、ジグザグ状のほか、異なる２方向の主突起パターンを互いに区別し、２方向の交点であるＸ字形であってもよい。

図１９は、図１７の画素電極４２０と図１８の保護層４４０が重なっていることを示す概略図である。図１７〜図１９を併せて参照すると、画素電極４２０は、保護層４４０の上方に形成されている。画素電極４２０のブロック状電極４２２は、保護層４４０の複数の分岐突起パターン４４４上をコンフォーマルに覆い、複数の分岐突起パターン４４４により突起し、複数の凹溝（符号は付せず）により凹み、複数の第２枝電極４２６が形成されるように設けられている。画素電極４２０の第１枝電極４２４は、保護層４４０のブロック状突起パターン４４２上に配置されている。画素電極４２０のブロック状電極４２２のエッジ４２２ｅは、さらに、保護層４４０のブロック状突起パターン４４２まで延びている。

図２０は、図１９のＫ４領域を示す概略拡大図である。図１９及び図２０を併せて参照する。分岐突起パターン４４４の幅Ｌ１は、約１μｍから約１０μｍの範囲にあり、約２μｍから約６μｍの範囲であることが好ましい。また、分岐突起パターン４４４とブロック状突起パターン４４２との間隔Ｓ１は、約１μｍから約１０μｍの範囲にあり、約２μｍから約６μｍの範囲であることが好ましい。ここで、間隔Ｓ１は、凹溝（符号は付せず）の幅とみなすことができる。第１枝電極４２４のそれぞれの幅Ｌ２は、約１μｍから約１０μｍの範囲にあり、約２μｍから約６μｍの範囲であることが好ましい。このように、幅Ｌ１，Ｌ２及び間隔Ｓ１を調整することにより、液晶分子は、ディスクリネーションが発生しないように、その傾斜方向が微調整されることができる。

同様に、図２０に示すように、画素電極４２０の第１枝電極４２４は、保護層４４０のブロック状突起パターン４４２上に配置されている。特に、ブロック状電極４２２の（基板への）正射影エッジ４２２ｅと、最も近い１本目の第１枝電極４２４ａの（基板への）正射影エッジ４２４ｅとの間にギャップ幅Ｗ１を有している。透過率を考慮して、ギャップ幅Ｗ１は、０μｍ＜Ｗ１≦４μｍの関係を満たし、１μｍ≦Ｗ１≦３μｍの関係を満たすことが好ましく、約２μｍであることが最も好ましい。本実施例において、２つの隣接する副ブロック状電極４２２１の間に１つの第１枝電極４２４のみが配置されているため、ギャップ幅Ｗ１を電極間のスリットの幅と見なすことができる。また、ブロック状電極４２２の正射影エッジ４２２ｅと、ブロック状突起パターン４４２の（基板への）正射影エッジ４４２ｅとの間に距離Ｗ２を有している。透過率を考慮して、距離Ｗ２は、２μｍ≦Ｗ２≦５．５μｍの関係を満たし、約３μｍであることが最も好ましい。その断面図及びＷ１，Ｗ２は、図７に示されている。

特に、画素構造のブロック状電極４２２と１本目の第１枝電極４２４ａとの間の境界は、保護層４４０の突起した分岐突起パターン４４４の凹溝（符号は付せず）に形成されず、保護層４４０の突起したブロック状突起パターン４４２上に設けられている（図７を参照する）。本実施例では、分岐突起パターン４４４の凹溝（符号は付せず）の深さｄ（図７を参照する）が限定されない。これにより、保護層４４０の凹溝の深さが不十分に起因する不安定に傾いた液晶の問題を防止することができるほか、Ｗ２領域に対応する液晶の効率を向上させることが可能である。また、保護層４４０の分岐突起パターン４４４及び凹溝によって形成される画素構造において、傾斜側壁に起因する暗状態の光漏れを低減することができ、良好な透過率及びコントラストを有する表示パネルが得られることができる。

図２１は、本発明の第５実施例に係る画素構造の画素電極を示す概略上面図である。図２２は、図２１の画素電極の下方に設けられる保護層を示す概略上面図である。図２３は、図２１の画素電極と図２２の保護層が重なっていることを示す概略図である。
図２１に示すように、画素電極５２０は、少なくとも１つのブロック状電極５２２と複数の第１枝電極５２４とを有している。ブロック状電極５２２は、複数の副ブロック状電極５２２１を含んでいる。副ブロック状電極５２２１は、画素電極５２０におけるパターン化されていない電極領域である。つまり、ブロック状電極５２２及び副ブロック状電極５２２１には、任意の開口、穴、スリット、凹溝、又はギャップが存在していない。それに対し、第１枝電極５２４は、画素電極５２０におけるパターン化された電極領域である。ちなみに、図２１に示した画素電極５２０は、図１７に示した画素電極４２０と互いに類似しており、類似の構成要素は、第４の実施に示されているので、ここで説明は省略する。この２つの実施例の相違点は、本実施例において、隣接する２つの副ブロック状電極５２２１の間には、２つの第１枝電極５２４のみが配置されているが、これに限定されない。

図２２を参照すると、保護層５４０は、少なくとも１つのブロック状突起パターン５４２と、複数の分岐突起パターン５４４を有している。特に、図２２に示すように、保護層５４０のブロック状突起パターン５４２は、複数の副ブロック状突起パターン５４２１をさらに含んでいる。ちなみに、図２２に示した保護層５４０は、図１８に示した保護層４４０と互いに類似しており、類似の構成要素は、第４の実施形態で説明されているので、ここで説明は省略する。図２２に示すように、２つの実施例の相違点は、隣接する２つの副ブロック状突起パターン５４２１の間には、少なくとも１つの分岐突起パターン５４４が配置されている。本実施例において、例として、隣接する２つの副ブロック状突起パターン５４２１の間には、３つの分岐突起パターン５４４が配置されている。

図２３は、図２１の画素電極５２０と図２２の保護層５４０が重なっていることを示す概略図である。図２１〜図２３を併せて参照すると、画素電極５２０は、保護層５４０の上方に形成され、画素電極５２０のブロック状電極５２２は、保護層５４０の複数の分岐突起パターン５４４上をコンフォーマルに覆い、複数の分岐突起パターン５４４により突起し、複数の凹溝（符号は付せず）により凹み、複数の第２枝電極５２６が形成されるように設けられている。画素電極５２０の第１枝電極５２４は、保護層５４０のブロック状突起パターン５４２上に配置されている。画素電極５２０のブロック状電極５２２のエッジ５２２ｅは、さらに、保護層５４０のブロック状突起パターン５４２まで延びている。

図２４は、図２３のＫ５領域を示す概略拡大図である。図２３及び図２４を併せて参照する。分岐突起パターン５４４の幅Ｌ１は、約１μｍから約１０μｍの範囲にあり、約２μｍから約６μｍの範囲であることが好ましい。また、分岐突起パターン５４４の間隔Ｓ１は、約１μｍから約１０μｍの範囲にあり、約２μｍから約６μｍの範囲であることが好ましい。ここで、間隔Ｓ１は、凹溝（符号は付せず）の幅とみなすことができる。第１枝電極５２４の幅Ｌ２は、約１μｍから約１０μｍの範囲にあり、約２μｍから約６μｍの範囲であることが好ましい。第１枝電極５２４の間隔Ｓ２は、約１μｍから約１０μｍの範囲にあり、約２μｍから約６μｍの範囲であることが好ましい。ここで、間隔Ｓ２は、スリット（符号は付せず）の幅とみなすことができる。このように、幅Ｌ１，Ｌ２及び間隔Ｓ１，Ｓ２を調整することにより、液晶分子は、ディスクリネーションが発生しないように、その傾斜方向が微調整されることができる。

同様に、図２４に示すように、画素電極５２０の第１枝電極５２４は、保護層５４０のブロック状突起パターン５４２上に配置されている。特に、ブロック状電極５２２の（基板への）正射影エッジ５２２ｅと、最も近い１本目の第１枝電極５２４ａの（基板への）正射影エッジ５２４ｅとの間にギャップ幅Ｗ１を有している。透過率を考慮して、ギャップ幅Ｗ１は、０μｍ＜Ｗ１≦４μｍの関係を満たし、１μｍ≦Ｗ１≦３μｍの関係を満たすことが好ましく、約２μｍであることが最も好ましい。また、ブロック状電極５２２の正射影エッジ５２２ｅと、ブロック状突起パターン５４２の（基板への）正射影エッジ５４２ｅとの間に距離Ｗ２を有している。透過率を考慮して、距離Ｗ２は、２μｍ≦Ｗ２≦５．５μｍの関係を満たし、約３μｍであることがより好ましい。その断面図及びＷ１、Ｗ２は、図７に示されている。

特に、画素構造のブロック状電極５２２と１本目の第１枝電極５２４ａとの間の境界は、保護層５４０の突起した分岐突起パターン５４４の凹溝（符号は付せず）に形成されず、保護層５４０の突起したブロック状突起パターン５４２上に設けられている（図７を参照する）。本実施例では、分岐突起パターン５４４の凹溝（符号は付せず）の深さｄ（図７を参照する）が限定されない。これにより、保護層５４０の凹溝の深さが不十分に起因する不安定に傾いた液晶の問題を防止することができるほか、Ｗ２ジャンクション（即ち、平面視でブロック状電極５２２とブロック状突起パターン５４２とが重なっている箇所）に対応する液晶の効率を向上させることが可能である。また、保護層５４０の分岐突起パターン５４４及び凹溝によって形成される画素構造において、傾斜側壁に起因する暗状態の光漏れを低減することができ、良好な透過率及びコントラストを有する表示パネルが得られることができる。

図２５は、本発明の第６実施例に係る画素構造の画素電極を示す概略上面図である。図２６は、図２５の画素電極の下方に設けられる保護層を示す概略上面図である。図２７は、図２５の画素電極と図２６の保護層が重なっていることを示す概略図である。
図２５に示すように、画素電極６２０は、複数の枝電極６２２と、主電極６２４とを有している。隣接する２つの枝電極６２２の間には、ギャップ（スリットとも称する）６２６を有している。枝電極６２２は、主電極６２４に接続され、主電極６２４から複数の方向に沿って延びている。本実施例において、主電極６２４は十字形に形成されるが、これに限定されない。

図２６に示すように、保護層６４０は、複数の分岐突起パターン６４２と、主突起パターン６４４とを有している。隣接する２つの分岐突起パターン６４２の間には、少なくとも１つの溝（凹溝とも称する）６４６を有している。複数の分岐突起パターン６４２は、主突起パターン６４４に接続され、主突起パターン６４４から複数の方向に沿って延びている。本実施例において、主突起パターン６４４は十字形に形成されるが、これに限定されない。

図２７は、図２５の画素電極６２０と図２６の保護層６４０が重なっていることを示す概略図である。図２５〜図２７を併せて参照すると、画素電極６２０は、保護層６４０の上方に形成され、画素電極６２０の枝電極６２２のそれぞれは、保護層６４０の１つの溝６４６に対応して配置され、画素電極６２０のギャップ６２６のそれぞれは、保護層６４０の１つの分岐突起パターン６４２に対応して配置されている。枝電極６２２は、溝６４６内から隣接する両側の分岐突起パターン６４２上まで延びており、ギャップ６２６が分岐突起パターン６４２と重なるように配置されるが、これに限定されない。図２７に示すように、主電極６２４と主突起パターン６４４が重なるように配置されている。ちなみに、枝電極６２２のギャップ６２６は、分岐突起パターン６４２上に設けられているため、画素電極６２０の暗線を薄くすることができる。本実施例において、例として、主電極６２４の幅は、主突起パターン６４４の幅よりも実質的に大きく形成されているが、これに限定されない。

図２８は、図２７のＫ６領域を示す概略拡大図である。図２９は、図２７中のＪ−Ｊ’線に沿った概略断面図である。図２７、図２８及び図２９を併せて参照すると、画素電極６２０の隣接する２つの枝電極６２２のギャップ６２６は、距離ａを有し、ａ≠０の関係を満たす。距離ａは、０μｍ＜ａ≦３μｍであることが好ましく、透過率を考慮して、２μｍであることが最も好ましいが、これに限定されない。画素電極６２０の枝電極６２２の（基板への）正射影エッジ６２２ｅと、保護層６４０の溝６４６の（基板への）正射影エッジ６４６ｅとの間には、距離ｂを有し、ｂ≠０の関係を満たす。距離ｂは、１．５μｍ≦ｂ≦１０μｍであることが好ましく、１．５μｍであることが最も好ましいが、これに限定されない。本実施例において、保護層６４０の溝６４６の幅ｃは、３μｍ＜ｃ≦（ａ＋２ｂ）μｍの関係を満たす。

また、画素電極６２０の枝電極６２２の幅Ｌ４は、約１μｍから約１０μｍの範囲にある。保護層６４０の分岐突起パターン６４２の幅Ｌ５は、約１μｍから約１０μｍの範囲にある。ちなみに、溝６４６の幅ｃは、分岐突起パターン６４２の幅Ｌ５と同じであるが、これに限定されない。本実施例において、幅Ｌ４，Ｌ５，ｃ及び距離ａ，ｂを調整することにより、液晶分子は、ディスクリネーションが発生しないように、その傾斜方向が微調整されることができる。

特に、枝電極の幅が小さくない場合であっても、液晶分子の配向の安定性を向上させることができる。また、本実施例の画素構造は、保護層６４０の凹溝の深さが不十分に起因する液晶の傾斜が不安定になる問題を防止することができるほか、ジャンクションｂ（即ち、平面視で枝電極６２２と分岐突起パターン６４２とが重なっている箇所）に対応する液晶の効率を向上させることが可能である。また、保護層６４０の分岐突起パターン６４２によって形成される画素構造において、傾斜側壁に起因する暗状態の光漏れを低減することができ、良好な透過率及びコントラストを有する表示パネルが得られることができる。

図３０は、本発明の第７実施例に係る画素構造の画素電極を示す概略上面図である。図３１は、図３０の画素電極の下方に設けられる保護層を示す概略上面図である。図３２は、図３０の画素電極と図３１の保護層が重なっていることを示す概略図である。
本実施例は、図２７に示す実施例に類似するため、同一又は類似の要素には同一又は類似の符号を付し、重複する説明は省略する。同様に、図３０に示すように、画素電極７２０は、複数の枝電極７２２と、主電極７２４とを有している。隣接する２つの枝電極７２２の間には、ギャップ（スリットとも称する）７２６を有している。枝電極７２２は、主電極７２４に接続され、主電極７２４から複数の方向に沿って延びている。

同様に、図３１に示すように、保護層７４０は、複数の分岐突起パターン７４２と、主突起パターン７４４とを有している。隣接する２つの分岐突起パターン７４２の間には、少なくとも１つの溝（凹溝とも称する）７４６を有している。複数の分岐突起パターン７４２は、主突起パターン７４４に接続され、主突起パターン７４４から複数の方向に沿って延びている。

図３２に示す実施例と図２７に示した実施例との相違点は、画素電極７２０の枝電極７２２のそれぞれは、保護層７４０の分岐突起パターン７４２の１つに対応して配置され、画素電極７２０のギャップ７２６のそれぞれは、保護層７４０の溝７４６の１つに対応して配置されていることにある。枝電極７２２は、分岐突起パターン７４２上から隣接する両側の溝７４６内まで延び、ギャップ７２６が隣接する両側の溝７４６と重なるように配置されている。同様に、主電極７２４は、主突起パターン７４４と重なるように配置されている。ちなみに、本実施例において、主電極７２４の幅は、主突起パターン７４４の幅よりも大きく形成されているが、これに限定されない。

図３３は、図３２のＫ７領域を示す概略拡大図である。図３２及び図３３を併せて参照すると、画素電極７２０の隣接する２つの枝電極７２２のギャップ７２６は、距離ａを有し、ａ≠０の関係を満たす。距離ａは、０μｍ＜ａ≦３μｍであることが好ましく、透過率を考慮して、２μｍであることが最も好ましいが、これに限定されない。画素電極７２０の枝電極７２２の（基板への）正射影エッジ７２２ｅと、保護層７４０の溝７４６の（基板への）正射影エッジ７４６ｅとの間には、距離ｂを有し、ｂ≠０の関係を満たす。距離ａは、１．５μｍ≦ｂ≦１０μｍであることが好ましく、１．５μｍであることが最も好ましいが、これに限定されない。本実施例において、保護層７４０の溝７４６の幅Ｌ３は、３μｍ＜Ｌ３≦（ａ＋２ｂ）μｍの関係を満たす。

画素電極７２０の枝電極７２２の幅Ｌ４は、約１μｍから約１０μｍの範囲にある。
保護層７４０の分岐突起パターン７４２の幅ｃは、約１μｍから約１０μｍの範囲にある。本実施例において、幅Ｌ４，Ｌ３，ｃ及び距離ａ，ｂを調整することにより、液晶分子は、ディスクリネーションが発生しないように、その傾斜方向が微調整されることができる。

特に、枝電極の幅が小さくない場合であっても、液晶分子の配向の安定性を向上させることができる。また、本実施例の画素構造は、保護層７４０の凹溝の深さが不十分に起因する不安定に傾いた液晶の問題を防止することができるほか、ジャンクションｂ（即ち、平面視で枝電極７２２と分岐突起パターン７４２とが重なっている箇所）に対応する液晶の効率を向上させることが可能である。また、保護層７４０の分岐突起パターン７４２によって形成される画素構造において、傾斜側壁に起因する暗状態の光漏れを低減することができ、良好な透過率及びコントラストを有する表示パネルが得られることができる。

図３４は、本発明の第８実施例に係る画素構造の画素電極８２０を示す概略上面図である。図３５は、図３４の画素電極の下方に設けられる保護層を示す概略上面図である。図３６は、図３４の画素電極と図３５の保護層が重なっていることを示す概略図である。
図３４に示すように、画素電極８２０は、複数の枝電極８２２と、少なくとも１つのブロック状電極８３０と、主電極８２４と、複数の外側枝電極８２６とを有している。隣接する２つの枝電極８２２の間には、ギャップ（スリットとも称する）８２８を有している。枝電極８２２は、主電極８２４に接続され、主電極８２４から複数の方向に沿って延びている。ブロック状電極（板状電極とも称する）８３０は、画素電極８２０におけるパターン化されていない電極領域である。つまり、ブロック状電極８３０には、任意の開口、穴、スリット、凹溝、又はギャップが存在していない。ここで、複数のブロック状電極８３０は、主電極８２４の両側に設けられている。複数の枝電極８２２は、ブロック状電極８３０が互いに隣接する側に配置され、ブロック状電極８３０のエッジに近いように設けられている。また、複数の枝電極８２２は、主電極８２４に接続されている。複数の外側枝電極８２６は、ブロック状電極８３０の他方の側（ブロック状電極８３０の上記エッジとは反対側）に配置され、ブロック状電極８３０の他のエッジに沿って放射状に外向きに延びている。隣接する２つの外側枝電極８２６の間にスリット（符号は付せず）を有している。図３４に示すように、ブロック状電極８３０の２つの上記エッジは、互いに直接接続されていない。本実施例のブロック状電極８３０の（基板への）正射影形状は、多角形状を有し、例えば六角形状を有するが、これに限定されない。このように、外側枝電極８２６及びブロック状電極８３０の（基板への）正射影の輪郭形状によって五角形状に形成されてもよい。枝電極８２２、外側枝電極８２６及びブロック状電極８３０の（基板への）正射影の輪郭形状によって、矩形又はジグザグ状が形成されることができるが、これに限定されない。外側枝電極８２６は、ブロック状電極８３０に接続されている。本実施例において、主電極８２４は十字形に形成されるが、これに限定されない。

図３５に示すように、保護層８４０は、複数の分岐突起パターン８４２と、主突起パターン８４４と、及び少なくとも１つのブロック状パターン８４６とを有している。隣接する２つの分岐突起パターン８４２の間には、少なくとも１つの溝（凹溝とも称する）８４８を有している。ブロック状パターン（板状パターンとも称する）８４６は、保護層８４０におけるかなり大きな面積を有する凹む領域であるため、板状凹みパターンともいう。ブロック状パターン８４６の厚さは、分岐突起パターン８４２及び主突起パターン８４４の厚さよりも低いが、凹溝の厚さと略同一であってもよい。複数の分岐突起パターン８４２は、主突起パターン８４４に接続され、主突起パターン８４４から複数の方向に沿って延びている。隣接する２つの分岐突起パターン８４２の間の凹溝８４８は、ブロック状パターン８４６に接続されている。また、本実施例において、例として、４つのブロック状パターン８４６が分岐突起パターン８４２の外側の角に設けられているが、これに限定されない。また、本実施例において、主突起パターン８４４は十字形に形成されるが、これに限定されない。

図３６は、図３４の画素電極８２０と図３５の保護層８４０が重なっていることを示す概略図である。図３４〜図３６を併せて参照すると、画素電極８２０は、保護層８４０の上方に形成され、画素電極８２０の枝電極８２２のそれぞれは、保護層８４０の１つの溝８４８に対応して配置されている。枝電極８２２のそれぞれは、溝８４８内から隣接する両側の分岐突起パターン８４２上まで延びており、ギャップ８２８が分岐突起パターン８４２と重なるように配置されるが、これに限定されない。外側枝電極８２６は、保護層８４０のブロック状パターン８４６上に配置されている。
画素電極８２０のブロック状電極８３０は、保護層８４０の他の領域における複数の分岐突起パターン８４２上をコンフォーマルに覆い、分岐突起パターン８４２により突起し、凹溝８４８により凹み、複数の第２枝電極（符号は付せず）が形成されるように設けられている。図３６に示すように、主電極８２４と主突起パターン８４４が重なっている。本実施例において、例として、主電極８２４の幅は、主突起パターン８４４の幅よりも実質的に大きく形成されているが、これに限定されない。

図３７は、図３６のＫ８領域を示す概略拡大図である。図３６及び図３７を併せて参照すると、画素電極８２０の隣接する２つの枝電極８２２のギャップ８２８は、距離ａを有し、ａ≠０の関係を満たす。距離ａは、０μｍ＜ａ＜３μｍであることが好ましく、透過率を考慮して、２μｍであることが最も好ましいが、これに限定されない。画素電極８２０の枝電極８２２の（基板への）正射影エッジ８２２ｅと、保護層８４０の溝８４８の（基板への）正射影エッジ８４８ｅとの間には、距離ｂを有し、ｂ≠０の関係を満たす。距離ｂは、１．５μｍ≦ｂ≦１０μｍであることが好ましく、透過率を考慮して、１．５μｍであることが最も好ましいが、これに限定されない。本実施例において、保護層８４０の溝８４８の幅ｃは、３μｍ＜ｃ≦（ａ＋２ｂ）μｍの関係を満たす。

また、画素電極８２０の外側枝電極８２６の幅Ｌ３は、約１μｍから約１０μｍの範囲にあり、外側枝電極８２６の間隔Ｓ３は、約１μｍから約１０μｍの範囲にある。枝電極８２２の幅Ｌ４は、約１μｍから約１０μｍの範囲にあり、枝電極８２２の間隔Ｓ４は、約１μｍから約１０μｍの範囲にある。枝電極８２２の下方に配置される分岐突起パターン８４２の幅Ｌ５は、約１μｍから約１０μｍの範囲にあり、枝電極８２２の下方に配置される分岐突起パターン８４２の間隔Ｓ５は、約１μｍから約１０μｍの範囲にある。言い換えれば、間隔Ｓ５は、凹溝８４８の幅ｃとみなされる。ブロック状電極８３０の下方に配置される分岐突起パターン８４２の幅Ｌ６は、約１μｍから約１０μｍの範囲にあり、ブロック状電極８３０の下方に配置される分岐突起パターン８４２の間隔Ｓ６は、約１μｍから約１０μｍの範囲にある。ちなみに、本実施例において、分岐突起パターン８４２の幅Ｌ５，Ｌ６は、互いに同じでも異なっていてもよい。また、分岐突起パターン８４２の間隔Ｓ５，Ｓ６は、互いに同じでも異なっていてもよい。このように、幅Ｌ３，Ｌ４，Ｌ５，Ｌ６，ｃ及び距離ａ，ｂを調整することにより、液晶分子は、ディスクリネーションが発生しないように、その傾斜方向を微調整することができる。

特に、枝電極の幅が小さくない場合であっても、液晶分子の配向の安定性を向上させることができる。また、本実施例の画素構造は、保護層８４０の凹溝の深さが不十分に起因する不安定に傾いた液晶の問題を防止することができるほか、ジャンクションｂ（即ち、平面視で枝電極８２２と分岐突起パターン８４２とが重なっている箇所）に対応する液晶の効率を向上させることが可能である。また、保護層８４０の分岐突起パターン８４２によって形成される画素構造において、傾斜側壁に起因する暗状態の光漏れを低減することができ、良好な透過率及びコントラストを有する表示パネルが得られることができる。

本発明の一実施形態によれば、表示パネル１０００は、上記実施例のいずれかに記載の画素構造を複数含み、少なくとも３つの画素構造より画素セルが構成されている。
特に、上記画素セルのそれぞれにおける少なくとも１つの画素構造の第１枝電極又は枝電極の幅又は間隔が、当該画素セルにおける他の画素構造の第１枝電極又は枝電極の幅又は間隔（スリット）と異なっている。例えば、表示パネル１０００の１つの画素セルは、第１、第２、及び第３の実施例で説明した画素構造により形成されてもよい。そして、この画素セルにおいて、第１実施例の画素構造における第１枝電極１２４のそれぞれの幅Ｌ２は、第２実施例又は第３実施例の画素構造における第１枝電極２２４，３２４の幅Ｌ２と異なっていてもよい。又は、３つの画素構造のうち２つの画素構造は、第１実施例に示した画素構造を用い、他の画素構造は、第１実施例又は第２実施例に示した画素構造を用いてもよい。上記説明は単なる例示であり、発明を限定するものとして解釈されるべきではない。このように、上記第１枝電極又は枝電極の幅又は間隔を調節することにより、本発明の一実施形態に係る表示パネル１０００において色ずれが発生しないように、液晶分子の配向方向を微調整することができる。

以下、図面を参照しながら、本発明のいくつかの実施例に係る表示パネルの透過率と画素構造との関係について説明する。

図３８は、本発明の第１実施例に係る表示パネルの透過率と画素構造との関係を示す概略図である。図３９は、比較例に係る表示パネルの透過率と画素構造との関係を示す概略図である。ここで、横軸は、距離（μｍ）を示し、縦軸は、正規化された透過率（％）（単位なし）を示す。図３８に示すように、本発明の第１実施例に係る画素構造のブロック状電極１２２と、１本目の第１枝電極１２４ａとの間の境界は、ブロック状突起パターン１４２の突起した領域に設けられている。つまり、図３８において、例として、ブロック状電極１２２は、ブロック状突起パターン１４２の上まで延びている。それに対し、図３９に示す比較例では、ブロック状電極１２２’と、１本目の第１枝電極１２４ａ’との間の境界は、分岐突起パターン１４４の凹溝１４５内に設けられている。具体的に、図３９に示すブロック状電極１２２’と、１本目の第１枝電極１２４ａ’との間の境界は、分岐突起パターン１４４の凹溝１４５内に設けられ、つまり、ブロック状電極１２２’のエッジは、ブロック状突起パターン１４２上まで延びておらず、凹溝１４５内に設けられている。ブロック状電極１２２’と、１本目の第１枝電極１２４ａ’との間の境界の他辺は、ブロック状突起パターン１４２上に設けられている。すなわち、１本目の第１枝電極１２４ａ’は、ブロック状突起パターン１４２上のみが設けられている。上記場合に加えて、比較例のブロック状電極１２２’と、１本目の第１枝電極１２４ａ’との間の境界の一辺は、分岐突起パターン１４４のエッジにと重なってもよい。つまり、すなわち、ブロック状電極１２２’は、凹溝１４５内にあり、ブロック状電極１２２’のエッジは、ブロック状突起パターン１４２まで延びておらず、ブロック状突起パターン１４２の一方の側辺の近くに設けられ、且つ１本目の第１枝電極１２４ａ’は、ブロック状突起パターン１４２上のみに設けられている。

図３８に示すように、第１実施例に係る表示パネルは、常に良好な透過率を有することができる。すなわち、距離Ｗ２の設計により、境界における液晶のディスクリネーション（ｄｉｓｃｌｉｎａｔｉｏｎ）が生じることに起因する暗線（ｄａｒｋ ｌｉｎｅ）の問題を防ぐことができ、良好な透過率及びコントラストを有する表示パネルが得られることができる。それに対し、図３９で分かるように、ブロック状電極１２２’と、１本目の第１枝電極１２４ａ’との間の境界には、透過率が著しく低下する。これは、ここでの液晶分子のツイスト（ｔｗｉｓｔ）角度が、偏光板との所定の４５度からずれて、透過率が大幅に低下するためである。また、比較例において、ブロック状電極１２２’のエッジは、ブロック状突起パターン１４２の一方の側辺の近くに設けられる場合であっても、透過率は、依然として著しく低下する。すなわち、距離Ｗ２を有しない場合（例えば、Ｗ２が０以下）、上記境界における液晶のディスクリネーション（ｄｉｓｃｌｉｎａｔｉｏｎ）が生じることに起因する暗線（ｄａｒｋ ｌｉｎｅ）が発生する。Ｗ２が０である場合、ブロック状電極１２２’のエッジは、ブロック状突起パターン１４２の側辺に接触しているが、凹溝１４５内に設けられていることを示している。Ｗ２が０未満である場合、ブロック状電極１２２’のエッジは、ブロック状突起パターン１４２の側辺から離れ、ブロック状電極１２２’の（基板への）正射影は、ブロック状突起パターン１４２上に設けられず、凹溝１４５内又は分岐突起パターン１４４上に設けられていることを示している。図３８に示すＷ２及び境界に関連する効果及び説明は、例えば、図１２、図１６、図２０、図２４に示めした上記実施例にも適用可能である。また、本実施例は、図３９に示した比較例に比べて、上記実施例の効果を有している。

図４０は、発明の第１実施例に係る表示パネルの透過率とＷ１との関係を示す概略図である。図４０に示しように、横軸は、ギャップ幅Ｗ１の距離（μｍ）を示し、縦軸は、正規化（ｎｏｒｍａｌｉｚｅｄ）された透過率（％）（単位なし）を示す。菱形の点を結ぶ曲線は、第１実施例で説明した表示パネルに対応し、正方形の点を結ぶ曲線は、第１実施例で説明した他の表示パネルに対応している。図６、図７及び図４０を併せて参照する。具体的に、この２つの表示パネルにおいて、距離Ｗ２の幅は、約４μｍであり、保護層の凹溝の深さｄは、約０．２μｍである。２つの表示パネルの相違点は、菱形の点を結ぶ曲線によって示される表示パネルの分岐突起パターン１４４の幅Ｌ１／間隔Ｓ１は、約４μｍ／４μｍであり、第１枝電極１２４の幅Ｌ２／間隔Ｓ２は、約４μｍ／２μｍである。一方、正方形の点を結ぶ曲線によって示される表示パネルの分岐突起パターン１４４の幅Ｌ１／間隔Ｓ１は、約４μｍ／４μｍであり、第１枝電極１２４の幅Ｌ２／間隔Ｓ２は、約４μｍ／４μｍである。図４０から分かるように、ギャップ幅Ｗ１が約０μｍ＜Ｗ１≦４μｍである場合、透過率は、約８５％以上に達し、ギャップ幅Ｗ１が約１μｍ≦Ｗ１≦３μｍである場合、透過率は、約９５％以上に達し、ギャップ幅Ｗ１が約２μｍである場合、透過率は、１００％に近くなることができる。ちなみに、異なる表示モードには、異なる透過率が用いられるが、光の使用率を考慮すると、透過率が８５％以上であることが適切である。

図４１は、本発明の第１実施例に係る表示パネルの透過率とＷ２との関係を示す概略図である。図４１に示しように、横軸は、距離Ｗ２の距離（μｍ）を示し、縦軸は、正規化された透過率（％）（単位なし）を示す。三角形の点を結ぶ曲線は、第１実施例で説明した表示パネルに対応し、正方形の点を結ぶ曲線は、第１実施例で説明した他の表示パネルに対応している。Ｗ２が０より大きい場合（正の値「＋」を有する）、ブロック状電極１２２のエッジの（基板への）正射影は、ブロック状突起パターン１４２上に設けられていることを示している。Ｗ２が０である場合、ブロック状電極１２２’のエッジは、ブロック状突起パターン１４２の側辺に接触しているが、凹溝１４５内に設けられていることを示している。Ｗ２が０より小さい場合（負の値「−」を有する）、ブロック状電極１２２’のエッジは、ブロック状突起パターン１４２の側辺から離れ、ブロック状電極１２２’の（基板への）正射影は、ブロック状突起パターン１４２上に設けられず、凹溝１４５内又は分岐突起パターン１４４上に設けられていることを示している。図６、図７及び図４１を併せて参照する。具体的に、この２つの表示パネルにおいて、ギャップ幅Ｗ１は、約２μｍであり、保護層の凹溝の深さｄは、約０．２μｍである。２つの表示パネルの相違点は、三角形の点を結ぶ曲線によって示される表示パネルの分岐突起パターン１４４の幅Ｌ１／間隔Ｓ１は、約４μｍ／４μｍであり、第１枝電極１２４の幅Ｌ２／間隔Ｓ２は、約４μｍ／２μｍである。一方、正方形の点を結ぶ曲線によって示される表示パネルの分岐突起パターン１４４の幅Ｌ１／間隔Ｓ１は、約４μｍ／４μｍであり、第１枝電極１２４の幅Ｌ２／間隔Ｓ２は、約４μｍ／４μｍである。図４１から分かるように、ギャップ幅Ｗ１は、最も好ましい値である約２μｍであり（すなわち、最大透過率を有する）、距離Ｗ２は、０．５μｍの≦Ｗ２≦７μｍである場合、２つの表示パネルの透過率は、約９８％以上を達することが可能である。ちなみに、製造ばらつき（例えば、マスクずれ（ＰＥＰ ｓｈｉｆｔ））を考慮して、選択された距離Ｗ２が約１．５μｍの範囲内であれば、表示パネルの透過率が少なくとも約９８％に達する。Ｗ２が０又は０未満（負の値「−」を有する）である場合、表示パネルの透過率が９８％以下である。このように、図４１から分かるように、選択された距離Ｗ２は、２μｍ≦Ｗ２≦５．５μｍの範囲内であることが好ましく、３μｍであることが最も好ましい。図４０及び図４１で説明したＷ１及びＷ２について、例えば、図１２、図１６、図２０、図２４に示めした実施例などにも適用可能である。また、本実施例は、上記実施例の効果を有している。

図４２は、本発明の第６実施例に係る表示パネルの透過率とａ，ｂとの関係を示す概略図である。図４２に示すように、横軸は、距離（μｍ）を示し、縦軸は、正規化された透過率（％）（単位なし）を示す。菱形の点を結ぶ曲線は、第６実施例で説明した表示パネルに対応し、その距離ｂが約３μｍである。正方形の点を結ぶ曲線は、第６実施例で説明した他の表示パネルに対応し、その距離ａが約２μｍである。まず、菱形の点を結ぶ曲線を参照すると、距離ａが約０μｍ＜ａ＜３μｍである場合、透過率は、約８５％以上に達し、距離ａが約２μｍである場合、透過率は、１００％に近くなることができる。特に、本実施例の画素電極は、複数の枝電極であるため、２つの枝電極の間のギャップの距離ａは、ａ≠０μｍの関係を必ず満たすことが分かる。次に、正方形の点を結ぶ曲線を参照すると、距離ｂが約０μｍ＜ｂ≦１０μｍの関係を満たす場合、透過率は、８５％以上に達することができる。ちなみに、本実施例において、画素電極の枝電極が保護層の分岐突起パターン上まで延びているので、その距離ｂは、ｂ≠０μｍの関係を満たすことが分かる。

図４３は、本発明の第６実施例に係る表示パネルの透過率とマスクずれ距離との関係を示す概略図である。図４３に示すように、横軸は、マスクずれ距離（ＰＥＰ ｓｈｉｆｔ，μｍ）を示し、縦軸は、正規化された透過率（％）（単位なし）を示す。図４３に示すように、表示パネルの距離ａは、約２μｍであり、距離ｂは、約３μｍである。特に、製造プロセスにおいて、画素電極と、保護層との間には、１．５μｍのマスクずれが発生する可能性がある。図４３から分かるように、マスクずれ距離が１．５μｍである場合、表示パネルの透過率の変動は、約２％以内（すなわち、透過率＞９８％）に維持することができる。上述したように、選択された距離ｂは、１．５μｍ≦ｂ≦１０μｍの関係を満たすことが好ましく、約１．５μｍであることが最も好ましい。

本実施例における保護層は、凹凸構造を有するため、溝の幅ｃ≠０μｍである。図４４は、図２７中のＪ−Ｊ’線に沿った他の概略断面図である。図４４に示すように、製造プロセスにおいて、フォトレジスト及びエッチングの正確度や均一性が不十分な場合には、溝６４６内の保護層が劣化して表面粗さが増加して（図４４には点線枠で示す）、光漏れを引き起こす可能性がある。上記の要因を考慮すると、ｃ＞３μｍを満たすことが好ましい。また、表１の実験結果によれば、本実施例において、保護層の凹溝の深さｄが約０．２μｍである場合、Ｌ１＞Ｓ１、又はＬ１／Ｓ１の比が増加し、暗状態の光漏れ（Ｌ０ Ｌｅａｋａｇｅ）が少なくなることが分かる。言い換えれば、保護層の溝６４６の凹んだ部分が小さいほど、暗状態の光漏れも少なくなり、コントラストを向上させることができる。保護層の分岐突起パターン６４２の高さが、溝６４６の幅に等しい場合、すなわち、（ａ＋２ｂ）μｍである場合、コントラストを維持又は改善することができる。そこで、幅ｃは、３μｍ＜ｃ≦（ａ＋２ｂ）μｍの関係を満たすことが好ましい。図４２、図４３及び図４４で説明したａ、ｂ及びｃの設計について、例えば、図３３及び図３７に示めした上記実施例にも適用可能である。また、本実施例は、上記実施例の効果を有している。

上述したように、本発明のいくつかの実施例の画素電極は、複数の枝電極を有し、保護層は、複数の分岐突起パターンを有している。本発明に係る画素電極は、上述した枝電極及び枝突起パターンが交差して配置されることにより構成されている。具体的に、本発明の画素電極によれば、保護層の凹溝の深さが不十分に起因する不安定に傾いた液晶の問題を防止することができ、電極のジャンクションにおける液晶の効率を向上させることができる。また、本発明の画素電極によれば、保護層の分岐突起パターンの傾斜側壁に起因する暗状態の光漏れを改善することができ、良好な透過率及びコントラストを有する表示パネルが得られることができる。

以上、本発明の好適な実施例をあげ説明したが、本発明はこれらの実施例に限定されるものではない。当業者であれば、本発明の精神及び範囲を逸脱しない限り、多少の変動や潤色を加えることができる。従って、本発明の保護範囲は、特許請求の範囲の記載を基準とする。

１０ 基板
１２ 画素アレイ層
２０ 対向基板
２２ 共通電極
３０ 表示媒体
１００ 画素構造
１２０、２２０、３２０、４２０、５２０、６２０、７２０、８２０、ＰＥ 画素電極
１２２、１２２’、２２２、３２２、４２２、５２２、８３０ ブロック状電極
１２２ｅ、１２４ｅ、２２２ｅ、２２２ｆ、３２２ｅ、３２４ｅ、３４２ｅ、４２２ｅ、４４２ｅ、５２２ｅ、５４２ｅ、６２２ｅ、６４６ｅ、７２２ｅ、７４６ｅ、７２２ｅ、８２２ｅ、８４８ｅ エッジ
１２４、２２４、３２４、４２４、５２４ 第１枝電極
１２４ａ、１２４ａ’、２２４ａ、３２４ａ、４２４ａ、５２４ａ １本目の第１枝電極
１２６、２２６、６２４、７２４、８２４ 主電極
３２６ 第１主電極
３２８ 第２主電極
１２８、２３０、３３０、４２６、５２６ 第２枝電極
１４０、２４０、３４０、４４０、５４０、６４０、７４０、８４０ 保護層
１４２、２４２、３４２、４４２、５４２ ブロック状突起パターン
１４４、２４４、３４４、４４４、５４４、６４２、７４２、８４２ 分岐突起パターン
３４４１ 第１分岐突起パターン
３４４２ 第２分岐突起パターン
１４５ 凹溝
１４６、２４６、６４４、７４４、８４４ 主突起パターン
３４６ 第１主突起パターン
３４８ 第２主突起パターン
１６０ カラーフィルタ層
２４８、８４６ ブロック状パターン
２２８、８２６ 外側枝電極
６２２、７２２、８２２ 枝電極
６２６、７２６、８２８ ギャップ
６４６、７４６ 溝
１０００ 表示パネル
３２４１ 第１副枝電極
３２４２ 第２副枝電極
４２２１、５２２１ 副ブロック状電極
４４２１、５４２１ 副ブロック状突起パターン
ａ、ｂ 距離
ｄ 深さ
ＤＬ データ線
Ｋ１、Ｋ２、Ｋ３、Ｋ４、Ｋ５、Ｋ６、Ｋ７ 領域
Ｌ１、Ｌ２、Ｌ３、Ｌ４、Ｌ５、Ｌ６、ｃ 幅
Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５、Ｓ６ 間隔
ＳＬ 走査線
Ｔ 能動素子
Ｗ１ ギャップ幅
Ｗ２ 距離

Claims (28)

1. 基板と、
   前記基板の上方に配置され、前記基板に対向する側に共通電極が配置される対向基板と、
   前記基板上に形成される走査線及びデータ線と、
   前記基板上に形成され、前記走査線と前記データ線とに接続される能動素子と、
   前記能動素子に電気的に接続され、少なくとも１つのブロック状電極と複数の第１枝電極とを有する画素電極と、
   前記画素電極の下方に設けられ、少なくとも１つのブロック状突起パターンと、複数の分岐突起パターンと、複数の凹溝とを有する保護層と、を含み、
   前記画素電極の前記ブロック状電極は、前記保護層の複数の前記分岐突起パターン上をコンフォーマルに覆い、複数の前記分岐突起パターンにより突起して複数の第２枝電極が形成されるように配置され、
   前記画素電極の複数の前記第１枝電極は、前記保護層の前記ブロック状突起パターン上に設けられ、
   前記画素電極の前記ブロック状電極のエッジは、前記保護層の前記ブロック状突起パターン上まで延び、
   前記ブロック状電極の正射影エッジと、最も近い１本目の前記第１枝電極の正射影エッジとの間にギャップ幅Ｗ１（０μｍ＜Ｗ１≦４μｍ）を有し、
   前記ブロック状電極の正射影エッジと、前記ブロック状突起パターンの正射影エッジとの間に距離Ｗ２（２μｍ≦Ｗ２≦５．５μｍ）を有することを特徴とする画素構造。
2. 前記保護層の複数の前記凹溝の深さは、０．１μｍ〜０．３μｍであることを特徴とする請求項１に記載の画素構造。
3. 前記画素電極は、複数の前記第１枝電極に接続される主電極をさらに含み、
   前記保護層は、複数の前記分岐突起パターンに接続される主突起パターンをさらに含み、
   前記画素電極の前記主電極と前記保護層の前記主突起パターンとは、交差して配置されることを特徴とする請求項１に記載の画素構造。
4. 前記画素電極の前記ブロック状電極は、前記主電極の両側に設けられ、
   前記保護層の前記ブロック状突起パターンは、前記主突起パターンの両側に設けられることを特徴とする請求項３に記載の画素構造。
5. 前記画素電極は、前記ブロック状電極に接続される複数の外側枝電極をさらに含むことを特徴とする請求項３に記載の画素構造。
6. 前記保護層は、少なくとも１つのブロック状パターンをさらに含み、
   複数の前記外側枝電極は、前記ブロック状パターン上に配置されることを特徴とする請求項５に記載の画素構造。
7. 前記画素電極は、第１主電極と、第２主電極とをさらに含み、
   前記画素電極の複数の前記第１枝電極は、前記第１主電極に接続される複数の第１副枝電極と、前記第２主電極に接続される複数の第２副枝電極と、を含み、
   前記ブロック状電極は、複数の前記第１副枝電極と複数の前記第２副枝電極との間に設けられ、
   前記保護層は、第１主突起パターンと、第２主突起パターンとをさらに含み、
   前記保護層の複数の前記分岐突起パターンは、前記第１主突起パターンに接続される複数の第１分岐突起パターンと、前記第２主突起パターンに接続される複数の第２分岐突起パターンと、を含み、
   前記ブロック状突起パターンは、前記ブロック状突起パターンが複数の前記第１副枝電極及び複数の前記第２副枝電極と重なるように、複数の前記第１副枝電極及び複数の前記第２副枝電極の下方に設けられることを特徴とする請求項１に記載の画素構造。
8. 前記画素電極の前記ブロック状電極は、複数の副ブロック状電極を含み、
   隣接する２つの前記副ブロック状電極の間には、複数の前記第１枝電極のうち少なくとも１つの前記第１枝電極を有し、
   前記保護層の前記ブロック状突起パターンは、複数の副ブロック状突起パターンを含み、
   隣接する２つの前記副ブロック状突起パターンの間には、複数の前記分岐突起パターンのうち少なくとも１つの前記分岐突起パターンを有することを特徴とする請求項１に記載の画素構造。
9. 前記Ｗ１は、２μｍであり、前記Ｗ２は、３μｍであることを特徴とする請求項１に記載の画素構造。
10. 前記基板上に形成され、前記保護層の下方に設けられるカラーフィルタ層をさらに含むことを特徴とする請求項１に記載の画素構造。
11. 前記第１枝電極の幅は、１μｍから１０μｍの範囲にあり、
    隣接する２つの前記第１枝電極の間の間隔は、１μｍから１０μｍの範囲にあることを特徴とする請求項１に記載の画素構造。
12. 複数の前記分岐突起パターンの幅は、１μｍから１０μｍの範囲にあり、
    複数の前記分岐突起パターンの間隔は、１μｍから１０μｍの範囲にあることを特徴とする請求項１に記載の画素構造。
13. 基板と、
    前記基板の上方に配置され、前記基板に対向する側に共通電極が配置される対向基板と、
    前記基板上に形成される走査線及びデータ線と、
    前記基板上に形成され、前記走査線と前記データ線とに接続される能動素子と、
    前記能動素子に電気的に接続され、複数の枝電極を有する画素電極と、
    前記画素電極の下方に設けられ、複数の分岐突起パターンを有する保護層と、を含み、
    隣接する２つの前記枝電極の間にスリットを有し、前記スリットの距離をａとした場合、０μｍ＜ａ≦３μｍの関係を満たし、
    隣接する２つの前記分岐突起パターンの間に少なくとも１つの溝を有し、
    前記枝電極の正射影エッジと、最も近い前記溝の正射影エッジとの間の距離をｂとした場合、１．５μｍ≦ｂ≦１０μｍの関係を満たすことを特徴とする画素構造。
14. 前記溝の深さは、０．１μｍから０．３μｍの範囲にあることを特徴とする請求項１３に記載の画素構造。
15. 前記溝の幅をｃとした場合、３μｍ＜ｃ≦（ａ＋２ｂ）μｍの関係を満たすことを特徴とする請求項１３に記載の画素構造。
16. 前記画素電極の各前記枝電極は、前記保護層の１つの前記溝に対応して配置され、
    前記枝電極は、前記溝内から隣接する両側の前記分岐突起パターン上まで延び、前記スリットが前記分岐突起パターンと重なるように配置されることを特徴とする請求項１３に記載の画素構造。
17. 前記画素電極の各前記枝電極は、前記保護層の１つの前記分岐突起パターンに対応して配置され、
    前記枝電極は、前記分岐突起パターン上から隣接する両側の前記溝の中まで延び、前記スリットが隣接する両側の前記溝と重なるように配置されることを特徴とする請求項１３に記載の画素構造。
18. 前記画素電極は、主電極をさらに含み、
    複数の前記枝電極は、前記主電極に接続され、前記主電極から複数の方向に延び、
    前記保護層は、主突起パターンをさらに含み、
    複数の前記分岐突起パターンは、前記主突起パターンに接続され、前記主突起パターンから複数の方向に延び、
    前記主電極と前記主突起パターンとは、重なるように配置されることを特徴とする請求項１３に記載の画素構造。
19. 前記主電極は、十字形に形成され、
    前記主突起パターンは、十字形に形成されることを特徴とする請求項１８に記載の画素構造。
20. 前記主電極の幅は、前記主突起パターンの幅よりも大きいことを特徴とする請求項１８に記載の画素構造。
21. 前記画素電極は、少なくとも１つのブロック状電極と、前記ブロック状電極に接続される複数の外側枝電極とをさらに含むことを特徴とする請求項１８に記載の画素構造。
22. 前記保護層は、少なくとも１つのブロック状パターンをさらに含み、
    複数の前記外側枝電極は、前記ブロック状パターン上に配置されることを特徴とする請求項２１に記載の画素構造。
23. 前記ａは、２μｍであり、前記ｂは、１．５μｍであることを特徴とする請求項１３に記載の画素構造。
24. 前記基板上に形成され、前記保護層の下方に設けられるカラーフィルタ層をさらに含むことを特徴とする請求項１３に記載の画素構造。
25. 前記枝電極の幅は、１μｍから１０μｍの範囲にあることを特徴とする請求項１３に記載の画素構造。
26. 前記分岐突起パターンの幅は、１μｍから１０μｍの範囲にあることを特徴とする請求項１３に記載の画素構造。
27. 請求項１に記載の前記画素構造を複数含み、
    少なくとも３つの前記画素構造により画素セルが構成され、
    前記画素セルにおける少なくとも１つの前記画素構造の複数の前記第１枝電極の幅又は間隔が、前記画素セルにおける他の前記画素構造の複数の前記第１枝電極の幅又は間隔と異なることを特徴とする表示パネル。
28. 請求項１３に記載の前記画素構造を複数含み、
    複数の前記画素構造のうち少なくとも３つの前記画素構造により画素セルが構成され、
    前記画素セルにおける少なくとも１つの前記画素構造の複数の前記枝電極の幅又は間隔が、前記画素セルにおける他の前記画素構造の複数の前記枝電極の幅又は間隔と異なることを特徴とする表示パネル。