JP2016191903A - Pixel structure and display panel - Google Patents

Pixel structure and display panel Download PDF

Info

Publication number
JP2016191903A
JP2016191903A JP2015204677A JP2015204677A JP2016191903A JP 2016191903 A JP2016191903 A JP 2016191903A JP 2015204677 A JP2015204677 A JP 2015204677A JP 2015204677 A JP2015204677 A JP 2015204677A JP 2016191903 A JP2016191903 A JP 2016191903A
Authority
JP
Japan
Prior art keywords
electrode
branch
block
pixel
protective layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015204677A
Other languages
Japanese (ja)
Other versions
JP6254133B2 (en
Inventor
昭緯 葉
Chao-Wei Yeh
昭緯 葉
正彬 古
Cheng-Pim Ku
正彬 古
天倫 丁
Tian Lun Ding
天倫 丁
文浩 徐
Wen-Hao Hsu
文浩 徐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of JP2016191903A publication Critical patent/JP2016191903A/en
Application granted granted Critical
Publication of JP6254133B2 publication Critical patent/JP6254133B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134327Segmented, e.g. alpha numeric display
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1337Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a pixel structure that can improve stability of liquid crystal alignment and solve the problem of leakage of light in a dark condition, and a display panel that has good transmittance.SOLUTION: A pixel structure comprises a substrate, opposing substrate, scan line and data line, active component, pixel electrode, and protective layer. The pixel electrode includes at least one block-like electrode and a plurality of first branch electrodes. The protective layer includes at least one block-like projection pattern, a plurality of branch projection patterns, and a plurality of concave grooves. The first branch electrodes are provided on the block-like projection patterns. An orthogonal projection edge of the block-like electrode and an orthogonal projection edge of the first branch electrode closest to that of the block-like electrode have a gap width W1, and satisfies the relationship 0 μm<W1≤4 μm. The orthogonal projection edge of the block-like electrode and an orthogonal projection edge of the block-like projection pattern have a distance W2, and satisfies the relationship 2 μm≤W2≤5.5 μm.SELECTED DRAWING: Figure 5

Description

本発明は、画素構造及び表示パネルに関するものである。   The present invention relates to a pixel structure and a display panel.

フラットパネルディスプレイでは、液晶ディスプレイ(LCD)が広く使用されている。液晶ディスプレイは、2つの基板により構成された表示パネルを有している。液晶ディスプレイにおいて、基板上には、画素電極や共通電極などの電場生成電極が形成され、液晶層は、2つの基板の間に設けられ、電場生成電極に電圧が印加されることにより、電界が生成される。生成された電界に応じて、液晶層の液晶分子の配向及び入射光の偏光が決められて、画像を表示することができる。   As flat panel displays, liquid crystal displays (LCDs) are widely used. The liquid crystal display has a display panel composed of two substrates. In a liquid crystal display, an electric field generating electrode such as a pixel electrode or a common electrode is formed on a substrate, a liquid crystal layer is provided between two substrates, and an electric field is generated by applying a voltage to the electric field generating electrode. Generated. Depending on the generated electric field, the orientation of liquid crystal molecules in the liquid crystal layer and the polarization of incident light are determined, and an image can be displayed.

液晶ディスプレイのうち、VA(vertical Alignment)モードの液晶ディスプレイは、高コントラスト及び広視野角を有するため、大きな関心を集めている。具体的に、VAモードの液晶ディスプレイでは、電界が印加されていない場合、液晶分子の主軸(長軸)が表示パネルの配向方向に対して垂直となる。特に、VAモードの液晶ディスプレイでは、1つの画素電極に単に切り口(例えば、スリット)を形成することにより、1つの画素電極において異なる配向を有する液晶分子を含む複数の領域を形成して、広視野角を実現することができる。   Among liquid crystal displays, a liquid crystal display in a VA (vertical alignment) mode has attracted a great deal of interest because of its high contrast and wide viewing angle. Specifically, in a VA mode liquid crystal display, when an electric field is not applied, the main axis (long axis) of the liquid crystal molecules is perpendicular to the alignment direction of the display panel. In particular, in a VA mode liquid crystal display, by simply forming a cut (for example, a slit) in one pixel electrode, a plurality of regions including liquid crystal molecules having different orientations are formed in one pixel electrode, and a wide field of view is obtained. A corner can be realized.

台湾特許出願公開第201508400号明細書Taiwan Patent Application Publication No. 201508400 Specification 米国特許出願公報第20130242239号明細書US Patent Application Publication No. 201302242239 米国特許出願公報第20110260957号明細書US Patent Application Publication No. 201110260957

しかしながら、上述した画素電極に切り口を形成することにより複数の枝電極を形成すると、切り口の電場生成電極における液晶分子は、わずかにねじれているか、安定的に傾斜されていないため、液晶ディスプレイの液晶の効率が低下し、透過率も低下してしまう。また、不安定に傾斜した液晶分子により、暗状態の光漏れをもたらす。ちなみに、画素電極において、複数の枝電極のみを有しているが、他のパターンや形状のデザインを有していない。なお、画素電極とトランジスタとを隔離するための保護層には、画素電極とトランジスタとを連通する接触孔のみが設けられ、他のパターンや形状のデザインを有していない。   However, when a plurality of branch electrodes are formed by forming a cut in the pixel electrode described above, the liquid crystal molecules in the electric field generating electrode at the cut are slightly twisted or not stably tilted. Efficiency is reduced, and the transmittance is also reduced. In addition, the liquid crystal molecules tilted in an unstable manner cause light leakage in the dark state. Incidentally, the pixel electrode has only a plurality of branch electrodes, but does not have any other pattern or shape design. Note that the protective layer for isolating the pixel electrode and the transistor is provided with only a contact hole for communicating the pixel electrode and the transistor, and does not have any other pattern or shape design.

なお、この背景技術の情報は、出願人が本発明に関連する可能性があると思われる情報を明らかにするために記載したものである。これまで記載した情報はいずれも、必ずしも本発明に対する従来技術を構成するものと認めるものではなく、またそのように見なすべきではない。   Note that this background information is provided to clarify information that the applicant may have related to the present invention. None of the information described so far constitutes prior art to the present invention and should not be considered as such.

本発明の目的は、液晶配向の安定性を向上させ、暗状態の光漏れの問題を解決可能な画素構造を提供することである。   An object of the present invention is to provide a pixel structure capable of improving the stability of liquid crystal alignment and solving the problem of light leakage in a dark state.

本発明の他の目的は、良好な透過率を有する表示パネルを提供することである。   Another object of the present invention is to provide a display panel having good transmittance.

本発明に係る画素構造は、基板と、対向基板と、走査線及びデータ線と、能動素子と、画素電極と、保護層と、を含む。対向基板は、基板の上方に配置され、基板に対向する側に共通電極が配置される。走査線及びデータ線は、基板上に形成される。能動素子は、基板上に形成され、走査線とデータ線とに接続される。画素電極は、能動素子に電気的に接続され、少なくとも1つのブロック状電極(block−shaped electrode)と複数の第1枝電極(branched electrode)とを有する。保護層は、画素電極の下方に設けられ、少なくとも1つのブロック状突起パターン(block−shaped protrusion pattern)と、複数の分岐突起パターン(branched protrusion pattern)と、を含む。画素電極のブロック状電極は、保護層の複数の分岐突起パターン上をコンフォーマルに覆い、複数の分岐突起パターンにより突起して複数の第2枝電極が形成されるように設けられている。画素電極の複数の第1枝電極は、保護層のブロック状突起パターン上に設けられ、画素電極のブロック状電極のエッジは、保護層のブロック状突起パターン上まで延びる。ブロック状電極の正射影エッジと、最も近い1本目の第1枝電極の正射影エッジとの間にギャップ幅W1(0μm<W1≦4μm)を有する。ブロック状電極の正射影エッジと、ブロック状突起パターンの正射影エッジとの間に距離W2(2μm≦W2≦5.5μm)を有する。   The pixel structure according to the present invention includes a substrate, a counter substrate, a scanning line and a data line, an active element, a pixel electrode, and a protective layer. The counter substrate is disposed above the substrate, and the common electrode is disposed on the side facing the substrate. Scan lines and data lines are formed on the substrate. The active element is formed on the substrate and connected to the scanning line and the data line. The pixel electrode is electrically connected to the active element, and includes at least one block-shaped electrode and a plurality of first branched electrodes. The protective layer is provided below the pixel electrode and includes at least one block-shaped projection pattern and a plurality of branched projection patterns. The block electrode of the pixel electrode is provided so as to cover the plurality of branch projection patterns of the protective layer in a conformal manner and project by the plurality of branch projection patterns to form a plurality of second branch electrodes. The plurality of first branch electrodes of the pixel electrode are provided on the block-shaped protrusion pattern of the protective layer, and the edge of the block-shaped electrode of the pixel electrode extends to the block-shaped protrusion pattern of the protective layer. A gap width W1 (0 μm <W1 ≦ 4 μm) is provided between the orthogonal projection edge of the block-shaped electrode and the orthogonal projection edge of the first first branch electrode that is the closest. There is a distance W2 (2 μm ≦ W2 ≦ 5.5 μm) between the orthogonal projection edge of the block-shaped electrode and the orthogonal projection edge of the block-shaped protrusion pattern.

本発明に係る表示パネルは、上記画素構造を複数含み、少なくとも3つの画素構造により画素セルが構成され、画素セルにおける少なくとも1つの画素構造の複数の第1枝電極の幅又は間隔が、画素セルにおける他の画素構造の複数の第1枝電極の幅又は間隔と異なる。   A display panel according to the present invention includes a plurality of the pixel structures, and a pixel cell is configured by at least three pixel structures, and a width or interval of a plurality of first branch electrodes of at least one pixel structure in the pixel cell is a pixel cell. The width or interval of the plurality of first branch electrodes of other pixel structures in FIG.

本発明に係る他の画素構造は、基板と、対向基板と、走査線及びデータ線と、能動素子と、画素電極と、保護層と、を含む。対向基板は、基板の上方に配置され、基板に対向する側に共通電極が配置される。走査線及びデータ線は、基板上に形成される。能動素子は、基板上に形成され、走査線とデータ線とに接続される。画素電極は、能動素子に電気的に接続され、複数の枝電極を有する。隣接する2つの枝電極の間にギャップ(gap)を有し、スリットの距離をaとした場合、0μm<a≦3μmの関係を満たす。保護層は、画素電極の下方に設けられ、複数の分岐突起パターンを有する。隣接する2つの分岐突起パターンの間に少なくとも1つの溝を有する。画素電極の各枝電極は、保護層の1つの溝に対応して配置される。枝電極は、溝内から隣接する両側の分岐突起パターン上まで延び、ギャップが分岐突起パターンと重なるように配置される。枝電極の正射影エッジと、溝の正射影エッジとの間の距離をbとした場合、1.5μm≦b≦10μmの関係を満たす。   Another pixel structure according to the present invention includes a substrate, a counter substrate, a scanning line and a data line, an active element, a pixel electrode, and a protective layer. The counter substrate is disposed above the substrate, and the common electrode is disposed on the side facing the substrate. Scan lines and data lines are formed on the substrate. The active element is formed on the substrate and connected to the scanning line and the data line. The pixel electrode is electrically connected to the active element and has a plurality of branch electrodes. When there is a gap between two adjacent branch electrodes and the distance of the slit is a, the relationship 0 μm <a ≦ 3 μm is satisfied. The protective layer is provided below the pixel electrode and has a plurality of branching protrusion patterns. At least one groove is provided between two adjacent branching protrusion patterns. Each branch electrode of the pixel electrode is disposed corresponding to one groove of the protective layer. The branch electrode extends from the groove to the adjacent branch projection patterns on both sides, and is arranged so that the gap overlaps the branch projection pattern. When the distance between the orthogonal projection edge of the branch electrode and the orthogonal projection edge of the groove is b, the relationship of 1.5 μm ≦ b ≦ 10 μm is satisfied.

本発明に係る他の表示パネルは、上記他の画素構造を複数含み、少なくとも3つの画素構造により画素セルが構成され、画素セルにおける少なくとも1つの画素構造の複数の第1枝電極の幅又は間隔が、画素セルにおける他の画素構造の複数の第1枝電極の幅又は間隔と異なる。   Another display panel according to the present invention includes a plurality of the other pixel structures, wherein a pixel cell is configured by at least three pixel structures, and the width or interval of the plurality of first branch electrodes of the at least one pixel structure in the pixel cell. However, the width or interval of the plurality of first branch electrodes of other pixel structures in the pixel cell is different.

上述したように、画素電極は、複数の枝電極を有し、保護層は、複数の分岐突起パターンを有する。本発明に係る画素電極は、枝電極及び枝突起パターンが交差して配置されることにより、所望の凹凸構造(上方に突起して下方に凹んだ構造)を有することができる。これにより、保護層中の凹溝の深さが不十分に起因する液晶の傾斜が不安定になる問題を防止することができる。また、本発明に係る画素構造は、保護層の分岐突起パターンの傾斜側壁に起因する暗状態の光漏れを低減することができ、良好な透過率を有する表示パネルが得られることができる。   As described above, the pixel electrode has a plurality of branch electrodes, and the protective layer has a plurality of branch protrusion patterns. The pixel electrode according to the present invention can have a desired concavo-convex structure (a structure projecting upward and recessed downward) by arranging the branch electrode and the branch projection pattern to intersect each other. Thereby, the problem that the inclination of the liquid crystal becomes unstable due to insufficient depth of the concave groove in the protective layer can be prevented. In addition, the pixel structure according to the present invention can reduce light leakage in the dark state due to the inclined side wall of the branch protrusion pattern of the protective layer, and a display panel having good transmittance can be obtained.

下記図面を参照して行う好適な実施例の説明により、本発明の実施例の上記及びその他の態様はより明らかになる。   The above and other aspects of embodiments of the present invention will become more apparent from the description of the preferred embodiments with reference to the following drawings.

本発明の一実施形態に係る表示パネルを示す概略断面図である。It is a schematic sectional drawing which shows the display panel which concerns on one Embodiment of this invention. 本発明の一実施形態に係る画素アレイ層を示す概略上面図である。It is a schematic top view which shows the pixel array layer concerning one Embodiment of this invention. 本発明の第1実施例に係る画素構造の画素電極を示す概略上面図である。1 is a schematic top view illustrating a pixel electrode having a pixel structure according to a first embodiment of the present invention. 図3の画素電極の下方に設けられる保護層を示す概略上面図である。FIG. 4 is a schematic top view showing a protective layer provided below the pixel electrode in FIG. 3. 図3の画素電極と図4の保護層が重なっていることを示す概略図である。FIG. 5 is a schematic view showing that the pixel electrode of FIG. 3 and the protective layer of FIG. 4 overlap. 図5のK1領域を示す概略拡大図である。FIG. 6 is a schematic enlarged view showing a K1 region in FIG. 5. 図5中のI−I’線に沿った概略断面図である。FIG. 6 is a schematic sectional view taken along line I-I ′ in FIG. 5. 本発明の他の実施例に係る図5中のI−I’線に沿った画素構造を示す概略断面図である。FIG. 6 is a schematic cross-sectional view showing a pixel structure taken along line I-I ′ in FIG. 5 according to another embodiment of the present invention. 本発明の第2実施例に係る画素構造の画素電極を示す概略上面図である。It is a schematic top view which shows the pixel electrode of the pixel structure which concerns on 2nd Example of this invention. 図9の画素電極の下方に設けられる保護層を示す概略上面図である。FIG. 10 is a schematic top view showing a protective layer provided below the pixel electrode of FIG. 9. 図9の画素電極と図10の保護層が重なっていることを示す概略図である。It is the schematic which shows that the pixel electrode of FIG. 9 and the protective layer of FIG. 10 have overlapped. 図11のK2領域を示す概略拡大図である。It is a schematic enlarged view which shows K2 area | region of FIG. 本発明の第3実施例に係る画素構造の画素電極を示す概略上面図である。It is a schematic top view which shows the pixel electrode of the pixel structure which concerns on 3rd Example of this invention. 図13の画素電極の下方に設けられる保護層を示す概略上面図である。It is a schematic top view which shows the protective layer provided under the pixel electrode of FIG. 図13の画素電極と図14の保護層が重なっていることを示す概略図である。FIG. 15 is a schematic diagram showing that the pixel electrode of FIG. 13 and the protective layer of FIG. 14 overlap. 図15のK3領域を示す概略拡大図である。It is a schematic enlarged view which shows K3 area | region of FIG. 本発明の第4実施例に係る画素構造の画素電極を示す概略上面図である。It is a schematic top view which shows the pixel electrode of the pixel structure which concerns on 4th Example of this invention. 図17の画素電極の下方に設けられる保護層を示す概略上面図である。FIG. 18 is a schematic top view showing a protective layer provided below the pixel electrode in FIG. 17. 図17の画素電極と図18の保護層が重なっていることを示す概略図である。FIG. 19 is a schematic diagram showing that the pixel electrode of FIG. 17 and the protective layer of FIG. 18 overlap. 図19のK4領域を示す概略拡大図である。It is a schematic enlarged view which shows K4 area | region of FIG. 本発明の第5実施例に係る画素構造の画素電極を示す概略上面図である。It is a schematic top view which shows the pixel electrode of the pixel structure which concerns on 5th Example of this invention. 図21の画素電極の下方に設けられる保護層を示す概略上面図である。It is a schematic top view which shows the protective layer provided under the pixel electrode of FIG. 図21の画素電極と図22の保護層が重なっていることを示す概略図である。FIG. 23 is a schematic diagram showing that the pixel electrode of FIG. 21 and the protective layer of FIG. 22 overlap. 図23のK5領域を示す概略拡大図である。It is a schematic enlarged view which shows K5 area | region of FIG. 本発明の第6実施例に係る画素構造の画素電極を示す概略上面図である。It is a schematic top view which shows the pixel electrode of the pixel structure which concerns on 6th Example of this invention. 図25の画素電極の下方に設けられる保護層を示す概略上面図である。FIG. 26 is a schematic top view showing a protective layer provided below the pixel electrode in FIG. 25. 図25の画素電極と図26の保護層が重なっていることを示す概略図である。FIG. 27 is a schematic diagram showing that the pixel electrode of FIG. 25 and the protective layer of FIG. 26 overlap. 図27のK6領域を示す概略拡大図である。It is a schematic enlarged view which shows K6 area | region of FIG. 図27中のJ−J’線に沿った概略断面図である。FIG. 28 is a schematic sectional view taken along line J-J ′ in FIG. 27. 本発明の第7実施例に係る画素構造の画素電極を示す概略上面図である。It is a schematic top view which shows the pixel electrode of the pixel structure which concerns on 7th Example of this invention. 図30の画素電極の下方に設けられる保護層を示す概略上面図である。FIG. 31 is a schematic top view showing a protective layer provided below the pixel electrode in FIG. 30. 図30の画素電極と図31の保護層が重なっていることを示す概略図である。FIG. 32 is a schematic diagram showing that the pixel electrode of FIG. 30 and the protective layer of FIG. 31 overlap. 図32のK7領域を示す概略拡大図である。FIG. 33 is a schematic enlarged view showing a K7 region in FIG. 32. 本発明の第8実施例に係る画素構造の画素電極を示す概略上面図である。It is a schematic top view which shows the pixel electrode of the pixel structure which concerns on 8th Example of this invention. 図34の画素電極の下方に設けられる保護層を示す概略上面図である。FIG. 35 is a schematic top view showing a protective layer provided below the pixel electrode of FIG. 34. 図34の画素電極と図35の保護層が重なっていることを示す概略図である。FIG. 36 is a schematic diagram showing that the pixel electrode of FIG. 34 and the protective layer of FIG. 35 overlap. 図36のK8領域を示す概略拡大図である。FIG. 37 is a schematic enlarged view showing a K8 region in FIG. 36. 本発明の第1実施例に係る表示パネルの透過率と画素構造との関係を示す概略図である。FIG. 3 is a schematic diagram illustrating a relationship between the transmittance of the display panel and the pixel structure according to the first embodiment of the present invention. 比較例に係る表示パネルの透過率と画素構造との関係を示す概略図である。It is the schematic which shows the relationship between the transmittance | permeability of the display panel which concerns on a comparative example, and pixel structure. 本発明の第1実施例に係る表示パネルの透過率とW1との関係を示す概略図である。It is the schematic which shows the relationship between the transmittance | permeability of the display panel which concerns on 1st Example of this invention, and W1. 本発明の第1実施例に係る表示パネルの透過率とW2との関係を示す概略図である。It is the schematic which shows the relationship between the transmittance | permeability of the display panel which concerns on 1st Example of this invention, and W2. 本発明の第6実施例に係る表示パネルの透過率とa,bとの関係を示す概略図である。It is the schematic which shows the relationship between the transmittance | permeability of the display panel which concerns on 6th Example of this invention, and a and b. 本発明の第6実施例に係る表示パネルの透過率とマスクずれ距離との関係を示す概略図である。It is the schematic which shows the relationship between the transmittance | permeability of the display panel which concerns on 6th Example of this invention, and mask shift distance. 図27中のJ−J’線に沿った他の概略断面図である。FIG. 28 is another schematic cross-sectional view along the line J-J ′ in FIG. 27.

図1は、本発明の一実施形態に係る表示パネル1000を示す概略断面図である。図1に示すように、本実施形態の表示パネル1000は、基板10と、対向基板20と、表示媒体30と、画素アレイ層12を有している。本発明において、表示パネル1000は、例えば、液晶表示パネルである。   FIG. 1 is a schematic cross-sectional view showing a display panel 1000 according to an embodiment of the present invention. As shown in FIG. 1, the display panel 1000 of this embodiment includes a substrate 10, a counter substrate 20, a display medium 30, and a pixel array layer 12. In the present invention, the display panel 1000 is, for example, a liquid crystal display panel.

基板10の材料としては、ガラス、石英、有機ポリマー、又は他の類似材料が挙げられる。   The material of the substrate 10 includes glass, quartz, organic polymer, or other similar materials.

対向基板20は、基板10に対向配置されている。対向基板20の材料としては、ガラス、石英、有機ポリマー、又は他の類似材料が挙げられる。対向基板20は、基板10に対向する側に共通電極22が配置されている。共通電極22の材料は、例えば、インジウムスズ酸化物(ITO)、インジウム亜鉛酸化物(IZO)、アルミニウムスズ酸化物(ATO)、アルミニウム亜鉛酸化物(AZO)、インジウムゲルマニウム酸化亜鉛(IGZO)等の金属酸化物、グラフェン、カーボンナノチューブ、他の適切な材料、又はこれらの材料のうちの少なくとも2つを積層した層であってもよい。   The counter substrate 20 is disposed to face the substrate 10. Examples of the material of the counter substrate 20 include glass, quartz, organic polymer, and other similar materials. In the counter substrate 20, a common electrode 22 is disposed on the side facing the substrate 10. Examples of the material of the common electrode 22 include indium tin oxide (ITO), indium zinc oxide (IZO), aluminum tin oxide (ATO), aluminum zinc oxide (AZO), and indium germanium zinc oxide (IGZO). It may be a metal oxide, graphene, carbon nanotube, other suitable material, or a layer in which at least two of these materials are stacked.

表示媒体30は、基板10と対向基板20との間に配置されている。表示媒体30は、複数の液晶分子(図示せず)を含んでいる。本実施形態の表示パネル1000は、表示媒体30において、液晶分子を有するだけでなく、モノマー化合物も含んでいる。換言すれば、表示媒体30は、表示パネル1000においてモノマー化合物の硬化プロセスが行われる前に、液晶分子及びモノマー化合物を含んでいる。表示パネル1000においてモノマー化合物の硬化プロセスが行われる際には、モノマー化合物が画素アレイ層12の表面上にポリマー薄膜が形成されるように重合される。ポリマー薄膜は、液晶分子を配向させることが可能であるため、配向膜と呼ばれてもよい。硬化プロセスは、光重合法、熱重合法、又はこれらの組み合わせであってもよい。上記硬化プロセスに応じて、液晶分子にレチルト角を発生させるように、電圧を印加してもよい。このように、表示媒体30は、表示パネル1000においてモノマー化合物の硬化プロセスが行われた後、主に液晶分子で構成されている。   The display medium 30 is disposed between the substrate 10 and the counter substrate 20. The display medium 30 includes a plurality of liquid crystal molecules (not shown). The display panel 1000 of this embodiment includes not only liquid crystal molecules in the display medium 30 but also a monomer compound. In other words, the display medium 30 includes liquid crystal molecules and monomer compounds before the monomer compound curing process is performed in the display panel 1000. When the monomer compound curing process is performed in the display panel 1000, the monomer compound is polymerized so that a polymer thin film is formed on the surface of the pixel array layer 12. The polymer thin film may be called an alignment film because it can align liquid crystal molecules. The curing process may be a photopolymerization method, a thermal polymerization method, or a combination thereof. Depending on the curing process, a voltage may be applied so as to generate a retilt angle in the liquid crystal molecules. As described above, the display medium 30 is mainly composed of liquid crystal molecules after the monomer compound curing process is performed in the display panel 1000.

画素アレイ層12は、基板10上に配置され、その上方に表示媒体30が覆われている。画素アレイ層12は、複数の画素構造100によって構成されている。図2を参照して、画素構造100の設計について詳しく説明する。図2は、本発明の一実施形態に係る画素アレイ層12を示す概略上面図である。説明上の便宜のため、図2において、画素アレイ層12のうち3×3画素構造100のみが示されている。ただし、当業者であれば、図1に示される画素アレイ層12は、実際にアレイ状に配列された複数の画素構造100から構成されていることを理解すべきである。   The pixel array layer 12 is disposed on the substrate 10 and the display medium 30 is covered thereabove. The pixel array layer 12 is composed of a plurality of pixel structures 100. The design of the pixel structure 100 will be described in detail with reference to FIG. FIG. 2 is a schematic top view showing the pixel array layer 12 according to an embodiment of the present invention. For convenience of explanation, only the 3 × 3 pixel structure 100 of the pixel array layer 12 is shown in FIG. However, it should be understood by those skilled in the art that the pixel array layer 12 shown in FIG. 1 is composed of a plurality of pixel structures 100 that are actually arranged in an array.

図2に示すように、画素構造100は、走査線SL、データ線DL、能動素子T、画素電極PE、及び保護層(図示せず)を含んでいる。   As shown in FIG. 2, the pixel structure 100 includes a scanning line SL, a data line DL, an active element T, a pixel electrode PE, and a protective layer (not shown).

走査線SLの延在方向は、データ線DLの延在方向とは異なっている。好ましくは、データ線DL及び走査線SLの延在方向が互いに直交しているが、これに限定されない。また、走査線SLとデータ線DLは、異なるフィルム層に配置され、絶縁層(図示せず)がその間に挟まれている。走査線SL及びデータ線DLは、画素構造100の駆動信号(例えば、走査信号及びデータ信号)を送信するのに用いられる。一般的に、走査線SL及びデータ線DLは、金属材料で作られているが、これに限定されない。本発明の他の実施形態では、走査線SL及びデータ線DLの材料は、合金、金属酸化物、金属窒化物、金属酸窒化物、グラフェン、カーボンナノチューブ、他の適切な導電性材料、又はこれら材料のうち少なくとも2つを積層した層であってもよい。   The extending direction of the scanning line SL is different from the extending direction of the data line DL. Preferably, the extending directions of the data lines DL and the scanning lines SL are orthogonal to each other, but the present invention is not limited to this. Further, the scanning lines SL and the data lines DL are arranged in different film layers, and an insulating layer (not shown) is sandwiched therebetween. The scanning lines SL and data lines DL are used to transmit driving signals (for example, scanning signals and data signals) of the pixel structure 100. In general, the scanning lines SL and the data lines DL are made of a metal material, but are not limited thereto. In other embodiments of the present invention, the materials of the scan lines SL and data lines DL may be alloys, metal oxides, metal nitrides, metal oxynitrides, graphene, carbon nanotubes, other suitable conductive materials, or these It may be a layer in which at least two materials are laminated.

能動素子Tは、走査線SLとデータ線DLとに電気的に接続されている。ここで、能動素子Tは、例えば、ゲート、チャネル層、ドレイン、及びソースを含む薄膜トランジスタ(TFT)である。ゲートは、走査線SLに電気的に接続され、ソースは、データ線DLと電気的に接続されている。言い換えれば、制御信号が走査線SLに入力される場合、走査線SLとゲートとの間が電気的に導通され、制御信号がデータ線DLに入力される場合、データ線DLとソースとの間が電気的に導通される。チャネル層は、ゲートの上方、ソース及びドレインの下方に配置されている。本実施形態において、能動素子Tは、例えば、ボトムゲート型TFTであってもよいが、これに限定されない。他の実施形態において、能動素子Tは、チャネル層がゲートの下方、ソース及びドレインの下方に配置されトップゲート型TFTであってもよい。チャネル層の材料としては、ポリシリコン、微結晶シリコン、単結晶シリコン、アモルファスシリコン、金属酸化物半導体材料、有機半導体材料、グラフェン、カーボンナノチューブ、その他の適切な導電性材料、又はこれら材料のうち少なくとも2つを積層した層であってもよい。   The active element T is electrically connected to the scanning line SL and the data line DL. Here, the active element T is, for example, a thin film transistor (TFT) including a gate, a channel layer, a drain, and a source. The gate is electrically connected to the scanning line SL, and the source is electrically connected to the data line DL. In other words, when the control signal is input to the scanning line SL, the scanning line SL and the gate are electrically connected, and when the control signal is input to the data line DL, between the data line DL and the source. Are electrically conducted. The channel layer is disposed above the gate and below the source and drain. In the present embodiment, the active element T may be, for example, a bottom gate TFT, but is not limited thereto. In another embodiment, the active element T may be a top gate type TFT in which a channel layer is disposed below the gate and below the source and drain. The material of the channel layer is polysilicon, microcrystalline silicon, single crystal silicon, amorphous silicon, metal oxide semiconductor material, organic semiconductor material, graphene, carbon nanotube, other suitable conductive material, or at least of these materials The layer which laminated | stacked two may be sufficient.

画素電極PEは、能動素子Tに電気的に接続されている。例えば、画素電極PEは、コンタクト窓(符号は付せず)を介して能動素子Tのドレイン電気的に接続されることができる。画素電極PEは、例えば、インジウムスズ酸化物、インジウム亜鉛酸化物、アルミニウムスズ酸化物、アルミニウム亜鉛酸化物、インジウムゲルマニウム酸化亜鉛等の金属酸化物、グラフェン、カーボンナノチューブ、他の適切な材料、又はこれら材料のうち少なくとも2つを積層した層であってもよい。   The pixel electrode PE is electrically connected to the active element T. For example, the pixel electrode PE can be electrically connected to the drain of the active element T through a contact window (not labeled). The pixel electrode PE is, for example, a metal oxide such as indium tin oxide, indium zinc oxide, aluminum tin oxide, aluminum zinc oxide, indium germanium zinc oxide, graphene, carbon nanotube, other suitable materials, or these It may be a layer in which at least two materials are laminated.

保護層は、画素電極PEの下方に配置されている。保護層の材料は、例えば、無機材料、有機材料、これらの材料の単一な混合層又は積層であってもよい。無機材料としては、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、グラフェンの窒化物、グラフェンの酸化物、グラフェンの酸化窒化物、窒化炭素ナノチューブ、酸化炭素カーボンナノチューブ、炭素酸化窒化カーボンナノチューブ、他の適切な材料、又はこれら材料のうちの少なくとも2つを積層した層であってもよい。有機材料としては、例えば、無色のフォトレジスト、透光性を有するカラーフォトレジスト、ベンゾシクロブテン(Benzocyclobutene,BCB)、ポリイミド(PI)、ポリメタクリレート(PMA)、その他の適切な材料、又はこれら材料のうち少なくとも2つを積層した層であってもよい。   The protective layer is disposed below the pixel electrode PE. The material of the protective layer may be, for example, an inorganic material, an organic material, a single mixed layer or a laminate of these materials. Inorganic materials include silicon oxide, silicon nitride, silicon oxynitride, graphene nitride, graphene oxide, graphene oxynitride, carbon nitride nanotubes, carbon oxide carbon nanotubes, carbon oxynitride carbon nanotubes, and other suitable materials It may be a material or a layer in which at least two of these materials are laminated. Examples of the organic material include a colorless photoresist, a transparent color photoresist, benzocyclobutene (BCB), polyimide (PI), polymethacrylate (PMA), and other suitable materials, or these materials. The layer which laminated | stacked at least 2 of these may be sufficient.

本発明の液晶表示パネルにおいては、凹凸構造を有する画素構造が要求される。上記要求を満たすために、本発明の画素構造における画素電極PE及び保護層は、異なる方法で設計される。以下、図面を参照しながら、本発明のいくつかの実施例に係る画素構造について、詳しく説明する。このように、画素構造における画素電極PE及び保護層の設計を明確にすることができる。   In the liquid crystal display panel of the present invention, a pixel structure having an uneven structure is required. In order to satisfy the above requirements, the pixel electrode PE and the protective layer in the pixel structure of the present invention are designed in different ways. Hereinafter, pixel structures according to some embodiments of the present invention will be described in detail with reference to the drawings. Thus, the design of the pixel electrode PE and the protective layer in the pixel structure can be clarified.

図3は、本発明の第1実施例に係る画素構造の画素電極を示す概略上面図である。図4は、図3の画素電極の下方に設けられる保護層を示す概略上面図である。図5は、図3の画素電極と図4の保護層が重なっていることを示す概略図である。
図3に示すように、画素電極120は、少なくとも1つのブロック状電極(板状電極とも称する)122と、複数の第1枝電極124とを有している。具体的に、ブロック状電極122は、画素電極120におけるパターン化されていない電極領域である。つまり、ブロック状電極122には、任意の開口(opening)、穴(hole)、スリット(slit)、凹溝(groove)、又はギャップ(gap)が存在していない。それに対し、第1枝電極124は、画素電極120におけるパターン化された電極領域である。画素電極120は、主電極126をさらに含んでもよい。複数の第1枝電極124は、主電極126に接続され、隣接する2つの第1枝電極124の間に、及び主電極126と隣接する第1枝電極124との間には、スリット(符号は付せず)を有している。
本実施例において、例として、2つのブロック状電極122は、主電極126の両側に配置されている。つまり、第1枝電極124及び主電極126は、2つのブロック状電極122が互いに直接接触しないように、2つのブロック状電極122の間に配置されているが、これに限定されない。他の実施例において、画素電極120は、1つのブロック状電極122と、複数の第1枝電極124、主電極126とを有していてもよい。本発明のブロック状電極122の(基板への)正射影形状は、多角形状を有し、本実施例において、例として五角形状を有しているが、これに限定されない。このように、第1枝電極124及びブロック状電極122の(基板への)正射影の輪郭形状によって様々な形状、例えば、矩形又はジグザグ状(zigzag)が形成されることができるが、これに限定されない。
FIG. 3 is a schematic top view showing a pixel electrode having a pixel structure according to the first embodiment of the present invention. FIG. 4 is a schematic top view showing a protective layer provided below the pixel electrode of FIG. FIG. 5 is a schematic diagram showing that the pixel electrode of FIG. 3 and the protective layer of FIG. 4 overlap.
As shown in FIG. 3, the pixel electrode 120 includes at least one block electrode (also referred to as a plate electrode) 122 and a plurality of first branch electrodes 124. Specifically, the block electrode 122 is an unpatterned electrode region in the pixel electrode 120. That is, the block electrode 122 does not have any opening, hole, slit, groove, or gap. On the other hand, the first branch electrode 124 is a patterned electrode region in the pixel electrode 120. The pixel electrode 120 may further include a main electrode 126. The plurality of first branch electrodes 124 are connected to the main electrode 126, and slits (symbols) are provided between the two adjacent first branch electrodes 124 and between the main electrode 126 and the adjacent first branch electrode 124. Is not attached).
In this embodiment, as an example, the two block electrodes 122 are arranged on both sides of the main electrode 126. That is, the first branch electrode 124 and the main electrode 126 are disposed between the two block electrodes 122 so that the two block electrodes 122 do not directly contact each other, but the present invention is not limited to this. In another embodiment, the pixel electrode 120 may include one block electrode 122, a plurality of first branch electrodes 124, and a main electrode 126. The orthogonal projection shape (to the substrate) of the block-shaped electrode 122 of the present invention has a polygonal shape, and in the present embodiment, has a pentagonal shape as an example, but is not limited thereto. As described above, various shapes such as a rectangular shape or a zigzag shape can be formed according to the contour shape of the orthogonal projection (to the substrate) of the first branch electrode 124 and the block electrode 122. It is not limited.

図4に示すように、保護層140は、少なくとも1つのブロック状突起パターン142と、複数の分岐突起パターン144とを有している。また、分岐突起パターン144の間に、凹溝145を有している。具体的に、ブロック状突起パターン(板状突起パターンとも称する)142は、保護層140におけるかなり大きな面積を占有し、パターン化されていない突起領域である。つまり、ブロック状突起パターン142には、任意の開口、穴、スリット、凹溝、又はギャップが存在していない。分岐突起パターン144及び凹溝145が形成される箇所は、保護層140における凹凸構造を有する領域である。
本実施例において、保護層140は、複数の分岐突起パターン144に接続される主突起パターン146を有している。隣接する2つの分岐突起パターン144の間に、及び主突起パターン146と隣接する分岐突起パターン144との間には、凹溝145を有している。本実施例において、ブロック状突起パターン142は、2つの別個の領域にある分岐突起パターン144が互いに直接接触しないように、この2つの別個の領域にある分岐突起パターン144の間に配置されている。このように、2つの別個の領域にある分岐突起パターン144は、それぞれ、主突起パターン146を有し、2つの別個の領域における主突起パターン146が互いに直接接触・接続せず、ブロック状突起パターン142を介して接続されているが、これに限定されない。他の実施例において、保護層140は、2つのブロック状突起パターン142と、複数の領域にある分岐突起パターン144と、主突起パターン146とを有してもよい。
As shown in FIG. 4, the protective layer 140 has at least one block-like protrusion pattern 142 and a plurality of branch protrusion patterns 144. Further, a concave groove 145 is provided between the branching protrusion patterns 144. Specifically, the block-like protrusion pattern (also referred to as a plate-like protrusion pattern) 142 occupies a considerably large area in the protective layer 140 and is an unpatterned protrusion region. That is, the block-shaped protrusion pattern 142 does not have any opening, hole, slit, concave groove, or gap. A portion where the branching protrusion pattern 144 and the concave groove 145 are formed is a region having an uneven structure in the protective layer 140.
In this embodiment, the protective layer 140 has a main projection pattern 146 connected to the plurality of branch projection patterns 144. A concave groove 145 is provided between two adjacent branching protrusion patterns 144 and between the main protrusion pattern 146 and the adjacent branching protrusion pattern 144. In the present embodiment, the block-shaped protrusion pattern 142 is disposed between the branch protrusion patterns 144 in the two separate areas so that the branch protrusion patterns 144 in the two separate areas do not directly contact each other. . In this manner, the branching protrusion patterns 144 in the two separate areas each have the main protrusion pattern 146, and the main protrusion patterns 146 in the two separate areas do not directly contact and connect to each other, and the block-like protrusion pattern Although it is connected via 142, it is not limited to this. In another embodiment, the protective layer 140 may include two block-shaped protrusion patterns 142, branch protrusion patterns 144 in a plurality of regions, and a main protrusion pattern 146.

図5は、図3の画素電極120と図4の保護層140が重なっていることを示す概略図である。図3〜図5を併せて参照すると、画素電極120は、保護層140の上方に形成され、画素電極120のブロック状電極122は、保護層140の複数の分岐突起パターン144上をコンフォーマルに覆い、複数の分岐突起パターン144により突起し、複数の凹溝145により凹み、複数の第2枝電極128が形成されるように設けられている。画素電極120の主電極126及び第1枝電極124は、保護層140のブロック状突起パターン142上に形成されている。画素電極120の主電極126は、保護層140の主突起パターン146と交差して配置されてもよいが、これに限定されない。主電極126及び主突起パターン146は、図5に示すように、互いに直交していることが好ましい。ちなみに、画素電極120の主電極126は、2つの交差する方向、例えば、行方向及び列方向に配列された電極を含んでいる。その2つの方向のいずれか一方は、実質的に主突起パターン146に平行であり、他方は、主突起パターン146に実質的に交差している(例えば、実質的に垂直である)。   FIG. 5 is a schematic diagram showing that the pixel electrode 120 of FIG. 3 and the protective layer 140 of FIG. 4 overlap. 3 to 5 together, the pixel electrode 120 is formed above the protective layer 140, and the block-like electrode 122 of the pixel electrode 120 conformally on the plurality of branching protrusion patterns 144 of the protective layer 140. Covering, projecting with a plurality of branch projection patterns 144, recessed with a plurality of concave grooves 145, and provided with a plurality of second branch electrodes 128. The main electrode 126 and the first branch electrode 124 of the pixel electrode 120 are formed on the block-shaped protrusion pattern 142 of the protective layer 140. The main electrode 126 of the pixel electrode 120 may be disposed to intersect with the main protrusion pattern 146 of the protective layer 140, but is not limited thereto. The main electrode 126 and the main protrusion pattern 146 are preferably orthogonal to each other as shown in FIG. Incidentally, the main electrode 126 of the pixel electrode 120 includes electrodes arranged in two intersecting directions, for example, the row direction and the column direction. Either one of the two directions is substantially parallel to the main protrusion pattern 146 and the other substantially intersects the main protrusion pattern 146 (eg, substantially perpendicular).

図6は、図5のK1領域を示す概略拡大図である。図7は、図5中のI−I’線に沿った概略断面図である。図5、図6及び図7を併せて参照する。分岐突起パターン144の幅L1は、約1μmから約10μmの範囲にあり、約2μmから約6μmの範囲であることが好ましい。また、分岐突起パターン144の間隔S1は、約1μmから約10μmの範囲にあり、約2μmから約6μmの範囲であることが好ましい。ここで、間隔S1は、凹溝145の幅とみなすことができる。第1枝電極124の幅L2は、約1μmから約10μmの範囲にあり、約2μmから約6μmの範囲であることが好ましい。第1枝電極124の間隔S2は、約1μmから約10μmの範囲にあり、約2μmから約6μmの範囲であることが好ましい。ここで、間隔S2は、スリット(符号は付せず)の幅とみなすことができる。このように、幅L1,L2及び間隔S1,S2を調整することにより、液晶分子は、ディスクリネーションが発生しないように、その傾斜方向が微調整されることができる。   FIG. 6 is a schematic enlarged view showing the K1 region of FIG. FIG. 7 is a schematic cross-sectional view along the line I-I ′ in FIG. 5. Please refer to FIG. 5, FIG. 6 and FIG. The width L1 of the branching protrusion pattern 144 is in the range of about 1 μm to about 10 μm, and preferably in the range of about 2 μm to about 6 μm. The interval S1 between the branching projection patterns 144 is in the range of about 1 μm to about 10 μm, and preferably in the range of about 2 μm to about 6 μm. Here, the interval S <b> 1 can be regarded as the width of the concave groove 145. The width L2 of the first branch electrode 124 is in the range of about 1 μm to about 10 μm, and preferably in the range of about 2 μm to about 6 μm. The interval S2 between the first branch electrodes 124 is in the range of about 1 μm to about 10 μm, and preferably in the range of about 2 μm to about 6 μm. Here, the interval S2 can be regarded as the width of the slit (not labeled). Thus, by adjusting the widths L1 and L2 and the intervals S1 and S2, the tilt direction of the liquid crystal molecules can be finely adjusted so that disclination does not occur.

具体的に、画素電極120のブロック状電極122のエッジ122eは、さらに、保護層140のブロック状突起パターン142上まで延びている。ブロック状電極122の(基板への)正射影エッジ122eと、最も近い1本目の第1枝電極124aの(基板への)正射影エッジ124eとの間にギャップ幅W1を有している。透過率を考慮して、ギャップ幅W1は、0μm<W1≦4μmの関係を満たし、1μm≦W1≦3μmの関係を満たすことが好ましく、約2μmであることが最も好ましい。ブロック状電極122の正射影エッジ122eと、ブロック状突起パターン142の(基板への)正射影エッジ142eとの間に距離W2を有している。透過率を考慮して、距離W2は、2μm≦W2≦5.5μmの関係を満たし、約3μmであることが最も好ましい。   Specifically, the edge 122 e of the block electrode 122 of the pixel electrode 120 further extends onto the block protrusion pattern 142 of the protective layer 140. There is a gap width W1 between the orthogonal projection edge 122e (to the substrate) of the block electrode 122 and the orthogonal projection edge 124e (to the substrate) of the first first branch electrode 124a closest to the block electrode 122. Considering the transmittance, the gap width W1 satisfies the relationship of 0 μm <W1 ≦ 4 μm, preferably satisfies the relationship of 1 μm ≦ W1 ≦ 3 μm, and is most preferably about 2 μm. A distance W2 is provided between the orthogonal projection edge 122e of the block-like electrode 122 and the orthogonal projection edge 142e (to the substrate) of the block-like projection pattern 142. Considering the transmittance, the distance W2 satisfies the relationship of 2 μm ≦ W2 ≦ 5.5 μm, and is most preferably about 3 μm.

なお、図7に示すように、画素電極120のブロック状電極122のエッジ122eは、保護層140のブロック状突起パターン142上まで延びている。具体的に、ブロック状電極122と1本目の第1枝電極124aとの間の境界は、保護層140の分岐突起パターン144の凹溝145内に設けられず、保護層140のブロック状突起パターン142の突起した領域に設けられるように形成されている。本実施において、分岐突起パターン144の凹溝145のそれぞれの深さdは、例えば、0.1μm≦d≦0.3μmの関係を満たすが、これに限定されない。   As shown in FIG. 7, the edge 122 e of the block electrode 122 of the pixel electrode 120 extends to the block protrusion pattern 142 of the protective layer 140. Specifically, the boundary between the block electrode 122 and the first first branch electrode 124 a is not provided in the groove 145 of the branch protrusion pattern 144 of the protective layer 140, and the block protrusion pattern of the protective layer 140 is not provided. It is formed so as to be provided in the protruding region of 142. In the present embodiment, each depth d of the concave groove 145 of the branching protrusion pattern 144 satisfies a relationship of 0.1 μm ≦ d ≦ 0.3 μm, for example, but is not limited thereto.

特に、画素構造のブロック状電極122と1本目の第1枝電極124aとの間の境界は、保護層140のブロック状突起パターン142上に設けられている。本実施例の画素構造によれば、W2ジャンクション(即ち、平面視でブロック状電極122とブロック状突起パターン142とが重なっている箇所)に対応する液晶の効率を向上させることが可能である。また、保護層140の分岐突起パターン144及び凹溝145によって形成される画素構造において、傾斜側壁(taper)に起因する暗状態の光漏れを低減することができ、良好な透過率を有する表示パネルが得られることができる。   In particular, the boundary between the block-shaped electrode 122 having the pixel structure and the first first branch electrode 124 a is provided on the block-shaped protrusion pattern 142 of the protective layer 140. According to the pixel structure of the present embodiment, it is possible to improve the efficiency of the liquid crystal corresponding to the W2 junction (that is, the portion where the block-shaped electrode 122 and the block-shaped protrusion pattern 142 overlap in plan view). In addition, in the pixel structure formed by the branching protrusion pattern 144 and the concave groove 145 of the protective layer 140, a light leakage in a dark state caused by an inclined side wall (taper) can be reduced, and the display panel has good transmittance. Can be obtained.

図8は、本発明の他の実施例に係る図5中のI−I’線に沿った画素構造を示す概略断面図である。図8に示す実施例は、図5〜図7に示す実施例に類似するため、同一又は類似の要素には同一又は類似の符号を付し、重複する説明は省略する。図8に示すように、画素電極120の下方に、保護層140のほか、カラーフィルタ層160がさらに配置されてもよい。保護層140は、無機材料、有機材料、又は上記の材料を積層した層を用いてもよい。なお、カラーフィルタ層160の色に対する干渉を低減させるため、保護層140の有機材料は、カラーレジストから選択することが好ましくない。ここで、カラーフィルタ層160は、例えば、緑色フィルタ層、青色フィルタ層、及び赤色フィルタ層のうちの少なくとも1つによって構成されている。   FIG. 8 is a schematic cross-sectional view showing a pixel structure taken along line I-I ′ in FIG. 5 according to another embodiment of the present invention. Since the embodiment shown in FIG. 8 is similar to the embodiment shown in FIGS. 5 to 7, the same or similar elements are denoted by the same or similar reference numerals, and redundant description is omitted. As shown in FIG. 8, a color filter layer 160 may be further disposed below the pixel electrode 120 in addition to the protective layer 140. As the protective layer 140, an inorganic material, an organic material, or a layer in which the above materials are stacked may be used. In order to reduce interference with the color of the color filter layer 160, the organic material of the protective layer 140 is not preferably selected from color resists. Here, the color filter layer 160 is composed of, for example, at least one of a green filter layer, a blue filter layer, and a red filter layer.

図9は、本発明の第2実施例に係る画素構造の画素電極を示す概略上面図である。図10は、図9の画素電極の下方に設けられる保護層を示す概略上面図である。図11は、図9の画素電極と図10の保護層が重なっていることを示す概略図である。
図9に示すように、画素電極220は、少なくとも1つのブロック状電極(板状電極とも称する)222と、複数の第1枝電極224と、主電極226と、外側枝電極228とを有している。具体的に、ブロック状電極222は、画素電極220におけるパターン化されていない電極領域である。つまり、ブロック状電極222には、任意の開口、穴、スリット、凹溝、又はギャップが存在していない。それに対し、第1枝電極224、主電極226、及び外側枝電極228は、画素電極220におけるパターン化された電極領域である。本実施例において、複数のブロック状電極222は、主電極226の両側に配置されている。複数の第1枝電極224は、ブロック状電極222が互いに隣接する側に配置され、ブロック状電極222のエッジ222eに近いように設けられている。また、複数の第1枝電極224は、主電極226に接続され、隣接する2つの第1枝電極224の間に、及び主電極226と隣接する第1枝電極224との間には、スリット(符号は付せず)を有している。複数の外側枝電極228は、ブロック状電極222のエッジ222eとは反対側に配置され、ブロック状電極222の他のエッジ222fに沿って放射状に外向きに延びている。隣接する2つの外側枝電極228の間にスリット(符号は付せず)を有している。図9に示すように、ブロック状電極222は、エッジ222eがエッジ222fに直接接続されていない。本発明のブロック状電極222の(基板への)正射影形状は、多角形状を有し、本実施例において、例として、六角形状を有しているが、これに限定されない。このように、外側枝電極228及びブロック状電極222の(基板への)正射影の輪郭形状によって五角形に形成されてもよい。第1枝電極224、外側枝電極228及びブロック状電極222の(基板への)正射影の輪郭形状によって様々な形状、例えば、矩形又はジグザグ状(zigzag)が形成されることができるが、これに限定されない。
FIG. 9 is a schematic top view showing a pixel electrode having a pixel structure according to the second embodiment of the present invention. FIG. 10 is a schematic top view showing a protective layer provided below the pixel electrode of FIG. FIG. 11 is a schematic view showing that the pixel electrode of FIG. 9 and the protective layer of FIG. 10 overlap.
As shown in FIG. 9, the pixel electrode 220 includes at least one block electrode (also referred to as a plate electrode) 222, a plurality of first branch electrodes 224, a main electrode 226, and an outer branch electrode 228. ing. Specifically, the block-shaped electrode 222 is an unpatterned electrode region in the pixel electrode 220. That is, the block-shaped electrode 222 does not have any opening, hole, slit, concave groove, or gap. In contrast, the first branch electrode 224, the main electrode 226, and the outer branch electrode 228 are patterned electrode regions in the pixel electrode 220. In this embodiment, the plurality of block electrodes 222 are arranged on both sides of the main electrode 226. The plurality of first branch electrodes 224 are provided so that the block electrodes 222 are arranged on the sides adjacent to each other and close to the edge 222 e of the block electrodes 222. The plurality of first branch electrodes 224 are connected to the main electrode 226, and are slit between the two adjacent first branch electrodes 224 and between the main electrode 226 and the adjacent first branch electrode 224. (Not marked). The plurality of outer branch electrodes 228 are arranged on the side opposite to the edge 222e of the block-shaped electrode 222 and extend radially outward along the other edge 222f of the block-shaped electrode 222. A slit (not labeled) is provided between two adjacent outer branch electrodes 228. As shown in FIG. 9, in the block-shaped electrode 222, the edge 222e is not directly connected to the edge 222f. The orthogonal projection shape (to the substrate) of the block-shaped electrode 222 of the present invention has a polygonal shape, and in the present embodiment, has a hexagonal shape as an example, but is not limited thereto. In this manner, the outer branch electrode 228 and the block-shaped electrode 222 may be formed in a pentagonal shape by the orthogonal projection shape (to the substrate). Various shapes such as a rectangular shape or a zigzag shape can be formed according to the contour shape of the orthogonal projection (to the substrate) of the first branch electrode 224, the outer branch electrode 228, and the block-shaped electrode 222. It is not limited to.

図10に示すように、保護層240は、少なくとも1つのブロック状突起パターン(板状突起パターンとも称する)242と、複数の分岐突起パターン244と、主突起パターン246と、少なくとも1つのブロック状パターン248とを有している。具体的に、ブロック状突起パターン242は、保護層240におけるかなり大きな面積を占有し、パターン化されていない突起領域である。つまり、ブロック状突起パターン242には、任意の開口、穴、スリット、凹溝、又はギャップが存在していない。分岐突起パターン244は、保護層240内の突起であり、隣接する2つの分岐突起パターン244の間に凹部である凹溝(符号は付せず)を有することにより、分岐突起パターン244及び凹溝が設けられている領域が凹凸領域になる。ブロック状パターン(板状パターンとも称する)248は、保護層240におけるかなり大きな面積を有する凹む領域であるため、板状凹みパターンともいう。ブロック状パターン248の厚さは、ブロック状突起パターン242の厚さよりも低いが、凹溝の厚さと略同一であってもよい。
本実施例において、複数の分岐突起パターン244は、主突起パターン246に接続されている。また、隣接する2つの分岐突起パターン244の間に、及び主突起パターン246と隣接する分岐突起パターン244との間には、凹溝(符号は付せず)を有している。隣接する2つの分岐突起パターン244の間の凹溝(符号は付せず)は、ブロック状パターン248に接続されている。本実施例において、ブロック状突起パターン242は、2つの別個の領域にある分岐突起パターン244が互いに直接接触しないように、この2つの別個の領域にある分岐突起パターン244の間に配置されている。このように、2つの別個の領域にある分岐突起パターン244は、それぞれ、その領域の主突起パターン246に接続されている。また、2つの別個の領域における主突起パターン246が互いに直接接触・接続せず、ブロック状突起パターン242を介して接続されている。また、本実施例において、例として、4つのブロック状パターン248が分岐突起パターン244の外側の角に設けられているが、これに限定されない。
As shown in FIG. 10, the protective layer 240 includes at least one block-like projection pattern (also referred to as a plate-like projection pattern) 242, a plurality of branch projection patterns 244, a main projection pattern 246, and at least one block-like pattern. 248. Specifically, the block-shaped protrusion pattern 242 occupies a considerably large area in the protective layer 240 and is an unpatterned protrusion area. That is, the block-shaped protrusion pattern 242 does not have any opening, hole, slit, concave groove, or gap. The branch projection pattern 244 is a projection in the protective layer 240, and has a concave groove (not denoted by a reference numeral) between the two adjacent branch projection patterns 244, whereby the branch projection pattern 244 and the concave groove are provided. The region where is provided is an uneven region. Since the block pattern (also referred to as a plate pattern) 248 is a recessed region having a considerably large area in the protective layer 240, it is also referred to as a plate-like recess pattern. The thickness of the block-shaped pattern 248 is lower than the thickness of the block-shaped protrusion pattern 242, but may be substantially the same as the thickness of the concave groove.
In the present embodiment, the plurality of branch protrusion patterns 244 are connected to the main protrusion pattern 246. Further, there are concave grooves (not denoted by reference numerals) between two adjacent branching protrusion patterns 244 and between the main protrusion pattern 246 and the adjacent branching protrusion pattern 244. A concave groove (not labeled) between two adjacent branching protrusion patterns 244 is connected to the block-shaped pattern 248. In this embodiment, the block-shaped protrusion pattern 242 is disposed between the branching protrusion patterns 244 in the two separate areas so that the branching protrusion patterns 244 in the two separate areas do not directly contact each other. . In this way, the branching protrusion patterns 244 in the two separate regions are each connected to the main protrusion pattern 246 in that region. Further, the main projection patterns 246 in the two separate areas are not in direct contact with each other and are connected via the block-like projection pattern 242. In the present embodiment, as an example, the four block patterns 248 are provided at the outer corners of the branching protrusion pattern 244, but the present invention is not limited to this.

図11は、図9の画素電極220と図10の保護層240が重なっていることを示す概略図である。図9〜図11を併せて参照すると、画素電極220は、保護層240の上方に形成され、画素電極220のブロック状電極222は、保護層240の複数の分岐突起パターン244上をコンフォーマルに覆い、分岐突起パターン244により突起し、凹溝(符号は付せず)により凹み、複数の第2枝電極230が形成されるように設けられている。画素電極220の主電極226及び第1枝電極224は、保護層240のブロック状突起パターン242上に形成されている。画素電極220の外側枝電極228は、保護層240のブロック状パターン248上に形成され、画素電極220の主電極226は、保護層240の主突起パターン246と互い交差して配置されてもよいが、これに限定されない。主電極226及び主突起パターン246は、図11に示すように、互いに直交していることが好ましい。ちなみに、画素電極220の主電極226は、2つの交差する方向、例えば、行方向及び列方向に配列された電極を含んでいる。その2つの方向のいずれか一方は、実質的に主突起パターン246に平行であり、他方は、主突起パターン246に実質的に交差している(例えば、実質的に垂直である)。   FIG. 11 is a schematic view showing that the pixel electrode 220 of FIG. 9 and the protective layer 240 of FIG. 10 overlap. 9 to 11, the pixel electrode 220 is formed above the protective layer 240, and the block-like electrode 222 of the pixel electrode 220 conformally on the plurality of branching protrusion patterns 244 of the protective layer 240. Covering, projecting by the branch projection pattern 244, and recessed by a concave groove (not labeled), a plurality of second branch electrodes 230 are formed. The main electrode 226 and the first branch electrode 224 of the pixel electrode 220 are formed on the block-shaped protrusion pattern 242 of the protective layer 240. The outer branch electrode 228 of the pixel electrode 220 may be formed on the block-shaped pattern 248 of the protective layer 240, and the main electrode 226 of the pixel electrode 220 may be disposed to cross the main protrusion pattern 246 of the protective layer 240. However, it is not limited to this. The main electrode 226 and the main projection pattern 246 are preferably orthogonal to each other as shown in FIG. Incidentally, the main electrode 226 of the pixel electrode 220 includes electrodes arranged in two intersecting directions, for example, the row direction and the column direction. Either one of the two directions is substantially parallel to the main protrusion pattern 246, and the other substantially intersects the main protrusion pattern 246 (eg, substantially perpendicular).

図12は、図11のK2領域を示す概略拡大図である。図11及び図12を併せて参照する。分岐突起パターン244の幅L1は、約1μmから約10μmの範囲にあり、約2μmから約6μmの範囲であることが好ましい。また、分岐突起パターン244の間隔S1は、約1μmから約10μmの範囲にあり、約2μmから約6μmの範囲であることが好ましい。ここで、間隔S1は、凹溝(符号は付せず)の幅とみなすことができる。第1枝電極224の幅L2は、約1μmから約10μmの範囲にあり、約2μmから約6μmの範囲であることが好ましい。第1枝電極224の間隔S2は、約1μmから約10μmの範囲にあり、約2μmから約6μmの範囲であることが好ましい。ここで、間隔S2は、スリット(符号は付せず)の幅とみなすことができる。外側枝電極228の幅L3は、約1μmから約10μmの範囲にあり、約2μmから約6μmの範囲であることが好ましい。外側枝電極228の間隔S3は、約1μmから約10μmの範囲にあり、約2μmから約6μmの範囲であることが好ましい。ここで、間隔S3は、スリット(符号は付せず)の幅とみなすことができる。このように、幅L1,L2,L3及び間隔S1,S2,S3を調整することにより、液晶分子は、ディスクリネーションが発生しないように、その傾斜方向が微調整されることができる。   FIG. 12 is a schematic enlarged view showing the K2 region of FIG. Please refer to FIG. 11 and FIG. The width L1 of the branching protrusion pattern 244 is in the range of about 1 μm to about 10 μm, and preferably in the range of about 2 μm to about 6 μm. The interval S1 between the branching protrusion patterns 244 is in the range of about 1 μm to about 10 μm, and preferably in the range of about 2 μm to about 6 μm. Here, the interval S1 can be regarded as the width of the concave groove (not labeled). The width L2 of the first branch electrode 224 is in the range of about 1 μm to about 10 μm, and preferably in the range of about 2 μm to about 6 μm. The interval S2 between the first branch electrodes 224 is in the range of about 1 μm to about 10 μm, and preferably in the range of about 2 μm to about 6 μm. Here, the interval S2 can be regarded as the width of the slit (not labeled). The width L3 of the outer branch electrode 228 is in the range of about 1 μm to about 10 μm, and preferably in the range of about 2 μm to about 6 μm. The spacing S3 between the outer branch electrodes 228 is in the range of about 1 μm to about 10 μm, and preferably in the range of about 2 μm to about 6 μm. Here, the interval S3 can be regarded as the width of the slit (not labeled). Thus, by adjusting the widths L1, L2, and L3 and the intervals S1, S2, and S3, the tilt direction of the liquid crystal molecules can be finely adjusted so that disclination does not occur.

同様に、図12に示すように、画素電極220の第1枝電極224は、保護層240のブロック状突起パターン242上に配置されている。画素電極220のブロック状電極222のエッジ222eは、さらに、保護層240のブロック状突起パターン242まで延びている。特に、ブロック状電極222の(基板への)正射影エッジ222eと、最も近い1本目の第1枝電極224aの(基板への)正射影エッジ224eとの間にギャップ幅W1を有している。透過率を考慮して、ギャップ幅W1は、0μm<W1≦4μmの関係を満たし、1μm≦W1≦3μmの関係を満たすことが好ましく、約2μmであることが最も好ましい。ブロック状電極222の正射影エッジ222eと、ブロック状突起パターン242の(基板への)正射影エッジ242eとの間に距離W2を有している。透過率を考慮して、距離W2は、2μm≦W2≦5.5μmの関係を満たし、約3μmであることが最も好ましい。その断面図及びW1、W2は、図7に示されている。   Similarly, as shown in FIG. 12, the first branch electrode 224 of the pixel electrode 220 is disposed on the block-shaped protrusion pattern 242 of the protective layer 240. The edge 222e of the block electrode 222 of the pixel electrode 220 further extends to the block protrusion pattern 242 of the protective layer 240. In particular, there is a gap width W1 between the orthogonal projection edge 222e (to the substrate) of the block-like electrode 222 and the orthogonal projection edge 224e (to the substrate) of the first first branch electrode 224a that is closest. . Considering the transmittance, the gap width W1 satisfies the relationship of 0 μm <W1 ≦ 4 μm, preferably satisfies the relationship of 1 μm ≦ W1 ≦ 3 μm, and is most preferably about 2 μm. A distance W2 is provided between the orthogonal projection edge 222e of the block-shaped electrode 222 and the orthogonal projection edge 242e (to the substrate) of the block-shaped protrusion pattern 242. Considering the transmittance, the distance W2 satisfies the relationship of 2 μm ≦ W2 ≦ 5.5 μm, and is most preferably about 3 μm. The sectional view and W1 and W2 are shown in FIG.

特に、画素構造のブロック状電極222と1本目の第1枝電極224aとの間の境界は、保護層240の分岐突起パターン244の凹溝(符号は付せず)に形成されず、保護層240のブロック状突起パターン242上に設けられているが(図7を参照する)、これに限定されない。本実施例では、分岐突起パターン244の凹溝(符号は付せず)の深さd(図7を参照する)が限定されない。これにより、保護層240の凹溝の深さが不十分に起因する不安定に傾いた液晶の問題を防止することができるほか、W2ジャンクション(即ち、平面視でブロック状電極222とブロック状突起パターン242とが重なっている箇所)に対応する液晶の効率を向上させることが可能である。また、保護層240の分岐突起パターン244及び凹溝によって形成される画素構造において、傾斜側壁に起因する暗状態の光漏れを低減することができ、良好な透過率及びコントラストを有する表示パネルが得られることができる。   Particularly, the boundary between the block-shaped electrode 222 having the pixel structure and the first first branch electrode 224a is not formed in the concave groove (not denoted by the reference numeral) of the branching protrusion pattern 244 of the protective layer 240, and the protective layer Although provided on 240 block-like projection patterns 242 (see FIG. 7), the present invention is not limited to this. In the present embodiment, the depth d (see FIG. 7) of the concave groove (not labeled) of the branching projection pattern 244 is not limited. As a result, it is possible to prevent the problem of the unstable tilted liquid crystal due to the insufficient depth of the concave groove of the protective layer 240, as well as the W2 junction (that is, the block-shaped electrode 222 and the block-shaped protrusion in plan view). It is possible to improve the efficiency of the liquid crystal corresponding to the portion where the pattern 242 overlaps. Further, in the pixel structure formed by the branch protrusion pattern 244 and the concave groove of the protective layer 240, light leakage in the dark state due to the inclined side wall can be reduced, and a display panel having good transmittance and contrast can be obtained. Can be done.

図13は、本発明の第3実施例に係る画素構造の画素電極を示す概略上面図である。図14は、図13の画素電極の下方に設けられる保護層を示す概略上面図である。図15は、図13の画素電極と図14の保護層が重なっていることを示す概略図である。
図13に示すように、画素電極320は、少なくとも1つのブロック状電極(板状電極とも称する)322と、複数の第1枝電極324と、第1主電極326と、第2主電極328とを有している。具体的に、ブロック状電極322は、画素電極320におけるパターン化されていない電極領域である。つまり、ブロック状電極322には、任意の開口、穴、スリット、凹溝、又はギャップが存在していない。それに対し、第1枝電極324は、画素電極320におけるパターン化された電極領域である。特に、図13に示すように、画素電極320の複数の第1枝電極324は、第1主電極326に接続される複数の第1副枝電極3241と、第2主電極328に接続される第2副枝電極3242とをさらに含んでいる。隣接する2つの第1副枝電極3241の間、及び第1主電極326と隣接する第1副枝電極3241との間には、スリット(符号は付せず)を有している。且つ、隣接する2つの第2副枝電極3242の間、及び第1主電極326と隣接する第2副枝電極3242との間には、スリット(符号は付せず)を有している。ブロック状電極322は、第1枝電極324と第2枝電極328が互いに直接接触・接続しないように、これらの第1副枝電極3241とこれらの第2副枝電極3242との間に配置されている。
本発明のブロック状電極322の(基板への)正射影形状は、多角形状を有している。本実施例において、例として、ジグザグ状(zigzag)の六角形状を有しているが、これに限定されない。ブロック状電極222は、このように、第2枝電極328及びブロック状電極322の正射影形状によって五角形に形成されてもよい。第1枝電極324、第2枝電極328、及びブロック状電極322の(基板への)正射影の輪郭形状によって様々な形状、例えば、矩形又はジグザグ状(zigzag)が形成されることができるが、これに限定されない。
FIG. 13 is a schematic top view showing a pixel electrode having a pixel structure according to the third embodiment of the present invention. FIG. 14 is a schematic top view showing a protective layer provided below the pixel electrode of FIG. FIG. 15 is a schematic view showing that the pixel electrode of FIG. 13 and the protective layer of FIG. 14 overlap.
As shown in FIG. 13, the pixel electrode 320 includes at least one block-like electrode (also referred to as a plate-like electrode) 322, a plurality of first branch electrodes 324, a first main electrode 326, a second main electrode 328, have. Specifically, the block electrode 322 is an unpatterned electrode region in the pixel electrode 320. That is, the block-shaped electrode 322 does not have any opening, hole, slit, concave groove, or gap. On the other hand, the first branch electrode 324 is a patterned electrode region in the pixel electrode 320. In particular, as shown in FIG. 13, the plurality of first branch electrodes 324 of the pixel electrode 320 are connected to the plurality of first sub-branch electrodes 3241 connected to the first main electrode 326 and the second main electrode 328. A second sub-branch electrode 3242. Between the two adjacent first sub-branch electrodes 3241 and between the first main electrode 326 and the adjacent first sub-branch electrode 3241, there are slits (not denoted by reference numerals). In addition, there are slits (not labeled) between the two adjacent second sub-branch electrodes 3242 and between the first main electrode 326 and the adjacent second sub-branch electrode 3242. The block electrode 322 is disposed between the first sub-electrode 3241 and the second sub-electrode 3242 so that the first branch electrode 324 and the second branch electrode 328 are not in direct contact with or connected to each other. ing.
The orthogonal projection shape (to the substrate) of the block electrode 322 of the present invention has a polygonal shape. In this embodiment, the zigzag hexagonal shape is used as an example, but the present invention is not limited to this. Thus, the block electrode 222 may be formed in a pentagon shape by the orthogonal projection shape of the second branch electrode 328 and the block electrode 322. Various shapes such as a rectangular shape or a zigzag shape can be formed according to the contour shape of the orthogonal projection (to the substrate) of the first branch electrode 324, the second branch electrode 328, and the block-shaped electrode 322. However, the present invention is not limited to this.

図14に示すように、保護層340は、少なくとも1つのブロック状突起パターン342と、複数の分岐突起パターン344と、第1主突起パターン346と、第2主突起パターン348とを有している。具体的に、ブロック状突起パターン(板状突起パターンとも称する)342は、保護層340におけるかなり大きな面積を占有し、パターン化されていない突起領域である。つまり、ブロック状突起パターン342には、任意の開口、穴、スリット、凹溝、又はギャップが存在していない。分岐突起パターン344は、保護層340内の突起であり、隣接する2つの分岐突起パターン344の間に凹部である凹溝(符号は付せず)を有することにより、分岐突起パターン344及び凹溝が設けられている領域が凹凸領域になる。特に、図14に示すように、保護層340の複数の分岐突起パターン344は、第1主突起パターン346に接続される複数の第1分岐突起パターン3441と、第2主突起パターン348に接続される複数の第2分岐突起パターン3442とをさらに含んでいる。本実施形態では、例として、3つのブロック状突起パターン342を有している。第1分岐突起パターン3441は、隣接する2つのブロック状突起パターン342の間に設けられ、第2分岐突起パターン3442は、隣接する2つのブロック状突起パターン342の間に設けられ、それぞれ2つの領域にある第1分岐突起パターン3441及び第2分岐突起パターン3442は、互いに直接接触・接続されていない。2つの別個の領域における第1分岐突起パターン3441及び第2分岐突起パターン3442にそれぞれ接続される第1主突起パターン346及び第2主突起パターン348が互いに直接接触・接続せず、その間のブロック状突起パターン342を介して接続されているが、これに限定されない。   As shown in FIG. 14, the protective layer 340 includes at least one block-shaped protrusion pattern 342, a plurality of branch protrusion patterns 344, a first main protrusion pattern 346, and a second main protrusion pattern 348. . Specifically, the block-like protrusion pattern (also referred to as a plate-like protrusion pattern) 342 occupies a considerably large area in the protective layer 340 and is an unpatterned protrusion region. That is, the block-shaped protrusion pattern 342 does not have any opening, hole, slit, concave groove, or gap. The branching protrusion pattern 344 is a protrusion in the protective layer 340, and has a concave groove (not denoted by a reference numeral) between two adjacent branching protrusion patterns 344, whereby the branching protrusion pattern 344 and the concave groove are provided. The region where is provided is an uneven region. In particular, as shown in FIG. 14, the plurality of branch protrusion patterns 344 of the protective layer 340 are connected to the plurality of first branch protrusion patterns 3441 connected to the first main protrusion pattern 346 and the second main protrusion pattern 348. And a plurality of second branching protrusion patterns 3442. In the present embodiment, as an example, three block-shaped protrusion patterns 342 are provided. The first branch protrusion pattern 3441 is provided between two adjacent block-like protrusion patterns 342, and the second branch protrusion pattern 3442 is provided between two adjacent block-like protrusion patterns 342, each having two regions. The first branch protrusion pattern 3441 and the second branch protrusion pattern 3442 are not in direct contact with or connected to each other. The first main protrusion pattern 346 and the second main protrusion pattern 348 connected to the first branch protrusion pattern 3441 and the second branch protrusion pattern 3442, respectively, in two separate regions are not in direct contact with or connected to each other, and are in a block shape therebetween Although connected via the protrusion pattern 342, the present invention is not limited to this.

図15は、図13の画素電極320と図14の保護層340が重なっていることを示す概略図である。図13〜図15を併せて参照すると、画素電極320は、保護層340の上方に形成され、画素電極320のブロック状電極322は、保護層340の複数の分岐突起パターン344上をコンフォーマルに覆い、分岐突起パターン344により突起し、凹溝(符号は付せず)により下向き凹み、複数の第2枝電極330が形成されるように配置されている。特に、保護層340のブロック状突起パターン342は、ブロック状突起パターン342が第1副枝電極3241及び第2副枝電極3242と重なるように、第1副枝電極3241及び第2副枝電極3242の下方に設けられている。画素電極320のブロック状電極322のエッジ322eは、保護層340の分岐突起パターン344の凹溝(図7を参照する。図には符号は付せず)内に形成されず、保護層340のブロック状突起パターン342まで延びている。本実施例では、分岐突起パターン344の凹溝(符号は付せず)の深さが限定されない。画素電極320の第1主電極326は、保護層340の第1主突起パターン346及び第2主突起パターン348と交差して配置されてもよいが、これに限定されない。図15に示すように、第1主電極326及び第1主突起パターン346は、互いに直交していることが好ましい。ちなみに、画素電極320の第1主電極326は、2つの交差する方向、例えば、行方向及び列方向に配列された電極を含んでいる。その2つの方向のいずれか一方は、実質的に第1主突起パターン346及び第2主突起パターン348に平行であり、他方は、第1主突起パターン346及び第2主突起パターン348に実質的に交差している(例えば、実質的に垂直である)。   FIG. 15 is a schematic diagram showing that the pixel electrode 320 of FIG. 13 and the protective layer 340 of FIG. 14 overlap. 13 to 15 together, the pixel electrode 320 is formed above the protective layer 340, and the block-like electrode 322 of the pixel electrode 320 conformally on the plurality of branching protrusion patterns 344 of the protective layer 340. Covering, projecting with the branching projection pattern 344, recessed downward with a concave groove (not labeled), and arranged to form a plurality of second branch electrodes 330. In particular, the block-shaped protrusion pattern 342 of the protective layer 340 includes the first sub-branch electrode 3241 and the second sub-branch electrode 3242 such that the block-shaped protrusion pattern 342 overlaps the first sub-branch electrode 3241 and the second sub-branch electrode 3242. Is provided below. The edge 322e of the block electrode 322 of the pixel electrode 320 is not formed in the concave groove (refer to FIG. 7, which is not labeled) in the branching protrusion pattern 344 of the protective layer 340, and is not formed in the protective layer 340. It extends to the block-shaped protrusion pattern 342. In the present embodiment, the depth of the concave groove (not labeled) of the branching projection pattern 344 is not limited. The first main electrode 326 of the pixel electrode 320 may be disposed to intersect the first main protrusion pattern 346 and the second main protrusion pattern 348 of the protective layer 340, but is not limited thereto. As shown in FIG. 15, the first main electrode 326 and the first main protrusion pattern 346 are preferably orthogonal to each other. Incidentally, the first main electrode 326 of the pixel electrode 320 includes electrodes arranged in two intersecting directions, for example, the row direction and the column direction. One of the two directions is substantially parallel to the first main protrusion pattern 346 and the second main protrusion pattern 348, and the other is substantially equal to the first main protrusion pattern 346 and the second main protrusion pattern 348. (E.g., substantially vertical).

図16は、図15のK3領域を示す概略拡大図である。図15及び図16を併せて参照する。第1分岐突起パターン3441の幅L1は、約1μmから約10μmの範囲にあり、約2μmから約6μmの範囲であることが好ましい。また、第1分岐突起パターン3441の間隔S1は、約1μmから約10μmの範囲にあり、約2μmから約6μmの範囲であることが好ましい。ここで、間隔S1は、凹溝(符号は付せず)の幅とみなすことができる。第1副枝電極3241の幅L2は、約1μmから約10μmの範囲にあり、約2μmから約6μmの範囲であることが好ましい。第1副枝電極3241の間隔S2は、約1μmから約10μmの範囲にあり、約2μmから約6μmの範囲であることが好ましい。ここで、間隔S2は、スリット(符号は付せず)の幅とみなすことができる。このように、幅L1,L2及び間隔S1,S2を調整することにより、液晶分子は、ディスクリネーションが発生しないように、その傾斜方向が微調整されることができる。特に、図15及び図16を併せて参照すると、第2分岐突起パターン3442の幅及び間隔は、第1分岐突起パターン3441の幅L1及び間隔S1と略同一である。また、第1分岐突起パターン3441が第2分岐突起パターン3442の幅及び間隔と実質的に同じでも異なっていてもよいが、これに限定されない。同様に、第2副枝電極3242の幅及び間隔は、第1副枝電極3241の上記幅L2及び間隔S2と略同一である。また、第1副枝電極3241が第2副枝電極3242の幅及び間隔と実質的に同じでも異なっていてもよいが、これに限定されない。   FIG. 16 is a schematic enlarged view showing a region K3 in FIG. Please refer to FIG. 15 and FIG. The width L1 of the first branch protrusion pattern 3441 is in the range of about 1 μm to about 10 μm, and preferably in the range of about 2 μm to about 6 μm. The interval S1 between the first branch protrusion patterns 3441 is in the range of about 1 μm to about 10 μm, and preferably in the range of about 2 μm to about 6 μm. Here, the interval S1 can be regarded as the width of the concave groove (not labeled). The width L2 of the first sub-branch electrode 3241 is in the range of about 1 μm to about 10 μm, and preferably in the range of about 2 μm to about 6 μm. The interval S2 between the first sub-branch electrodes 3241 is in the range of about 1 μm to about 10 μm, and preferably in the range of about 2 μm to about 6 μm. Here, the interval S2 can be regarded as the width of the slit (not labeled). Thus, by adjusting the widths L1 and L2 and the intervals S1 and S2, the tilt direction of the liquid crystal molecules can be finely adjusted so that disclination does not occur. In particular, referring to FIGS. 15 and 16 together, the width and interval of the second branch protrusion pattern 3442 are substantially the same as the width L1 and interval S1 of the first branch protrusion pattern 3441. The first branch protrusion pattern 3441 may be substantially the same as or different from the width and interval of the second branch protrusion pattern 3442, but is not limited thereto. Similarly, the width and interval of the second sub-branch electrode 3242 are substantially the same as the width L2 and interval S2 of the first sub-branch electrode 3241. Further, the first sub-branch electrode 3241 may be substantially the same as or different from the width and interval of the second sub-branch electrode 3242, but is not limited thereto.

図16に示すように、同様に、画素電極320の第1枝電極324は、保護層340のブロック状突起パターン342上に配置されている。ブロック状電極322の(基板への)正射影エッジ322eと、最も近い1本目の第1枝電極324aの(基板への)正射影エッジ324eとの間にギャップ幅W1を有している。透過率を考慮して、ギャップ幅W1は、0μm<W1≦4μmの関係を満たし、1μm≦W1≦3μmの関係を満たすことが好ましく、約2μmであることが最も好ましい。ブロック状電極322の正射影エッジ322eと、ブロック状突起パターン342の(基板への)正射影エッジ342eとの間に距離W2を有している。透過率を考慮して、距離W2は、2μm≦W2≦5.5μmの関係を満たし、約3μmであることが最も好ましい。その断面図及びW1、W2は、図7に示されている。   As shown in FIG. 16, similarly, the first branch electrode 324 of the pixel electrode 320 is disposed on the block-shaped protrusion pattern 342 of the protective layer 340. A gap width W1 is provided between the orthogonal projection edge 322e (to the substrate) of the block-shaped electrode 322 and the orthogonal projection edge 324e (to the substrate) of the first first branch electrode 324a which is the closest. Considering the transmittance, the gap width W1 satisfies the relationship of 0 μm <W1 ≦ 4 μm, preferably satisfies the relationship of 1 μm ≦ W1 ≦ 3 μm, and is most preferably about 2 μm. A distance W2 is provided between the orthogonal projection edge 322e of the block-shaped electrode 322 and the orthogonal projection edge 342e (to the substrate) of the block-shaped protrusion pattern 342. Considering the transmittance, the distance W2 satisfies the relationship of 2 μm ≦ W2 ≦ 5.5 μm, and is most preferably about 3 μm. The sectional view and W1 and W2 are shown in FIG.

特に、画素構造のブロック状電極322と1本目の第1枝電極324aとの間の境界は、保護層340の分岐突起パターン344(第1分岐突起パターン3441と、第2分岐突起パターン3442を含む)の凹溝(符号は付せず)に形成されず、保護層340の突起したブロック状突起パターン342上に設けられている(図7を参照する)。本実施例では、第1分岐突起パターン3441及び第2分岐突起パターン3442の凹溝(符号は付せず)の深さd(図7を参照する)が限定されない。これにより、本実施例の画素構造は、保護層340の凹溝の深さが不十分に起因する不安定に傾いた液晶の問題を防止することができるほか、W2ジャンクション(即ち、平面視でブロック状電極322とブロック状突起パターン342とが重なっている箇所)に対応する液晶の効率を向上させることが可能である。また、保護層340の分岐突起パターン344及び凹溝によって形成される画素構造において、傾斜側壁に起因する暗状態の光漏れを低減することができ、良好な透過率及びコントラストを有する表示パネルが得られることができる。   In particular, the boundary between the block-shaped electrode 322 having the pixel structure and the first first branch electrode 324a includes the branch protrusion pattern 344 (the first branch protrusion pattern 3441 and the second branch protrusion pattern 3442) of the protective layer 340. ) (Not shown) and provided on the protruding block-like projection pattern 342 of the protective layer 340 (see FIG. 7). In the present embodiment, the depth d (see FIG. 7) of the concave grooves (not denoted by reference numerals) of the first branch protrusion pattern 3441 and the second branch protrusion pattern 3442 is not limited. As a result, the pixel structure of the present embodiment can prevent the problem of the unstable tilted liquid crystal due to insufficient depth of the concave groove of the protective layer 340, and also has a W2 junction (that is, in plan view). It is possible to improve the efficiency of the liquid crystal corresponding to the portion where the block-shaped electrode 322 and the block-shaped protrusion pattern 342 overlap. In addition, in the pixel structure formed by the branch protrusion pattern 344 and the concave groove of the protective layer 340, light leakage in the dark state due to the inclined side wall can be reduced, and a display panel having good transmittance and contrast can be obtained. Can be done.

図17は、本発明の第4実施例に係る画素構造の画素電極を示す概略上面図である。図18は、図17の画素電極の下方に設けられる保護層を示す概略上面図である。図19は、図17の画素電極と図18の保護層が重なっていることを示す概略図である。
図17に示すように、画素電極420は、少なくとも1つのブロック状電極422と複数の第1枝電極424とを有している。ブロック状電極422は、複数の副ブロック状電極4221を含んでいる。具体的に、特に、ブロック状電極(板状電極とも称する)422の副ブロック状電極4221は、画素電極420におけるパターン化されていない電極領域である。つまり、副ブロック状電極4221には、任意の開口、穴、スリット、凹溝、又はギャップが存在していない。それに対し、第1枝電極424は、画素電極420におけるパターン化された電極領域である。特に、本実施例において、隣接する2つの副ブロック状電極4221の間には、1つの第1枝電極424のみが配置されているが、これに限定されない。第1枝電極424は、主電極(符号は付せず)に接続され、第1枝電極424と、隣接する電極(例えば、副ブロック状電極4221又は他の第1枝電極424)との間には、スリット(符号は付せず)を有してもよい。また、隣接する2つのブロック状電極422が互いに直接接触・接続されていない。本発明の副ブロック状電極4221の(基板への)正射影形状は、多角形、例えばジグザグ状(zigzag)を有してもよいが、これに限定されない。このように、第1枝電極424及びブロック状電極422の(基板への)正射影の輪郭形状によって矩形又はジグザグ状が形成されることができるが、これに限定されない。
FIG. 17 is a schematic top view showing a pixel electrode having a pixel structure according to the fourth embodiment of the present invention. FIG. 18 is a schematic top view showing a protective layer provided below the pixel electrode of FIG. FIG. 19 is a schematic view showing that the pixel electrode of FIG. 17 and the protective layer of FIG. 18 overlap.
As shown in FIG. 17, the pixel electrode 420 has at least one block-like electrode 422 and a plurality of first branch electrodes 424. The block electrode 422 includes a plurality of sub-block electrodes 4221. Specifically, in particular, the sub-block electrode 4221 of the block electrode (also referred to as a plate electrode) 422 is an unpatterned electrode region in the pixel electrode 420. That is, the sub-block electrode 4221 does not have any opening, hole, slit, concave groove, or gap. On the other hand, the first branch electrode 424 is a patterned electrode region in the pixel electrode 420. In particular, in the present embodiment, only one first branch electrode 424 is disposed between two adjacent sub-block electrodes 4221, but the present invention is not limited to this. The first branch electrode 424 is connected to a main electrode (not labeled), and between the first branch electrode 424 and an adjacent electrode (for example, the sub-block electrode 4221 or another first branch electrode 424). May have a slit (not labeled). Further, two adjacent block electrodes 422 are not in direct contact with or connected to each other. The orthogonal projection shape (to the substrate) of the sub-block electrode 4221 of the present invention may have a polygonal shape, for example, a zigzag shape, but is not limited thereto. As described above, a rectangular shape or a zigzag shape can be formed by the contour shape of the orthogonal projection (to the substrate) of the first branch electrode 424 and the block-like electrode 422, but the present invention is not limited thereto.

図18を参照すると、保護層440は、少なくとも1つのブロック状突起パターン(板状突起パターンとも称する)442と、複数の分岐突起パターン444を有している。特に、図18に示すように、保護層440の各ブロック状突起パターン442は、複数の副ブロック状突起パターン4421をさらに含んでいる。特に、本実施例において、例として、隣接する2つの副ブロック状突起パターン4421の間には、1つの分岐突起パターン444のみが配置されている。分岐突起パターン444と、隣接するパターン(例えば、副ブロック状突起パターン4421又は他の分岐突起パターン444)との間には、凹溝(符号は付せず)をさらに有してもよい。また、隣接する2つの副ブロック状突起パターン4421が互いに直接接触・接続されていない。具体的に、ブロック状突起パターン442及び副ブロック状突起パターン4421は、保護層440におけるかなり大きな面積を占有し、パターン化されていない領域である。つまり、ブロック状突起パターン442及び副ブロック状突起パターン4421には、任意の開口、穴、スリット、凹溝、又はギャップが存在していない。分岐突起パターン444及び凹溝(符号は付せず)が設けられている領域が保護層440における凹凸領域である。本実施例において、分岐突起パターン444は、主突起パターン(符号は付せず)に接続されている。特に、ブロック状突起パターン442の(基板への)正射影形状は、ジグザグ状のほか、異なる2方向の主突起パターンを互いに区別し、2方向の交点であるX字形であってもよい。   Referring to FIG. 18, the protective layer 440 includes at least one block-shaped protrusion pattern (also referred to as a plate-shaped protrusion pattern) 442 and a plurality of branch protrusion patterns 444. In particular, as shown in FIG. 18, each block-shaped protrusion pattern 442 of the protective layer 440 further includes a plurality of sub-block-shaped protrusion patterns 4421. In particular, in this embodiment, as an example, only one branching projection pattern 444 is disposed between two adjacent sub-block-like projection patterns 4421. You may further have a ditch | groove (a code | symbol is not attached | subjected) between the branching protrusion pattern 444 and the adjacent pattern (for example, subblock-like protrusion pattern 4421 or another branching protrusion pattern 444). Further, the two adjacent sub-block-shaped protrusion patterns 4421 are not in direct contact with or connected to each other. Specifically, the block-shaped protrusion pattern 442 and the sub-block-shaped protrusion pattern 4421 occupy a considerably large area in the protective layer 440 and are unpatterned regions. That is, the block-shaped protrusion pattern 442 and the sub-block-shaped protrusion pattern 4421 do not have any opening, hole, slit, concave groove, or gap. A region where the branching protrusion pattern 444 and the concave groove (not denoted by reference numerals) are provided is an uneven region in the protective layer 440. In this embodiment, the branch protrusion pattern 444 is connected to the main protrusion pattern (not labeled). In particular, the orthogonal projection shape (to the substrate) of the block-like protrusion pattern 442 may be an X-shape which is a zigzag shape and distinguishes the main protrusion patterns in two different directions from each other and is an intersection of the two directions.

図19は、図17の画素電極420と図18の保護層440が重なっていることを示す概略図である。図17〜図19を併せて参照すると、画素電極420は、保護層440の上方に形成されている。画素電極420のブロック状電極422は、保護層440の複数の分岐突起パターン444上をコンフォーマルに覆い、複数の分岐突起パターン444により突起し、複数の凹溝(符号は付せず)により凹み、複数の第2枝電極426が形成されるように設けられている。画素電極420の第1枝電極424は、保護層440のブロック状突起パターン442上に配置されている。画素電極420のブロック状電極422のエッジ422eは、さらに、保護層440のブロック状突起パターン442まで延びている。   FIG. 19 is a schematic diagram showing that the pixel electrode 420 of FIG. 17 and the protective layer 440 of FIG. 18 overlap. Referring to FIGS. 17 to 19 together, the pixel electrode 420 is formed above the protective layer 440. The block electrode 422 of the pixel electrode 420 conformally covers the plurality of branching protrusion patterns 444 of the protective layer 440, protrudes by the plurality of branching protrusion patterns 444, and is recessed by a plurality of concave grooves (not denoted by reference numerals). A plurality of second branch electrodes 426 are formed. The first branch electrode 424 of the pixel electrode 420 is disposed on the block-shaped protrusion pattern 442 of the protective layer 440. The edge 422e of the block electrode 422 of the pixel electrode 420 further extends to the block protrusion pattern 442 of the protective layer 440.

図20は、図19のK4領域を示す概略拡大図である。図19及び図20を併せて参照する。分岐突起パターン444の幅L1は、約1μmから約10μmの範囲にあり、約2μmから約6μmの範囲であることが好ましい。また、分岐突起パターン444とブロック状突起パターン442との間隔S1は、約1μmから約10μmの範囲にあり、約2μmから約6μmの範囲であることが好ましい。ここで、間隔S1は、凹溝(符号は付せず)の幅とみなすことができる。第1枝電極424のそれぞれの幅L2は、約1μmから約10μmの範囲にあり、約2μmから約6μmの範囲であることが好ましい。このように、幅L1,L2及び間隔S1を調整することにより、液晶分子は、ディスクリネーションが発生しないように、その傾斜方向が微調整されることができる。   FIG. 20 is a schematic enlarged view showing the K4 region of FIG. Please refer to FIG. 19 and FIG. 20 together. The width L1 of the branching protrusion pattern 444 is in the range of about 1 μm to about 10 μm, and preferably in the range of about 2 μm to about 6 μm. The interval S1 between the branching protrusion pattern 444 and the block-like protrusion pattern 442 is in the range of about 1 μm to about 10 μm, and preferably in the range of about 2 μm to about 6 μm. Here, the interval S1 can be regarded as the width of the concave groove (not labeled). Each width L2 of the first branch electrode 424 is in the range of about 1 μm to about 10 μm, and preferably in the range of about 2 μm to about 6 μm. Thus, by adjusting the widths L1 and L2 and the interval S1, the tilt direction of the liquid crystal molecules can be finely adjusted so that no disclination occurs.

同様に、図20に示すように、画素電極420の第1枝電極424は、保護層440のブロック状突起パターン442上に配置されている。特に、ブロック状電極422の(基板への)正射影エッジ422eと、最も近い1本目の第1枝電極424aの(基板への)正射影エッジ424eとの間にギャップ幅W1を有している。透過率を考慮して、ギャップ幅W1は、0μm<W1≦4μmの関係を満たし、1μm≦W1≦3μmの関係を満たすことが好ましく、約2μmであることが最も好ましい。本実施例において、2つの隣接する副ブロック状電極4221の間に1つの第1枝電極424のみが配置されているため、ギャップ幅W1を電極間のスリットの幅と見なすことができる。また、ブロック状電極422の正射影エッジ422eと、ブロック状突起パターン442の(基板への)正射影エッジ442eとの間に距離W2を有している。透過率を考慮して、距離W2は、2μm≦W2≦5.5μmの関係を満たし、約3μmであることが最も好ましい。その断面図及びW1,W2は、図7に示されている。   Similarly, as shown in FIG. 20, the first branch electrode 424 of the pixel electrode 420 is disposed on the block-shaped protrusion pattern 442 of the protective layer 440. In particular, there is a gap width W1 between the orthogonal projection edge 422e (to the substrate) of the block-like electrode 422 and the orthogonal projection edge 424e (to the substrate) of the first first branch electrode 424a that is closest. . Considering the transmittance, the gap width W1 satisfies the relationship of 0 μm <W1 ≦ 4 μm, preferably satisfies the relationship of 1 μm ≦ W1 ≦ 3 μm, and is most preferably about 2 μm. In this embodiment, since only one first branch electrode 424 is arranged between two adjacent sub-block electrodes 4221, the gap width W1 can be regarded as the width of the slit between the electrodes. Further, there is a distance W2 between the orthogonal projection edge 422e of the block-shaped electrode 422 and the orthogonal projection edge 442e (to the substrate) of the block-shaped projection pattern 442. Considering the transmittance, the distance W2 satisfies the relationship of 2 μm ≦ W2 ≦ 5.5 μm, and is most preferably about 3 μm. The sectional view and W1, W2 are shown in FIG.

特に、画素構造のブロック状電極422と1本目の第1枝電極424aとの間の境界は、保護層440の突起した分岐突起パターン444の凹溝(符号は付せず)に形成されず、保護層440の突起したブロック状突起パターン442上に設けられている(図7を参照する)。本実施例では、分岐突起パターン444の凹溝(符号は付せず)の深さd(図7を参照する)が限定されない。これにより、保護層440の凹溝の深さが不十分に起因する不安定に傾いた液晶の問題を防止することができるほか、W2領域に対応する液晶の効率を向上させることが可能である。また、保護層440の分岐突起パターン444及び凹溝によって形成される画素構造において、傾斜側壁に起因する暗状態の光漏れを低減することができ、良好な透過率及びコントラストを有する表示パネルが得られることができる。   In particular, the boundary between the block-shaped electrode 422 having the pixel structure and the first first branch electrode 424a is not formed in the concave groove (not denoted by reference numeral) of the projecting branch projection pattern 444 of the protective layer 440. It is provided on the protruding block-like pattern 442 of the protective layer 440 (see FIG. 7). In the present embodiment, the depth d (see FIG. 7) of the concave groove (not labeled) of the branching projection pattern 444 is not limited. Accordingly, it is possible to prevent the problem of the unstable tilted liquid crystal due to the insufficient depth of the concave groove of the protective layer 440, and it is possible to improve the efficiency of the liquid crystal corresponding to the W2 region. . Further, in the pixel structure formed by the branch protrusion pattern 444 and the concave groove of the protective layer 440, light leakage in the dark state due to the inclined side wall can be reduced, and a display panel having good transmittance and contrast can be obtained. Can be done.

図21は、本発明の第5実施例に係る画素構造の画素電極を示す概略上面図である。図22は、図21の画素電極の下方に設けられる保護層を示す概略上面図である。図23は、図21の画素電極と図22の保護層が重なっていることを示す概略図である。
図21に示すように、画素電極520は、少なくとも1つのブロック状電極522と複数の第1枝電極524とを有している。ブロック状電極522は、複数の副ブロック状電極5221を含んでいる。副ブロック状電極5221は、画素電極520におけるパターン化されていない電極領域である。つまり、ブロック状電極522及び副ブロック状電極5221には、任意の開口、穴、スリット、凹溝、又はギャップが存在していない。それに対し、第1枝電極524は、画素電極520におけるパターン化された電極領域である。ちなみに、図21に示した画素電極520は、図17に示した画素電極420と互いに類似しており、類似の構成要素は、第4の実施に示されているので、ここで説明は省略する。この2つの実施例の相違点は、本実施例において、隣接する2つの副ブロック状電極5221の間には、2つの第1枝電極524のみが配置されているが、これに限定されない。
FIG. 21 is a schematic top view showing a pixel electrode having a pixel structure according to the fifth embodiment of the present invention. FIG. 22 is a schematic top view showing a protective layer provided below the pixel electrode of FIG. FIG. 23 is a schematic diagram showing that the pixel electrode of FIG. 21 and the protective layer of FIG. 22 overlap.
As shown in FIG. 21, the pixel electrode 520 has at least one block-like electrode 522 and a plurality of first branch electrodes 524. The block electrode 522 includes a plurality of sub-block electrodes 5221. The sub-block electrode 5221 is an unpatterned electrode region in the pixel electrode 520. That is, the block-shaped electrode 522 and the sub-block-shaped electrode 5221 do not have any opening, hole, slit, concave groove, or gap. On the other hand, the first branch electrode 524 is a patterned electrode region in the pixel electrode 520. Incidentally, the pixel electrode 520 shown in FIG. 21 is similar to the pixel electrode 420 shown in FIG. 17, and the similar components are shown in the fourth embodiment, so the description thereof is omitted here. . The difference between the two embodiments is that, in this embodiment, only two first branch electrodes 524 are arranged between two adjacent sub-block electrodes 5221, but the present invention is not limited to this.

図22を参照すると、保護層540は、少なくとも1つのブロック状突起パターン542と、複数の分岐突起パターン544を有している。特に、図22に示すように、保護層540のブロック状突起パターン542は、複数の副ブロック状突起パターン5421をさらに含んでいる。ちなみに、図22に示した保護層540は、図18に示した保護層440と互いに類似しており、類似の構成要素は、第4の実施形態で説明されているので、ここで説明は省略する。図22に示すように、2つの実施例の相違点は、隣接する2つの副ブロック状突起パターン5421の間には、少なくとも1つの分岐突起パターン544が配置されている。本実施例において、例として、隣接する2つの副ブロック状突起パターン5421の間には、3つの分岐突起パターン544が配置されている。   Referring to FIG. 22, the protective layer 540 includes at least one block-shaped protrusion pattern 542 and a plurality of branch protrusion patterns 544. In particular, as shown in FIG. 22, the block-shaped protrusion pattern 542 of the protective layer 540 further includes a plurality of sub-block-shaped protrusion patterns 5421. Incidentally, the protective layer 540 shown in FIG. 22 is similar to the protective layer 440 shown in FIG. 18, and the similar components have been described in the fourth embodiment, so the description thereof is omitted here. To do. As shown in FIG. 22, the difference between the two embodiments is that at least one branching protrusion pattern 544 is arranged between two adjacent sub-block-like protrusion patterns 5421. In this embodiment, as an example, three branching protrusion patterns 544 are arranged between two adjacent sub-block-like protrusion patterns 5421.

図23は、図21の画素電極520と図22の保護層540が重なっていることを示す概略図である。図21〜図23を併せて参照すると、画素電極520は、保護層540の上方に形成され、画素電極520のブロック状電極522は、保護層540の複数の分岐突起パターン544上をコンフォーマルに覆い、複数の分岐突起パターン544により突起し、複数の凹溝(符号は付せず)により凹み、複数の第2枝電極526が形成されるように設けられている。画素電極520の第1枝電極524は、保護層540のブロック状突起パターン542上に配置されている。画素電極520のブロック状電極522のエッジ522eは、さらに、保護層540のブロック状突起パターン542まで延びている。   FIG. 23 is a schematic diagram showing that the pixel electrode 520 of FIG. 21 and the protective layer 540 of FIG. 22 overlap. Referring to FIGS. 21 to 23 together, the pixel electrode 520 is formed above the protective layer 540, and the block-like electrode 522 of the pixel electrode 520 conformally on the plurality of branching protrusion patterns 544 of the protective layer 540. Covering, projecting by a plurality of branch projection patterns 544, and recessed by a plurality of concave grooves (not denoted by reference numerals), a plurality of second branch electrodes 526 are formed. The first branch electrode 524 of the pixel electrode 520 is disposed on the block-shaped protrusion pattern 542 of the protective layer 540. The edge 522e of the block electrode 522 of the pixel electrode 520 further extends to the block protrusion pattern 542 of the protective layer 540.

図24は、図23のK5領域を示す概略拡大図である。図23及び図24を併せて参照する。分岐突起パターン544の幅L1は、約1μmから約10μmの範囲にあり、約2μmから約6μmの範囲であることが好ましい。また、分岐突起パターン544の間隔S1は、約1μmから約10μmの範囲にあり、約2μmから約6μmの範囲であることが好ましい。ここで、間隔S1は、凹溝(符号は付せず)の幅とみなすことができる。第1枝電極524の幅L2は、約1μmから約10μmの範囲にあり、約2μmから約6μmの範囲であることが好ましい。第1枝電極524の間隔S2は、約1μmから約10μmの範囲にあり、約2μmから約6μmの範囲であることが好ましい。ここで、間隔S2は、スリット(符号は付せず)の幅とみなすことができる。このように、幅L1,L2及び間隔S1,S2を調整することにより、液晶分子は、ディスクリネーションが発生しないように、その傾斜方向が微調整されることができる。   FIG. 24 is a schematic enlarged view showing a region K5 in FIG. Please refer to FIG. 23 and FIG. 24 together. The width L1 of the branching protrusion pattern 544 is in the range of about 1 μm to about 10 μm, and preferably in the range of about 2 μm to about 6 μm. The interval S1 between the branching protrusion patterns 544 is in the range of about 1 μm to about 10 μm, and preferably in the range of about 2 μm to about 6 μm. Here, the interval S1 can be regarded as the width of the concave groove (not labeled). The width L2 of the first branch electrode 524 is in the range of about 1 μm to about 10 μm, and preferably in the range of about 2 μm to about 6 μm. The interval S2 between the first branch electrodes 524 is in the range of about 1 μm to about 10 μm, and preferably in the range of about 2 μm to about 6 μm. Here, the interval S2 can be regarded as the width of the slit (not labeled). Thus, by adjusting the widths L1 and L2 and the intervals S1 and S2, the tilt direction of the liquid crystal molecules can be finely adjusted so that disclination does not occur.

同様に、図24に示すように、画素電極520の第1枝電極524は、保護層540のブロック状突起パターン542上に配置されている。特に、ブロック状電極522の(基板への)正射影エッジ522eと、最も近い1本目の第1枝電極524aの(基板への)正射影エッジ524eとの間にギャップ幅W1を有している。透過率を考慮して、ギャップ幅W1は、0μm<W1≦4μmの関係を満たし、1μm≦W1≦3μmの関係を満たすことが好ましく、約2μmであることが最も好ましい。また、ブロック状電極522の正射影エッジ522eと、ブロック状突起パターン542の(基板への)正射影エッジ542eとの間に距離W2を有している。透過率を考慮して、距離W2は、2μm≦W2≦5.5μmの関係を満たし、約3μmであることがより好ましい。その断面図及びW1、W2は、図7に示されている。   Similarly, as shown in FIG. 24, the first branch electrode 524 of the pixel electrode 520 is disposed on the block-shaped protrusion pattern 542 of the protective layer 540. In particular, there is a gap width W1 between the orthogonal projection edge 522e (to the substrate) of the block-like electrode 522 and the orthogonal projection edge 524e (to the substrate) of the first first branch electrode 524a that is closest. . Considering the transmittance, the gap width W1 satisfies the relationship of 0 μm <W1 ≦ 4 μm, preferably satisfies the relationship of 1 μm ≦ W1 ≦ 3 μm, and is most preferably about 2 μm. Further, there is a distance W2 between the orthogonal projection edge 522e of the block-like electrode 522 and the orthogonal projection edge 542e (to the substrate) of the block-like projection pattern 542. Considering the transmittance, the distance W2 satisfies the relationship of 2 μm ≦ W2 ≦ 5.5 μm, and is more preferably about 3 μm. The sectional view and W1 and W2 are shown in FIG.

特に、画素構造のブロック状電極522と1本目の第1枝電極524aとの間の境界は、保護層540の突起した分岐突起パターン544の凹溝(符号は付せず)に形成されず、保護層540の突起したブロック状突起パターン542上に設けられている(図7を参照する)。本実施例では、分岐突起パターン544の凹溝(符号は付せず)の深さd(図7を参照する)が限定されない。これにより、保護層540の凹溝の深さが不十分に起因する不安定に傾いた液晶の問題を防止することができるほか、W2ジャンクション(即ち、平面視でブロック状電極522とブロック状突起パターン542とが重なっている箇所)に対応する液晶の効率を向上させることが可能である。また、保護層540の分岐突起パターン544及び凹溝によって形成される画素構造において、傾斜側壁に起因する暗状態の光漏れを低減することができ、良好な透過率及びコントラストを有する表示パネルが得られることができる。   In particular, the boundary between the block-shaped electrode 522 having the pixel structure and the first first branch electrode 524a is not formed in the concave groove (not denoted by reference numeral) of the protruding branching protrusion pattern 544 of the protective layer 540, It is provided on the protruding block-like projection pattern 542 of the protective layer 540 (see FIG. 7). In the present embodiment, the depth d (see FIG. 7) of the concave groove (not labeled) of the branching projection pattern 544 is not limited. This can prevent the problem of unstable tilted liquid crystal due to insufficient depth of the concave groove of the protective layer 540, and also the W2 junction (that is, the block-like electrode 522 and the block-like protrusion in plan view). It is possible to improve the efficiency of the liquid crystal corresponding to the portion where the pattern 542 overlaps. In addition, in the pixel structure formed by the branch protrusion pattern 544 and the concave groove of the protective layer 540, light leakage in the dark state due to the inclined side wall can be reduced, and a display panel having good transmittance and contrast can be obtained. Can be done.

図25は、本発明の第6実施例に係る画素構造の画素電極を示す概略上面図である。図26は、図25の画素電極の下方に設けられる保護層を示す概略上面図である。図27は、図25の画素電極と図26の保護層が重なっていることを示す概略図である。
図25に示すように、画素電極620は、複数の枝電極622と、主電極624とを有している。隣接する2つの枝電極622の間には、ギャップ(スリットとも称する)626を有している。枝電極622は、主電極624に接続され、主電極624から複数の方向に沿って延びている。本実施例において、主電極624は十字形に形成されるが、これに限定されない。
FIG. 25 is a schematic top view showing a pixel electrode having a pixel structure according to the sixth embodiment of the present invention. FIG. 26 is a schematic top view showing a protective layer provided below the pixel electrode of FIG. FIG. 27 is a schematic view showing that the pixel electrode of FIG. 25 and the protective layer of FIG. 26 overlap.
As shown in FIG. 25, the pixel electrode 620 includes a plurality of branch electrodes 622 and a main electrode 624. A gap (also referred to as a slit) 626 is provided between two adjacent branch electrodes 622. The branch electrode 622 is connected to the main electrode 624 and extends from the main electrode 624 along a plurality of directions. In this embodiment, the main electrode 624 is formed in a cross shape, but is not limited thereto.

図26に示すように、保護層640は、複数の分岐突起パターン642と、主突起パターン644とを有している。隣接する2つの分岐突起パターン642の間には、少なくとも1つの溝(凹溝とも称する)646を有している。複数の分岐突起パターン642は、主突起パターン644に接続され、主突起パターン644から複数の方向に沿って延びている。本実施例において、主突起パターン644は十字形に形成されるが、これに限定されない。   As shown in FIG. 26, the protective layer 640 has a plurality of branch protrusion patterns 642 and a main protrusion pattern 644. At least one groove (also referred to as a concave groove) 646 is provided between two adjacent branching protrusion patterns 642. The plurality of branch protrusion patterns 642 are connected to the main protrusion pattern 644 and extend from the main protrusion pattern 644 along a plurality of directions. In the present embodiment, the main protrusion pattern 644 is formed in a cross shape, but is not limited thereto.

図27は、図25の画素電極620と図26の保護層640が重なっていることを示す概略図である。図25〜図27を併せて参照すると、画素電極620は、保護層640の上方に形成され、画素電極620の枝電極622のそれぞれは、保護層640の1つの溝646に対応して配置され、画素電極620のギャップ626のそれぞれは、保護層640の1つの分岐突起パターン642に対応して配置されている。枝電極622は、溝646内から隣接する両側の分岐突起パターン642上まで延びており、ギャップ626が分岐突起パターン642と重なるように配置されるが、これに限定されない。図27に示すように、主電極624と主突起パターン644が重なるように配置されている。ちなみに、枝電極622のギャップ626は、分岐突起パターン642上に設けられているため、画素電極620の暗線を薄くすることができる。本実施例において、例として、主電極624の幅は、主突起パターン644の幅よりも実質的に大きく形成されているが、これに限定されない。   FIG. 27 is a schematic diagram showing that the pixel electrode 620 of FIG. 25 and the protective layer 640 of FIG. 26 overlap. Referring to FIGS. 25 to 27 together, the pixel electrode 620 is formed above the protective layer 640, and each branch electrode 622 of the pixel electrode 620 is disposed corresponding to one groove 646 of the protective layer 640. Each of the gaps 626 of the pixel electrode 620 is disposed corresponding to one branching protrusion pattern 642 of the protective layer 640. The branch electrode 622 extends from the groove 646 to the adjacent branching protrusion patterns 642 on both sides, and is arranged so that the gap 626 overlaps the branching protrusion pattern 642, but is not limited thereto. As shown in FIG. 27, the main electrode 624 and the main projection pattern 644 are arranged so as to overlap each other. Incidentally, since the gap 626 of the branch electrode 622 is provided on the branch protrusion pattern 642, the dark line of the pixel electrode 620 can be thinned. In the present embodiment, as an example, the width of the main electrode 624 is formed to be substantially larger than the width of the main protrusion pattern 644, but is not limited thereto.

図28は、図27のK6領域を示す概略拡大図である。図29は、図27中のJ−J’線に沿った概略断面図である。図27、図28及び図29を併せて参照すると、画素電極620の隣接する2つの枝電極622のギャップ626は、距離aを有し、a≠0の関係を満たす。距離aは、0μm<a≦3μmであることが好ましく、透過率を考慮して、2μmであることが最も好ましいが、これに限定されない。画素電極620の枝電極622の(基板への)正射影エッジ622eと、保護層640の溝646の(基板への)正射影エッジ646eとの間には、距離bを有し、b≠0の関係を満たす。距離bは、1.5μm≦b≦10μmであることが好ましく、1.5μmであることが最も好ましいが、これに限定されない。本実施例において、保護層640の溝646の幅cは、3μm<c≦(a+2b)μmの関係を満たす。   FIG. 28 is a schematic enlarged view showing the K6 region of FIG. FIG. 29 is a schematic sectional view taken along line J-J ′ in FIG. 27. Referring to FIG. 27, FIG. 28 and FIG. 29 together, the gap 626 of two adjacent branch electrodes 622 of the pixel electrode 620 has a distance a and satisfies the relationship of a ≠ 0. The distance a is preferably 0 μm <a ≦ 3 μm, and most preferably 2 μm in consideration of transmittance, but is not limited thereto. There is a distance b between the orthogonal projection edge 622e (to the substrate) of the branch electrode 622 of the pixel electrode 620 and the orthogonal projection edge 646e (to the substrate) of the groove 646 of the protective layer 640, and b ≠ 0. Satisfy the relationship. The distance b is preferably 1.5 μm ≦ b ≦ 10 μm, and most preferably 1.5 μm, but is not limited thereto. In this embodiment, the width c of the groove 646 of the protective layer 640 satisfies the relationship of 3 μm <c ≦ (a + 2b) μm.

また、画素電極620の枝電極622の幅L4は、約1μmから約10μmの範囲にある。保護層640の分岐突起パターン642の幅L5は、約1μmから約10μmの範囲にある。ちなみに、溝646の幅cは、分岐突起パターン642の幅L5と同じであるが、これに限定されない。本実施例において、幅L4,L5,c及び距離a,bを調整することにより、液晶分子は、ディスクリネーションが発生しないように、その傾斜方向が微調整されることができる。   The width L4 of the branch electrode 622 of the pixel electrode 620 is in the range of about 1 μm to about 10 μm. The width L5 of the branching protrusion pattern 642 of the protective layer 640 is in the range of about 1 μm to about 10 μm. Incidentally, the width c of the groove 646 is the same as the width L5 of the branching protrusion pattern 642, but is not limited thereto. In this embodiment, by adjusting the widths L4, L5, c and the distances a, b, the tilt direction of the liquid crystal molecules can be finely adjusted so that disclination does not occur.

特に、枝電極の幅が小さくない場合であっても、液晶分子の配向の安定性を向上させることができる。また、本実施例の画素構造は、保護層640の凹溝の深さが不十分に起因する液晶の傾斜が不安定になる問題を防止することができるほか、ジャンクションb(即ち、平面視で枝電極622と分岐突起パターン642とが重なっている箇所)に対応する液晶の効率を向上させることが可能である。また、保護層640の分岐突起パターン642によって形成される画素構造において、傾斜側壁に起因する暗状態の光漏れを低減することができ、良好な透過率及びコントラストを有する表示パネルが得られることができる。   In particular, even when the width of the branch electrode is not small, the alignment stability of the liquid crystal molecules can be improved. In addition, the pixel structure of this embodiment can prevent the problem that the tilt of the liquid crystal becomes unstable due to the insufficient depth of the concave groove of the protective layer 640, and the junction b (that is, in plan view). It is possible to improve the efficiency of the liquid crystal corresponding to the portion where the branch electrode 622 and the branch protrusion pattern 642 overlap. In addition, in the pixel structure formed by the branch protrusion pattern 642 of the protective layer 640, light leakage in a dark state due to the inclined sidewall can be reduced, and a display panel having favorable transmittance and contrast can be obtained. it can.

図30は、本発明の第7実施例に係る画素構造の画素電極を示す概略上面図である。図31は、図30の画素電極の下方に設けられる保護層を示す概略上面図である。図32は、図30の画素電極と図31の保護層が重なっていることを示す概略図である。
本実施例は、図27に示す実施例に類似するため、同一又は類似の要素には同一又は類似の符号を付し、重複する説明は省略する。同様に、図30に示すように、画素電極720は、複数の枝電極722と、主電極724とを有している。隣接する2つの枝電極722の間には、ギャップ(スリットとも称する)726を有している。枝電極722は、主電極724に接続され、主電極724から複数の方向に沿って延びている。
FIG. 30 is a schematic top view showing a pixel electrode having a pixel structure according to the seventh embodiment of the present invention. 31 is a schematic top view showing a protective layer provided below the pixel electrode of FIG. FIG. 32 is a schematic view showing that the pixel electrode of FIG. 30 and the protective layer of FIG. 31 overlap.
Since the present embodiment is similar to the embodiment shown in FIG. 27, the same or similar elements are denoted by the same or similar reference numerals, and redundant description is omitted. Similarly, as illustrated in FIG. 30, the pixel electrode 720 includes a plurality of branch electrodes 722 and a main electrode 724. A gap (also referred to as a slit) 726 is provided between two adjacent branch electrodes 722. The branch electrode 722 is connected to the main electrode 724 and extends from the main electrode 724 along a plurality of directions.

同様に、図31に示すように、保護層740は、複数の分岐突起パターン742と、主突起パターン744とを有している。隣接する2つの分岐突起パターン742の間には、少なくとも1つの溝(凹溝とも称する)746を有している。複数の分岐突起パターン742は、主突起パターン744に接続され、主突起パターン744から複数の方向に沿って延びている。   Similarly, as shown in FIG. 31, the protective layer 740 includes a plurality of branch protrusion patterns 742 and a main protrusion pattern 744. At least one groove (also referred to as a concave groove) 746 is provided between two adjacent branching protrusion patterns 742. The plurality of branch protrusion patterns 742 are connected to the main protrusion pattern 744 and extend from the main protrusion pattern 744 along a plurality of directions.

図32に示す実施例と図27に示した実施例との相違点は、画素電極720の枝電極722のそれぞれは、保護層740の分岐突起パターン742の1つに対応して配置され、画素電極720のギャップ726のそれぞれは、保護層740の溝746の1つに対応して配置されていることにある。枝電極722は、分岐突起パターン742上から隣接する両側の溝746内まで延び、ギャップ726が隣接する両側の溝746と重なるように配置されている。同様に、主電極724は、主突起パターン744と重なるように配置されている。ちなみに、本実施例において、主電極724の幅は、主突起パターン744の幅よりも大きく形成されているが、これに限定されない。   The difference between the embodiment shown in FIG. 32 and the embodiment shown in FIG. 27 is that each of the branch electrodes 722 of the pixel electrode 720 is arranged corresponding to one of the branching protrusion patterns 742 of the protective layer 740, Each of the gaps 726 of the electrode 720 is disposed corresponding to one of the grooves 746 of the protective layer 740. The branch electrode 722 extends from the branch protrusion pattern 742 to the adjacent grooves 746, and the gap 726 is disposed so as to overlap the adjacent grooves 746. Similarly, the main electrode 724 is disposed so as to overlap the main projection pattern 744. Incidentally, in the present embodiment, the width of the main electrode 724 is formed larger than the width of the main projection pattern 744, but is not limited thereto.

図33は、図32のK7領域を示す概略拡大図である。図32及び図33を併せて参照すると、画素電極720の隣接する2つの枝電極722のギャップ726は、距離aを有し、a≠0の関係を満たす。距離aは、0μm<a≦3μmであることが好ましく、透過率を考慮して、2μmであることが最も好ましいが、これに限定されない。画素電極720の枝電極722の(基板への)正射影エッジ722eと、保護層740の溝746の(基板への)正射影エッジ746eとの間には、距離bを有し、b≠0の関係を満たす。距離aは、1.5μm≦b≦10μmであることが好ましく、1.5μmであることが最も好ましいが、これに限定されない。本実施例において、保護層740の溝746の幅L3は、3μm<L3≦(a+2b)μmの関係を満たす。   FIG. 33 is a schematic enlarged view showing a region K7 in FIG. Referring to FIGS. 32 and 33 together, a gap 726 between two branch electrodes 722 adjacent to the pixel electrode 720 has a distance a and satisfies a relationship of a ≠ 0. The distance a is preferably 0 μm <a ≦ 3 μm, and most preferably 2 μm in consideration of transmittance, but is not limited thereto. There is a distance b between the orthogonal projection edge 722e (to the substrate) of the branch electrode 722 of the pixel electrode 720 and the orthogonal projection edge 746e (to the substrate) of the groove 746 of the protective layer 740, and b ≠ 0. Satisfy the relationship. The distance a is preferably 1.5 μm ≦ b ≦ 10 μm, and most preferably 1.5 μm, but is not limited thereto. In the present embodiment, the width L3 of the groove 746 of the protective layer 740 satisfies the relationship of 3 μm <L3 ≦ (a + 2b) μm.

画素電極720の枝電極722の幅L4は、約1μmから約10μmの範囲にある。
保護層740の分岐突起パターン742の幅cは、約1μmから約10μmの範囲にある。本実施例において、幅L4,L3,c及び距離a,bを調整することにより、液晶分子は、ディスクリネーションが発生しないように、その傾斜方向が微調整されることができる。
The width L4 of the branch electrode 722 of the pixel electrode 720 is in the range of about 1 μm to about 10 μm.
The width c of the branching protrusion pattern 742 of the protective layer 740 is in the range of about 1 μm to about 10 μm. In this embodiment, by adjusting the widths L4, L3, c and the distances a, b, the tilt direction of the liquid crystal molecules can be finely adjusted so that disclination does not occur.

特に、枝電極の幅が小さくない場合であっても、液晶分子の配向の安定性を向上させることができる。また、本実施例の画素構造は、保護層740の凹溝の深さが不十分に起因する不安定に傾いた液晶の問題を防止することができるほか、ジャンクションb(即ち、平面視で枝電極722と分岐突起パターン742とが重なっている箇所)に対応する液晶の効率を向上させることが可能である。また、保護層740の分岐突起パターン742によって形成される画素構造において、傾斜側壁に起因する暗状態の光漏れを低減することができ、良好な透過率及びコントラストを有する表示パネルが得られることができる。   In particular, even when the width of the branch electrode is not small, the alignment stability of the liquid crystal molecules can be improved. In addition, the pixel structure of this embodiment can prevent the problem of the unstable tilted liquid crystal due to insufficient depth of the concave groove of the protective layer 740, as well as the junction b (ie, branch in plan view). It is possible to improve the efficiency of the liquid crystal corresponding to the portion where the electrode 722 and the branching protrusion pattern 742 overlap. In addition, in the pixel structure formed by the branching protrusion pattern 742 of the protective layer 740, light leakage in the dark state due to the inclined sidewall can be reduced, and a display panel having favorable transmittance and contrast can be obtained. it can.

図34は、本発明の第8実施例に係る画素構造の画素電極820を示す概略上面図である。図35は、図34の画素電極の下方に設けられる保護層を示す概略上面図である。図36は、図34の画素電極と図35の保護層が重なっていることを示す概略図である。
図34に示すように、画素電極820は、複数の枝電極822と、少なくとも1つのブロック状電極830と、主電極824と、複数の外側枝電極826とを有している。隣接する2つの枝電極822の間には、ギャップ(スリットとも称する)828を有している。枝電極822は、主電極824に接続され、主電極824から複数の方向に沿って延びている。ブロック状電極(板状電極とも称する)830は、画素電極820におけるパターン化されていない電極領域である。つまり、ブロック状電極830には、任意の開口、穴、スリット、凹溝、又はギャップが存在していない。ここで、複数のブロック状電極830は、主電極824の両側に設けられている。複数の枝電極822は、ブロック状電極830が互いに隣接する側に配置され、ブロック状電極830のエッジに近いように設けられている。また、複数の枝電極822は、主電極824に接続されている。複数の外側枝電極826は、ブロック状電極830の他方の側(ブロック状電極830の上記エッジとは反対側)に配置され、ブロック状電極830の他のエッジに沿って放射状に外向きに延びている。隣接する2つの外側枝電極826の間にスリット(符号は付せず)を有している。図34に示すように、ブロック状電極830の2つの上記エッジは、互いに直接接続されていない。本実施例のブロック状電極830の(基板への)正射影形状は、多角形状を有し、例えば六角形状を有するが、これに限定されない。このように、外側枝電極826及びブロック状電極830の(基板への)正射影の輪郭形状によって五角形状に形成されてもよい。枝電極822、外側枝電極826及びブロック状電極830の(基板への)正射影の輪郭形状によって、矩形又はジグザグ状が形成されることができるが、これに限定されない。外側枝電極826は、ブロック状電極830に接続されている。本実施例において、主電極824は十字形に形成されるが、これに限定されない。
FIG. 34 is a schematic top view showing a pixel electrode 820 having a pixel structure according to the eighth embodiment of the present invention. FIG. 35 is a schematic top view showing a protective layer provided below the pixel electrode of FIG. FIG. 36 is a schematic diagram showing that the pixel electrode of FIG. 34 and the protective layer of FIG. 35 overlap.
As shown in FIG. 34, the pixel electrode 820 includes a plurality of branch electrodes 822, at least one block-shaped electrode 830, a main electrode 824, and a plurality of outer branch electrodes 826. A gap (also referred to as a slit) 828 is provided between two adjacent branch electrodes 822. The branch electrode 822 is connected to the main electrode 824 and extends from the main electrode 824 along a plurality of directions. The block electrode (also referred to as a plate electrode) 830 is an unpatterned electrode region in the pixel electrode 820. That is, the block-shaped electrode 830 does not have any opening, hole, slit, concave groove, or gap. Here, the plurality of block electrodes 830 are provided on both sides of the main electrode 824. The plurality of branch electrodes 822 are provided on the side where the block electrodes 830 are adjacent to each other so as to be close to the edges of the block electrodes 830. The plurality of branch electrodes 822 are connected to the main electrode 824. The plurality of outer branch electrodes 826 are disposed on the other side of the block-shaped electrode 830 (opposite side of the edge of the block-shaped electrode 830) and extend radially outward along the other edge of the block-shaped electrode 830. ing. A slit (not labeled) is provided between two adjacent outer branch electrodes 826. As shown in FIG. 34, the two edges of the block electrode 830 are not directly connected to each other. The orthogonal projection shape (to the substrate) of the block-shaped electrode 830 of this embodiment has a polygonal shape, for example, a hexagonal shape, but is not limited thereto. In this way, the outer branch electrode 826 and the block-shaped electrode 830 may be formed in a pentagonal shape by the contour shape of the orthogonal projection (to the substrate). A rectangular shape or a zigzag shape can be formed according to the contour shape of the orthogonal projection (to the substrate) of the branch electrode 822, the outer branch electrode 826, and the block-shaped electrode 830, but is not limited thereto. The outer branch electrode 826 is connected to the block electrode 830. In this embodiment, the main electrode 824 is formed in a cross shape, but is not limited thereto.

図35に示すように、保護層840は、複数の分岐突起パターン842と、主突起パターン844と、及び少なくとも1つのブロック状パターン846とを有している。隣接する2つの分岐突起パターン842の間には、少なくとも1つの溝(凹溝とも称する)848を有している。ブロック状パターン(板状パターンとも称する)846は、保護層840におけるかなり大きな面積を有する凹む領域であるため、板状凹みパターンともいう。ブロック状パターン846の厚さは、分岐突起パターン842及び主突起パターン844の厚さよりも低いが、凹溝の厚さと略同一であってもよい。複数の分岐突起パターン842は、主突起パターン844に接続され、主突起パターン844から複数の方向に沿って延びている。隣接する2つの分岐突起パターン842の間の凹溝848は、ブロック状パターン846に接続されている。また、本実施例において、例として、4つのブロック状パターン846が分岐突起パターン842の外側の角に設けられているが、これに限定されない。また、本実施例において、主突起パターン844は十字形に形成されるが、これに限定されない。   As shown in FIG. 35, the protective layer 840 has a plurality of branch protrusion patterns 842, a main protrusion pattern 844, and at least one block-shaped pattern 846. There is at least one groove (also referred to as a concave groove) 848 between two adjacent branching protrusion patterns 842. Since the block-shaped pattern (also referred to as a plate-shaped pattern) 846 is a recessed region having a considerably large area in the protective layer 840, it is also referred to as a plate-shaped recessed pattern. The thickness of the block pattern 846 is lower than the thickness of the branch protrusion pattern 842 and the main protrusion pattern 844, but may be substantially the same as the thickness of the concave groove. The plurality of branch protrusion patterns 842 are connected to the main protrusion pattern 844 and extend from the main protrusion pattern 844 along a plurality of directions. A concave groove 848 between two adjacent branching protrusion patterns 842 is connected to the block-shaped pattern 846. Further, in the present embodiment, as an example, the four block patterns 846 are provided at the corners on the outer side of the branching protrusion pattern 842, but the present invention is not limited to this. In this embodiment, the main projection pattern 844 is formed in a cross shape, but is not limited thereto.

図36は、図34の画素電極820と図35の保護層840が重なっていることを示す概略図である。図34〜図36を併せて参照すると、画素電極820は、保護層840の上方に形成され、画素電極820の枝電極822のそれぞれは、保護層840の1つの溝848に対応して配置されている。枝電極822のそれぞれは、溝848内から隣接する両側の分岐突起パターン842上まで延びており、ギャップ828が分岐突起パターン842と重なるように配置されるが、これに限定されない。外側枝電極826は、保護層840のブロック状パターン846上に配置されている。
画素電極820のブロック状電極830は、保護層840の他の領域における複数の分岐突起パターン842上をコンフォーマルに覆い、分岐突起パターン842により突起し、凹溝848により凹み、複数の第2枝電極(符号は付せず)が形成されるように設けられている。図36に示すように、主電極824と主突起パターン844が重なっている。本実施例において、例として、主電極824の幅は、主突起パターン844の幅よりも実質的に大きく形成されているが、これに限定されない。
FIG. 36 is a schematic view showing that the pixel electrode 820 of FIG. 34 and the protective layer 840 of FIG. 35 overlap. 34 to 36, the pixel electrode 820 is formed above the protective layer 840, and each branch electrode 822 of the pixel electrode 820 is disposed corresponding to one groove 848 of the protective layer 840. ing. Each of the branch electrodes 822 extends from the inside of the groove 848 to the adjacent branching protrusion patterns 842 on both sides, and is arranged so that the gap 828 overlaps the branching protrusion pattern 842, but is not limited thereto. The outer branch electrode 826 is disposed on the block pattern 846 of the protective layer 840.
The block electrode 830 of the pixel electrode 820 conformally covers the plurality of branching protrusion patterns 842 in other regions of the protective layer 840, protrudes by the branching protrusion pattern 842, is recessed by the recessed groove 848, and has a plurality of second branches. Electrodes (not labeled) are provided so as to be formed. As shown in FIG. 36, the main electrode 824 and the main projection pattern 844 overlap each other. In the present embodiment, as an example, the width of the main electrode 824 is formed to be substantially larger than the width of the main protrusion pattern 844, but is not limited thereto.

図37は、図36のK8領域を示す概略拡大図である。図36及び図37を併せて参照すると、画素電極820の隣接する2つの枝電極822のギャップ828は、距離aを有し、a≠0の関係を満たす。距離aは、0μm<a<3μmであることが好ましく、透過率を考慮して、2μmであることが最も好ましいが、これに限定されない。画素電極820の枝電極822の(基板への)正射影エッジ822eと、保護層840の溝848の(基板への)正射影エッジ848eとの間には、距離bを有し、b≠0の関係を満たす。距離bは、1.5μm≦b≦10μmであることが好ましく、透過率を考慮して、1.5μmであることが最も好ましいが、これに限定されない。本実施例において、保護層840の溝848の幅cは、3μm<c≦(a+2b)μmの関係を満たす。   FIG. 37 is a schematic enlarged view showing a region K8 in FIG. 36 and 37 together, a gap 828 between two adjacent branch electrodes 822 of the pixel electrode 820 has a distance a and satisfies a relationship of a ≠ 0. The distance a is preferably 0 μm <a <3 μm, and most preferably 2 μm in consideration of transmittance, but is not limited thereto. There is a distance b between the orthogonal projection edge 822e (to the substrate) of the branch electrode 822 of the pixel electrode 820 and the orthogonal projection edge 848e (to the substrate) of the groove 848 of the protective layer 840, and b ≠ 0. Satisfy the relationship. The distance b is preferably 1.5 μm ≦ b ≦ 10 μm, and most preferably 1.5 μm in consideration of transmittance, but is not limited thereto. In this embodiment, the width c of the groove 848 of the protective layer 840 satisfies the relationship of 3 μm <c ≦ (a + 2b) μm.

また、画素電極820の外側枝電極826の幅L3は、約1μmから約10μmの範囲にあり、外側枝電極826の間隔S3は、約1μmから約10μmの範囲にある。枝電極822の幅L4は、約1μmから約10μmの範囲にあり、枝電極822の間隔S4は、約1μmから約10μmの範囲にある。枝電極822の下方に配置される分岐突起パターン842の幅L5は、約1μmから約10μmの範囲にあり、枝電極822の下方に配置される分岐突起パターン842の間隔S5は、約1μmから約10μmの範囲にある。言い換えれば、間隔S5は、凹溝848の幅cとみなされる。ブロック状電極830の下方に配置される分岐突起パターン842の幅L6は、約1μmから約10μmの範囲にあり、ブロック状電極830の下方に配置される分岐突起パターン842の間隔S6は、約1μmから約10μmの範囲にある。ちなみに、本実施例において、分岐突起パターン842の幅L5,L6は、互いに同じでも異なっていてもよい。また、分岐突起パターン842の間隔S5,S6は、互いに同じでも異なっていてもよい。このように、幅L3,L4,L5,L6,c及び距離a,bを調整することにより、液晶分子は、ディスクリネーションが発生しないように、その傾斜方向を微調整することができる。   Further, the width L3 of the outer branch electrode 826 of the pixel electrode 820 is in the range of about 1 μm to about 10 μm, and the interval S3 of the outer branch electrode 826 is in the range of about 1 μm to about 10 μm. The width L4 of the branch electrode 822 is in the range of about 1 μm to about 10 μm, and the interval S4 of the branch electrode 822 is in the range of about 1 μm to about 10 μm. The width L5 of the branch protrusion pattern 842 disposed below the branch electrode 822 is in the range of about 1 μm to about 10 μm, and the interval S5 between the branch protrusion patterns 842 disposed below the branch electrode 822 is about 1 μm to about 10 μm. It is in the range of 10 μm. In other words, the interval S5 is regarded as the width c of the concave groove 848. A width L6 of the branching protrusion pattern 842 disposed below the block-like electrode 830 is in the range of about 1 μm to about 10 μm, and an interval S6 between the branching protrusion patterns 842 disposed below the block-like electrode 830 is about 1 μm. To about 10 μm. Incidentally, in this embodiment, the widths L5 and L6 of the branching protrusion pattern 842 may be the same or different from each other. Further, the intervals S5 and S6 of the branching protrusion patterns 842 may be the same or different. In this way, by adjusting the widths L3, L4, L5, L6, c and the distances a and b, the tilt direction of the liquid crystal molecules can be finely adjusted so that disclination does not occur.

特に、枝電極の幅が小さくない場合であっても、液晶分子の配向の安定性を向上させることができる。また、本実施例の画素構造は、保護層840の凹溝の深さが不十分に起因する不安定に傾いた液晶の問題を防止することができるほか、ジャンクションb(即ち、平面視で枝電極822と分岐突起パターン842とが重なっている箇所)に対応する液晶の効率を向上させることが可能である。また、保護層840の分岐突起パターン842によって形成される画素構造において、傾斜側壁に起因する暗状態の光漏れを低減することができ、良好な透過率及びコントラストを有する表示パネルが得られることができる。   In particular, even when the width of the branch electrode is not small, the alignment stability of the liquid crystal molecules can be improved. In addition, the pixel structure of this embodiment can prevent the problem of unstable liquid crystal due to insufficient depth of the concave groove of the protective layer 840, and also has a junction b (that is, a branch in plan view). It is possible to improve the efficiency of the liquid crystal corresponding to the portion where the electrode 822 and the branching protrusion pattern 842 overlap. In addition, in the pixel structure formed by the branching protrusion pattern 842 of the protective layer 840, light leakage in the dark state due to the inclined sidewall can be reduced, and a display panel having favorable transmittance and contrast can be obtained. it can.

本発明の一実施形態によれば、表示パネル1000は、上記実施例のいずれかに記載の画素構造を複数含み、少なくとも3つの画素構造より画素セルが構成されている。
特に、上記画素セルのそれぞれにおける少なくとも1つの画素構造の第1枝電極又は枝電極の幅又は間隔が、当該画素セルにおける他の画素構造の第1枝電極又は枝電極の幅又は間隔(スリット)と異なっている。例えば、表示パネル1000の1つの画素セルは、第1、第2、及び第3の実施例で説明した画素構造により形成されてもよい。そして、この画素セルにおいて、第1実施例の画素構造における第1枝電極124のそれぞれの幅L2は、第2実施例又は第3実施例の画素構造における第1枝電極224,324の幅L2と異なっていてもよい。又は、3つの画素構造のうち2つの画素構造は、第1実施例に示した画素構造を用い、他の画素構造は、第1実施例又は第2実施例に示した画素構造を用いてもよい。上記説明は単なる例示であり、発明を限定するものとして解釈されるべきではない。このように、上記第1枝電極又は枝電極の幅又は間隔を調節することにより、本発明の一実施形態に係る表示パネル1000において色ずれが発生しないように、液晶分子の配向方向を微調整することができる。
According to one embodiment of the present invention, the display panel 1000 includes a plurality of pixel structures described in any of the above embodiments, and pixel cells are configured by at least three pixel structures.
In particular, the width or interval of the first branch electrode or branch electrode of at least one pixel structure in each of the pixel cells is the width or interval (slit) of the first branch electrode or branch electrode of another pixel structure in the pixel cell. Is different. For example, one pixel cell of the display panel 1000 may be formed by the pixel structure described in the first, second, and third embodiments. In this pixel cell, the width L2 of the first branch electrode 124 in the pixel structure of the first embodiment is equal to the width L2 of the first branch electrodes 224 and 324 in the pixel structure of the second embodiment or the third embodiment. And may be different. Alternatively, two of the three pixel structures may use the pixel structure shown in the first embodiment, and other pixel structures may use the pixel structure shown in the first embodiment or the second embodiment. Good. The above description is illustrative only and should not be construed as limiting the invention. As described above, by adjusting the width or interval of the first branch electrode or the branch electrode, the alignment direction of the liquid crystal molecules is finely adjusted so that the color shift does not occur in the display panel 1000 according to an embodiment of the present invention. can do.

以下、図面を参照しながら、本発明のいくつかの実施例に係る表示パネルの透過率と画素構造との関係について説明する。   Hereinafter, the relationship between the transmittance of the display panel and the pixel structure according to some embodiments of the present invention will be described with reference to the drawings.

図38は、本発明の第1実施例に係る表示パネルの透過率と画素構造との関係を示す概略図である。図39は、比較例に係る表示パネルの透過率と画素構造との関係を示す概略図である。ここで、横軸は、距離(μm)を示し、縦軸は、正規化された透過率(%)(単位なし)を示す。図38に示すように、本発明の第1実施例に係る画素構造のブロック状電極122と、1本目の第1枝電極124aとの間の境界は、ブロック状突起パターン142の突起した領域に設けられている。つまり、図38において、例として、ブロック状電極122は、ブロック状突起パターン142の上まで延びている。それに対し、図39に示す比較例では、ブロック状電極122’と、1本目の第1枝電極124a’との間の境界は、分岐突起パターン144の凹溝145内に設けられている。具体的に、図39に示すブロック状電極122’と、1本目の第1枝電極124a’との間の境界は、分岐突起パターン144の凹溝145内に設けられ、つまり、ブロック状電極122’のエッジは、ブロック状突起パターン142上まで延びておらず、凹溝145内に設けられている。ブロック状電極122’と、1本目の第1枝電極124a’との間の境界の他辺は、ブロック状突起パターン142上に設けられている。すなわち、1本目の第1枝電極124a’は、ブロック状突起パターン142上のみが設けられている。上記場合に加えて、比較例のブロック状電極122’と、1本目の第1枝電極124a’との間の境界の一辺は、分岐突起パターン144のエッジにと重なってもよい。つまり、すなわち、ブロック状電極122’は、凹溝145内にあり、ブロック状電極122’のエッジは、ブロック状突起パターン142まで延びておらず、ブロック状突起パターン142の一方の側辺の近くに設けられ、且つ1本目の第1枝電極124a’は、ブロック状突起パターン142上のみに設けられている。   FIG. 38 is a schematic view showing the relationship between the transmittance of the display panel and the pixel structure according to the first embodiment of the present invention. FIG. 39 is a schematic diagram showing the relationship between the transmittance and the pixel structure of the display panel according to the comparative example. Here, the horizontal axis represents distance (μm), and the vertical axis represents normalized transmittance (%) (no unit). As shown in FIG. 38, the boundary between the block-shaped electrode 122 having the pixel structure according to the first embodiment of the present invention and the first first branch electrode 124a is formed in the protruding region of the block-shaped protrusion pattern 142. Is provided. That is, in FIG. 38, as an example, the block-shaped electrode 122 extends over the block-shaped protrusion pattern 142. On the other hand, in the comparative example shown in FIG. 39, the boundary between the block electrode 122 ′ and the first first branch electrode 124 a ′ is provided in the concave groove 145 of the branching projection pattern 144. Specifically, the boundary between the block-shaped electrode 122 ′ shown in FIG. 39 and the first first branch electrode 124a ′ is provided in the concave groove 145 of the branch projection pattern 144, that is, the block-shaped electrode 122. The edge of 'does not extend to the block-like projection pattern 142 but is provided in the concave groove 145. The other side of the boundary between the block electrode 122 ′ and the first first branch electrode 124 a ′ is provided on the block protrusion pattern 142. That is, the first first branch electrode 124 a ′ is provided only on the block-shaped protrusion pattern 142. In addition to the above case, one side of the boundary between the block-shaped electrode 122 ′ of the comparative example and the first first branch electrode 124 a ′ may overlap the edge of the branching protrusion pattern 144. That is, that is, the block-shaped electrode 122 ′ is in the concave groove 145, and the edge of the block-shaped electrode 122 ′ does not extend to the block-shaped protrusion pattern 142, and is near one side of the block-shaped protrusion pattern 142. And the first first branch electrode 124 a ′ is provided only on the block-shaped protrusion pattern 142.

図38に示すように、第1実施例に係る表示パネルは、常に良好な透過率を有することができる。すなわち、距離W2の設計により、境界における液晶のディスクリネーション(disclination)が生じることに起因する暗線(dark line)の問題を防ぐことができ、良好な透過率及びコントラストを有する表示パネルが得られることができる。それに対し、図39で分かるように、ブロック状電極122’と、1本目の第1枝電極124a’との間の境界には、透過率が著しく低下する。これは、ここでの液晶分子のツイスト(twist)角度が、偏光板との所定の45度からずれて、透過率が大幅に低下するためである。また、比較例において、ブロック状電極122’のエッジは、ブロック状突起パターン142の一方の側辺の近くに設けられる場合であっても、透過率は、依然として著しく低下する。すなわち、距離W2を有しない場合(例えば、W2が0以下)、上記境界における液晶のディスクリネーション(disclination)が生じることに起因する暗線(dark line)が発生する。W2が0である場合、ブロック状電極122’のエッジは、ブロック状突起パターン142の側辺に接触しているが、凹溝145内に設けられていることを示している。W2が0未満である場合、ブロック状電極122’のエッジは、ブロック状突起パターン142の側辺から離れ、ブロック状電極122’の(基板への)正射影は、ブロック状突起パターン142上に設けられず、凹溝145内又は分岐突起パターン144上に設けられていることを示している。図38に示すW2及び境界に関連する効果及び説明は、例えば、図12、図16、図20、図24に示めした上記実施例にも適用可能である。また、本実施例は、図39に示した比較例に比べて、上記実施例の効果を有している。   As shown in FIG. 38, the display panel according to the first embodiment can always have good transmittance. In other words, the design of the distance W2 can prevent the problem of dark lines due to the occurrence of liquid crystal disclination at the boundary, and a display panel having good transmittance and contrast can be obtained. be able to. On the other hand, as can be seen in FIG. 39, the transmittance is significantly reduced at the boundary between the block-shaped electrode 122 'and the first first branch electrode 124a'. This is because the twist angle of the liquid crystal molecules here deviates from a predetermined 45 degrees with respect to the polarizing plate, and the transmittance is greatly reduced. In the comparative example, even when the edge of the block-shaped electrode 122 ′ is provided near one side of the block-shaped protrusion pattern 142, the transmittance is still significantly reduced. That is, when the distance W2 is not provided (for example, W2 is 0 or less), a dark line due to the occurrence of liquid crystal disclination at the boundary is generated. When W2 is 0, it indicates that the edge of the block-shaped electrode 122 ′ is in contact with the side of the block-shaped protrusion pattern 142 but is provided in the concave groove 145. When W2 is less than 0, the edge of the block electrode 122 ′ is separated from the side of the block protrusion pattern 142, and the orthogonal projection (to the substrate) of the block electrode 122 ′ is on the block protrusion pattern 142. It is shown that it is not provided but is provided in the groove 145 or on the branching protrusion pattern 144. The effects and explanations related to W2 and the boundary shown in FIG. 38 are also applicable to the above-described embodiments shown in FIGS. 12, 16, 20, and 24, for example. In addition, this example has the effect of the above-described example as compared with the comparative example shown in FIG.

図40は、発明の第1実施例に係る表示パネルの透過率とW1との関係を示す概略図である。図40に示しように、横軸は、ギャップ幅W1の距離(μm)を示し、縦軸は、正規化(normalized)された透過率(%)(単位なし)を示す。菱形の点を結ぶ曲線は、第1実施例で説明した表示パネルに対応し、正方形の点を結ぶ曲線は、第1実施例で説明した他の表示パネルに対応している。図6、図7及び図40を併せて参照する。具体的に、この2つの表示パネルにおいて、距離W2の幅は、約4μmであり、保護層の凹溝の深さdは、約0.2μmである。2つの表示パネルの相違点は、菱形の点を結ぶ曲線によって示される表示パネルの分岐突起パターン144の幅L1/間隔S1は、約4μm/4μmであり、第1枝電極124の幅L2/間隔S2は、約4μm/2μmである。一方、正方形の点を結ぶ曲線によって示される表示パネルの分岐突起パターン144の幅L1/間隔S1は、約4μm/4μmであり、第1枝電極124の幅L2/間隔S2は、約4μm/4μmである。図40から分かるように、ギャップ幅W1が約0μm<W1≦4μmである場合、透過率は、約85%以上に達し、ギャップ幅W1が約1μm≦W1≦3μmである場合、透過率は、約95%以上に達し、ギャップ幅W1が約2μmである場合、透過率は、100%に近くなることができる。ちなみに、異なる表示モードには、異なる透過率が用いられるが、光の使用率を考慮すると、透過率が85%以上であることが適切である。   FIG. 40 is a schematic diagram showing the relationship between the transmittance of the display panel according to the first embodiment of the invention and W1. As shown in FIG. 40, the horizontal axis indicates the distance (μm) of the gap width W1, and the vertical axis indicates the normalized transmittance (%) (no unit). The curve connecting the diamond points corresponds to the display panel described in the first embodiment, and the curve connecting the square points corresponds to the other display panel described in the first embodiment. Please refer to FIG. 6, FIG. 7 and FIG. Specifically, in these two display panels, the width of the distance W2 is about 4 μm, and the depth d of the concave groove of the protective layer is about 0.2 μm. The difference between the two display panels is that the width L1 / interval S1 of the branching projection pattern 144 of the display panel indicated by the curve connecting the diamond-shaped points is about 4 μm / 4 μm, and the width L2 / interval of the first branch electrode 124. S2 is about 4 μm / 2 μm. On the other hand, the width L1 / interval S1 of the branch projection pattern 144 of the display panel indicated by the curve connecting the square points is about 4 μm / 4 μm, and the width L2 / interval S2 of the first branch electrode 124 is about 4 μm / 4 μm. It is. As can be seen from FIG. 40, when the gap width W1 is about 0 μm <W1 ≦ 4 μm, the transmittance reaches about 85% or more, and when the gap width W1 is about 1 μm ≦ W1 ≦ 3 μm, the transmittance is If it reaches about 95% or more and the gap width W1 is about 2 μm, the transmittance can approach 100%. Incidentally, different transmittances are used for different display modes, but considering the light usage rate, it is appropriate that the transmittance is 85% or more.

図41は、本発明の第1実施例に係る表示パネルの透過率とW2との関係を示す概略図である。図41に示しように、横軸は、距離W2の距離(μm)を示し、縦軸は、正規化された透過率(%)(単位なし)を示す。三角形の点を結ぶ曲線は、第1実施例で説明した表示パネルに対応し、正方形の点を結ぶ曲線は、第1実施例で説明した他の表示パネルに対応している。W2が0より大きい場合(正の値「+」を有する)、ブロック状電極122のエッジの(基板への)正射影は、ブロック状突起パターン142上に設けられていることを示している。W2が0である場合、ブロック状電極122’のエッジは、ブロック状突起パターン142の側辺に接触しているが、凹溝145内に設けられていることを示している。W2が0より小さい場合(負の値「−」を有する)、ブロック状電極122’のエッジは、ブロック状突起パターン142の側辺から離れ、ブロック状電極122’の(基板への)正射影は、ブロック状突起パターン142上に設けられず、凹溝145内又は分岐突起パターン144上に設けられていることを示している。図6、図7及び図41を併せて参照する。具体的に、この2つの表示パネルにおいて、ギャップ幅W1は、約2μmであり、保護層の凹溝の深さdは、約0.2μmである。2つの表示パネルの相違点は、三角形の点を結ぶ曲線によって示される表示パネルの分岐突起パターン144の幅L1/間隔S1は、約4μm/4μmであり、第1枝電極124の幅L2/間隔S2は、約4μm/2μmである。一方、正方形の点を結ぶ曲線によって示される表示パネルの分岐突起パターン144の幅L1/間隔S1は、約4μm/4μmであり、第1枝電極124の幅L2/間隔S2は、約4μm/4μmである。図41から分かるように、ギャップ幅W1は、最も好ましい値である約2μmであり(すなわち、最大透過率を有する)、距離W2は、0.5μmの≦W2≦7μmである場合、2つの表示パネルの透過率は、約98%以上を達することが可能である。ちなみに、製造ばらつき(例えば、マスクずれ(PEP shift))を考慮して、選択された距離W2が約1.5μmの範囲内であれば、表示パネルの透過率が少なくとも約98%に達する。W2が0又は0未満(負の値「−」を有する)である場合、表示パネルの透過率が98%以下である。このように、図41から分かるように、選択された距離W2は、2μm≦W2≦5.5μmの範囲内であることが好ましく、3μmであることが最も好ましい。図40及び図41で説明したW1及びW2について、例えば、図12、図16、図20、図24に示めした実施例などにも適用可能である。また、本実施例は、上記実施例の効果を有している。   FIG. 41 is a schematic diagram showing the relationship between the transmittance of the display panel according to the first embodiment of the present invention and W2. As shown in FIG. 41, the horizontal axis indicates the distance (μm) of the distance W2, and the vertical axis indicates the normalized transmittance (%) (no unit). The curve connecting the triangular points corresponds to the display panel described in the first embodiment, and the curve connecting the square points corresponds to the other display panel described in the first embodiment. When W2 is greater than 0 (has a positive value “+”), the orthogonal projection (on the substrate) of the edge of the block-shaped electrode 122 indicates that the block-shaped protrusion pattern 142 is provided. When W2 is 0, it indicates that the edge of the block-shaped electrode 122 ′ is in contact with the side of the block-shaped protrusion pattern 142 but is provided in the concave groove 145. When W2 is smaller than 0 (has a negative value “−”), the edge of the block-shaped electrode 122 ′ is separated from the side of the block-shaped protrusion pattern 142 and is orthogonally projected (to the substrate) of the block-shaped electrode 122 ′. Indicates that it is not provided on the block-like protrusion pattern 142 but is provided in the groove 145 or on the branch protrusion pattern 144. Please refer to FIG. 6, FIG. 7 and FIG. Specifically, in these two display panels, the gap width W1 is about 2 μm, and the depth d of the groove of the protective layer is about 0.2 μm. The difference between the two display panels is that the width L1 / interval S1 of the branching projection pattern 144 of the display panel indicated by the curve connecting the triangular points is about 4 μm / 4 μm, and the width L2 / interval of the first branch electrode 124. S2 is about 4 μm / 2 μm. On the other hand, the width L1 / interval S1 of the branch projection pattern 144 of the display panel indicated by the curve connecting the square points is about 4 μm / 4 μm, and the width L2 / interval S2 of the first branch electrode 124 is about 4 μm / 4 μm. It is. As can be seen from FIG. 41, the gap width W1 is about 2 μm, which is the most preferable value (ie, has the maximum transmittance), and the distance W2 is 0.5 μm ≦ W2 ≦ 7 μm. The transmittance of the panel can reach about 98% or more. Incidentally, in consideration of manufacturing variations (for example, mask displacement (PEP shift)), if the selected distance W2 is within a range of about 1.5 μm, the transmittance of the display panel reaches at least about 98%. When W2 is 0 or less than 0 (has a negative value “−”), the transmittance of the display panel is 98% or less. As can be seen from FIG. 41, the selected distance W2 is preferably in the range of 2 μm ≦ W2 ≦ 5.5 μm, and most preferably 3 μm. W1 and W2 described in FIGS. 40 and 41 can be applied to the embodiments shown in FIGS. 12, 16, 20, and 24, for example. Further, the present embodiment has the effects of the above embodiments.

図42は、本発明の第6実施例に係る表示パネルの透過率とa,bとの関係を示す概略図である。図42に示すように、横軸は、距離(μm)を示し、縦軸は、正規化された透過率(%)(単位なし)を示す。菱形の点を結ぶ曲線は、第6実施例で説明した表示パネルに対応し、その距離bが約3μmである。正方形の点を結ぶ曲線は、第6実施例で説明した他の表示パネルに対応し、その距離aが約2μmである。まず、菱形の点を結ぶ曲線を参照すると、距離aが約0μm<a<3μmである場合、透過率は、約85%以上に達し、距離aが約2μmである場合、透過率は、100%に近くなることができる。特に、本実施例の画素電極は、複数の枝電極であるため、2つの枝電極の間のギャップの距離aは、a≠0μmの関係を必ず満たすことが分かる。次に、正方形の点を結ぶ曲線を参照すると、距離bが約0μm<b≦10μmの関係を満たす場合、透過率は、85%以上に達することができる。ちなみに、本実施例において、画素電極の枝電極が保護層の分岐突起パターン上まで延びているので、その距離bは、b≠0μmの関係を満たすことが分かる。   FIG. 42 is a schematic diagram showing the relationship between the transmittance of the display panel and a and b according to the sixth embodiment of the present invention. As shown in FIG. 42, the horizontal axis represents distance (μm), and the vertical axis represents normalized transmittance (%) (no unit). The curve connecting the diamond points corresponds to the display panel described in the sixth embodiment, and the distance b is about 3 μm. The curve connecting the square points corresponds to the other display panel described in the sixth embodiment, and the distance a is about 2 μm. First, referring to a curve connecting the diamond-shaped points, when the distance a is about 0 μm <a <3 μm, the transmittance reaches about 85% or more, and when the distance a is about 2 μm, the transmittance is 100 % Can be close. In particular, since the pixel electrode of the present embodiment is a plurality of branch electrodes, it can be seen that the gap distance a between the two branch electrodes always satisfies the relationship of a ≠ 0 μm. Next, referring to a curve connecting square points, the transmittance can reach 85% or more when the distance b satisfies the relationship of about 0 μm <b ≦ 10 μm. Incidentally, in this embodiment, since the branch electrode of the pixel electrode extends to the branch projection pattern of the protective layer, it can be seen that the distance b satisfies the relationship of b ≠ 0 μm.

図43は、本発明の第6実施例に係る表示パネルの透過率とマスクずれ距離との関係を示す概略図である。図43に示すように、横軸は、マスクずれ距離(PEP shift,μm)を示し、縦軸は、正規化された透過率(%)(単位なし)を示す。図43に示すように、表示パネルの距離aは、約2μmであり、距離bは、約3μmである。特に、製造プロセスにおいて、画素電極と、保護層との間には、1.5μmのマスクずれが発生する可能性がある。図43から分かるように、マスクずれ距離が1.5μmである場合、表示パネルの透過率の変動は、約2%以内(すなわち、透過率>98%)に維持することができる。上述したように、選択された距離bは、1.5μm≦b≦10μmの関係を満たすことが好ましく、約1.5μmであることが最も好ましい。   FIG. 43 is a schematic diagram showing the relationship between the transmittance of the display panel and the mask displacement distance according to the sixth embodiment of the present invention. As shown in FIG. 43, the horizontal axis represents a mask displacement distance (PEP shift, μm), and the vertical axis represents normalized transmittance (%) (no unit). As shown in FIG. 43, the distance a of the display panel is about 2 μm, and the distance b is about 3 μm. In particular, in the manufacturing process, a mask shift of 1.5 μm may occur between the pixel electrode and the protective layer. As can be seen from FIG. 43, when the mask displacement distance is 1.5 μm, the variation in the transmittance of the display panel can be maintained within about 2% (that is, the transmittance> 98%). As described above, the selected distance b preferably satisfies the relationship of 1.5 μm ≦ b ≦ 10 μm, and most preferably about 1.5 μm.

本実施例における保護層は、凹凸構造を有するため、溝の幅c≠0μmである。図44は、図27中のJ−J’線に沿った他の概略断面図である。図44に示すように、製造プロセスにおいて、フォトレジスト及びエッチングの正確度や均一性が不十分な場合には、溝646内の保護層が劣化して表面粗さが増加して(図44には点線枠で示す)、光漏れを引き起こす可能性がある。上記の要因を考慮すると、c>3μmを満たすことが好ましい。また、表1の実験結果によれば、本実施例において、保護層の凹溝の深さdが約0.2μmである場合、L1>S1、又はL1/S1の比が増加し、暗状態の光漏れ(L0 Leakage)が少なくなることが分かる。言い換えれば、保護層の溝646の凹んだ部分が小さいほど、暗状態の光漏れも少なくなり、コントラストを向上させることができる。保護層の分岐突起パターン642の高さが、溝646の幅に等しい場合、すなわち、(a+2b)μmである場合、コントラストを維持又は改善することができる。そこで、幅cは、3μm<c≦(a+2b)μmの関係を満たすことが好ましい。図42、図43及び図44で説明したa、b及びcの設計について、例えば、図33及び図37に示めした上記実施例にも適用可能である。また、本実施例は、上記実施例の効果を有している。   Since the protective layer in the present example has an uneven structure, the groove width c ≠ 0 μm. 44 is another schematic cross-sectional view along the line J-J ′ in FIG. 27. As shown in FIG. 44, in the manufacturing process, when the accuracy and uniformity of the photoresist and etching are insufficient, the protective layer in the groove 646 deteriorates and the surface roughness increases (see FIG. 44). May be caused by light leakage. Considering the above factors, it is preferable to satisfy c> 3 μm. Further, according to the experimental results in Table 1, in this example, when the depth d of the concave groove of the protective layer is about 0.2 μm, the ratio of L1> S1 or L1 / S1 increases and the dark state It can be seen that light leakage (L0 Leakage) is reduced. In other words, the smaller the recessed portion of the groove 646 of the protective layer, the less light leakage in the dark state, and the contrast can be improved. When the height of the branching protrusion pattern 642 of the protective layer is equal to the width of the groove 646, that is, (a + 2b) μm, the contrast can be maintained or improved. Therefore, the width c preferably satisfies the relationship of 3 μm <c ≦ (a + 2b) μm. The designs of a, b, and c described in FIGS. 42, 43, and 44 can be applied to the above-described embodiment shown in FIGS. 33 and 37, for example. Further, the present embodiment has the effects of the above embodiments.

上述したように、本発明のいくつかの実施例の画素電極は、複数の枝電極を有し、保護層は、複数の分岐突起パターンを有している。本発明に係る画素電極は、上述した枝電極及び枝突起パターンが交差して配置されることにより構成されている。具体的に、本発明の画素電極によれば、保護層の凹溝の深さが不十分に起因する不安定に傾いた液晶の問題を防止することができ、電極のジャンクションにおける液晶の効率を向上させることができる。また、本発明の画素電極によれば、保護層の分岐突起パターンの傾斜側壁に起因する暗状態の光漏れを改善することができ、良好な透過率及びコントラストを有する表示パネルが得られることができる。   As described above, the pixel electrode of some embodiments of the present invention has a plurality of branch electrodes, and the protective layer has a plurality of branch protrusion patterns. The pixel electrode according to the present invention is configured by arranging the above-described branch electrode and branch projection pattern so as to intersect each other. Specifically, according to the pixel electrode of the present invention, it is possible to prevent the problem of unstable liquid crystal due to insufficient depth of the groove of the protective layer, and to improve the efficiency of the liquid crystal at the junction of the electrode. Can be improved. In addition, according to the pixel electrode of the present invention, it is possible to improve light leakage in the dark state due to the inclined side wall of the branching projection pattern of the protective layer, and to obtain a display panel having good transmittance and contrast. it can.

以上、本発明の好適な実施例をあげ説明したが、本発明はこれらの実施例に限定されるものではない。当業者であれば、本発明の精神及び範囲を逸脱しない限り、多少の変動や潤色を加えることができる。従って、本発明の保護範囲は、特許請求の範囲の記載を基準とする。   The preferred embodiments of the present invention have been described above, but the present invention is not limited to these embodiments. Those skilled in the art can add some variation and coloration without departing from the spirit and scope of the present invention. Therefore, the protection scope of the present invention is based on the description of the scope of claims.

10 基板
12 画素アレイ層
20 対向基板
22 共通電極
30 表示媒体
100 画素構造
120、220、320、420、520、620、720、820、PE 画素電極
122、122’、222、322、422、522、830 ブロック状電極
122e、124e、222e、222f、322e、324e、342e、422e、442e、522e、542e、622e、646e、722e、746e、722e、822e、848e エッジ
124、224、324、424、524 第1枝電極
124a、124a’、224a、324a、424a、524a 1本目の第1枝電極
126、226、624、724、824 主電極
326 第1主電極
328 第2主電極
128、230、330、426、526 第2枝電極
140、240、340、440、540、640、740、840 保護層
142、242、342、442、542 ブロック状突起パターン
144、244、344、444、544、642、742、842 分岐突起パターン
3441 第1分岐突起パターン
3442 第2分岐突起パターン
145 凹溝
146、246、644、744、844 主突起パターン
346 第1主突起パターン
348 第2主突起パターン
160 カラーフィルタ層
248、846 ブロック状パターン
228、826 外側枝電極
622、722、822 枝電極
626、726、828 ギャップ
646、746 溝
1000 表示パネル
3241 第1副枝電極
3242 第2副枝電極
4221、5221 副ブロック状電極
4421、5421 副ブロック状突起パターン
a、b 距離
d 深さ
DL データ線
K1、K2、K3、K4、K5、K6、K7 領域
L1、L2、L3、L4、L5、L6、c 幅
S1、S2、S3、S4、S5、S6 間隔
SL 走査線
T 能動素子
W1 ギャップ幅
W2 距離
10 substrate 12 pixel array layer 20 counter substrate 22 common electrode 30 display medium 100 pixel structure 120, 220, 320, 420, 520, 620, 720, 820, PE pixel electrode 122, 122 ′, 222, 322, 422, 522, 830 Block-shaped electrodes 122e, 124e, 222e, 222f, 322e, 324e, 342e, 422e, 442e, 522e, 542e, 622e, 646e, 722e, 746e, 722e, 822e, 848e Edges 124, 224, 324, 424, 524 First branch electrode 124a, 124a ′, 224a, 324a, 424a, 524a First first branch electrode 126, 226, 624, 724, 824 Main electrode 326 First main electrode 328 Second main electrode 128, 230, 330, 426 526 Second branch electrode 14 , 240, 340, 440, 540, 640, 740, 840 Protective layer 142, 242, 342, 442, 542 Block-like projection pattern 144, 244, 344, 444, 544, 642, 742, 842 Branching projection pattern 3441 First Branch projection pattern 3442 Second branch projection pattern 145 Groove 146, 246, 644, 744, 844 Main projection pattern 346 First main projection pattern 348 Second main projection pattern 160 Color filter layers 248, 846 Block-shaped patterns 228, 826 Outside Branch electrode 622, 722, 822 Branch electrode 626, 726, 828 Gap 646, 746 Groove 1000 Display panel 3241 First sub-branch electrode 3242 Second sub-branch electrode 4221, 5221 Sub-block-like electrode 4421, 5421 Sub-block-like projection pattern B Distance d Depth DL Data lines K1, K2, K3, K4, K5, K6, K7 Regions L1, L2, L3, L4, L5, L6, c Widths S1, S2, S3, S4, S5, S6 Distance SL Scan line T Active element W1 Gap width W2 Distance

Claims (28)

基板と、
前記基板の上方に配置され、前記基板に対向する側に共通電極が配置される対向基板と、
前記基板上に形成される走査線及びデータ線と、
前記基板上に形成され、前記走査線と前記データ線とに接続される能動素子と、
前記能動素子に電気的に接続され、少なくとも1つのブロック状電極と複数の第1枝電極とを有する画素電極と、
前記画素電極の下方に設けられ、少なくとも1つのブロック状突起パターンと、複数の分岐突起パターンと、複数の凹溝とを有する保護層と、を含み、
前記画素電極の前記ブロック状電極は、前記保護層の複数の前記分岐突起パターン上をコンフォーマルに覆い、複数の前記分岐突起パターンにより突起して複数の第2枝電極が形成されるように配置され、
前記画素電極の複数の前記第1枝電極は、前記保護層の前記ブロック状突起パターン上に設けられ、
前記画素電極の前記ブロック状電極のエッジは、前記保護層の前記ブロック状突起パターン上まで延び、
前記ブロック状電極の正射影エッジと、最も近い1本目の前記第1枝電極の正射影エッジとの間にギャップ幅W1(0μm<W1≦4μm)を有し、
前記ブロック状電極の正射影エッジと、前記ブロック状突起パターンの正射影エッジとの間に距離W2(2μm≦W2≦5.5μm)を有することを特徴とする画素構造。
A substrate,
A counter substrate disposed above the substrate and having a common electrode disposed on a side facing the substrate;
A scan line and a data line formed on the substrate;
An active element formed on the substrate and connected to the scan line and the data line;
A pixel electrode electrically connected to the active element and having at least one block-like electrode and a plurality of first branch electrodes;
A protective layer provided below the pixel electrode and having at least one block-shaped protrusion pattern, a plurality of branch protrusion patterns, and a plurality of concave grooves;
The block electrodes of the pixel electrode are arranged so as to conformally cover the plurality of branching projection patterns of the protective layer and project by the plurality of branching projection patterns to form a plurality of second branch electrodes. And
The plurality of first branch electrodes of the pixel electrode are provided on the block-shaped protrusion pattern of the protective layer,
The edge of the block electrode of the pixel electrode extends to the block protrusion pattern of the protective layer,
A gap width W1 (0 μm <W1 ≦ 4 μm) between the orthogonal projection edge of the block-shaped electrode and the closest orthogonal projection edge of the first branch electrode;
2. A pixel structure having a distance W2 (2 μm ≦ W2 ≦ 5.5 μm) between an orthogonal projection edge of the block-shaped electrode and an orthogonal projection edge of the block-shaped protrusion pattern.
前記保護層の複数の前記凹溝の深さは、0.1μm〜0.3μmであることを特徴とする請求項1に記載の画素構造。   The pixel structure according to claim 1, wherein a depth of the plurality of concave grooves of the protective layer is 0.1 μm to 0.3 μm. 前記画素電極は、複数の前記第1枝電極に接続される主電極をさらに含み、
前記保護層は、複数の前記分岐突起パターンに接続される主突起パターンをさらに含み、
前記画素電極の前記主電極と前記保護層の前記主突起パターンとは、交差して配置されることを特徴とする請求項1に記載の画素構造。
The pixel electrode further includes a main electrode connected to the plurality of first branch electrodes,
The protective layer further includes a main protrusion pattern connected to the plurality of branch protrusion patterns,
The pixel structure according to claim 1, wherein the main electrode of the pixel electrode and the main protrusion pattern of the protective layer are arranged to intersect each other.
前記画素電極の前記ブロック状電極は、前記主電極の両側に設けられ、
前記保護層の前記ブロック状突起パターンは、前記主突起パターンの両側に設けられることを特徴とする請求項3に記載の画素構造。
The block electrodes of the pixel electrode are provided on both sides of the main electrode,
The pixel structure according to claim 3, wherein the block-shaped protrusion pattern of the protective layer is provided on both sides of the main protrusion pattern.
前記画素電極は、前記ブロック状電極に接続される複数の外側枝電極をさらに含むことを特徴とする請求項3に記載の画素構造。   The pixel structure according to claim 3, wherein the pixel electrode further includes a plurality of outer branch electrodes connected to the block electrode. 前記保護層は、少なくとも1つのブロック状パターンをさらに含み、
複数の前記外側枝電極は、前記ブロック状パターン上に配置されることを特徴とする請求項5に記載の画素構造。
The protective layer further includes at least one block pattern,
The pixel structure according to claim 5, wherein the plurality of outer branch electrodes are arranged on the block pattern.
前記画素電極は、第1主電極と、第2主電極とをさらに含み、
前記画素電極の複数の前記第1枝電極は、前記第1主電極に接続される複数の第1副枝電極と、前記第2主電極に接続される複数の第2副枝電極と、を含み、
前記ブロック状電極は、複数の前記第1副枝電極と複数の前記第2副枝電極との間に設けられ、
前記保護層は、第1主突起パターンと、第2主突起パターンとをさらに含み、
前記保護層の複数の前記分岐突起パターンは、前記第1主突起パターンに接続される複数の第1分岐突起パターンと、前記第2主突起パターンに接続される複数の第2分岐突起パターンと、を含み、
前記ブロック状突起パターンは、前記ブロック状突起パターンが複数の前記第1副枝電極及び複数の前記第2副枝電極と重なるように、複数の前記第1副枝電極及び複数の前記第2副枝電極の下方に設けられることを特徴とする請求項1に記載の画素構造。
The pixel electrode further includes a first main electrode and a second main electrode,
The plurality of first branch electrodes of the pixel electrode include a plurality of first sub-branch electrodes connected to the first main electrode and a plurality of second sub-branch electrodes connected to the second main electrode. Including
The block electrode is provided between the plurality of first sub-branch electrodes and the plurality of second sub-branch electrodes,
The protective layer further includes a first main protrusion pattern and a second main protrusion pattern,
The plurality of branch protrusion patterns of the protective layer include a plurality of first branch protrusion patterns connected to the first main protrusion pattern, and a plurality of second branch protrusion patterns connected to the second main protrusion pattern. Including
The block-shaped protrusion pattern includes a plurality of first sub-branch electrodes and a plurality of second sub-branches so that the block-shaped protrusion pattern overlaps the plurality of first sub-branch electrodes and the plurality of second sub-branch electrodes. The pixel structure according to claim 1, wherein the pixel structure is provided below the branch electrode.
前記画素電極の前記ブロック状電極は、複数の副ブロック状電極を含み、
隣接する2つの前記副ブロック状電極の間には、複数の前記第1枝電極のうち少なくとも1つの前記第1枝電極を有し、
前記保護層の前記ブロック状突起パターンは、複数の副ブロック状突起パターンを含み、
隣接する2つの前記副ブロック状突起パターンの間には、複数の前記分岐突起パターンのうち少なくとも1つの前記分岐突起パターンを有することを特徴とする請求項1に記載の画素構造。
The block electrode of the pixel electrode includes a plurality of sub-block electrodes,
Between the two adjacent sub-block electrodes, at least one of the plurality of first branch electrodes has the first branch electrode,
The block-like protrusion pattern of the protective layer includes a plurality of sub-block-like protrusion patterns,
2. The pixel structure according to claim 1, wherein at least one of the plurality of branching protrusion patterns has the branching protrusion pattern between two adjacent sub-block-like protrusion patterns.
前記W1は、2μmであり、前記W2は、3μmであることを特徴とする請求項1に記載の画素構造。   2. The pixel structure according to claim 1, wherein the W1 is 2 [mu] m, and the W2 is 3 [mu] m. 前記基板上に形成され、前記保護層の下方に設けられるカラーフィルタ層をさらに含むことを特徴とする請求項1に記載の画素構造。   The pixel structure according to claim 1, further comprising a color filter layer formed on the substrate and provided below the protective layer. 前記第1枝電極の幅は、1μmから10μmの範囲にあり、
隣接する2つの前記第1枝電極の間の間隔は、1μmから10μmの範囲にあることを特徴とする請求項1に記載の画素構造。
The width of the first branch electrode is in the range of 1 μm to 10 μm,
2. The pixel structure according to claim 1, wherein an interval between two adjacent first branch electrodes is in a range of 1 μm to 10 μm.
複数の前記分岐突起パターンの幅は、1μmから10μmの範囲にあり、
複数の前記分岐突起パターンの間隔は、1μmから10μmの範囲にあることを特徴とする請求項1に記載の画素構造。
The width of the plurality of branch projection patterns is in the range of 1 μm to 10 μm,
The pixel structure according to claim 1, wherein an interval between the plurality of branching protrusion patterns is in a range of 1 μm to 10 μm.
基板と、
前記基板の上方に配置され、前記基板に対向する側に共通電極が配置される対向基板と、
前記基板上に形成される走査線及びデータ線と、
前記基板上に形成され、前記走査線と前記データ線とに接続される能動素子と、
前記能動素子に電気的に接続され、複数の枝電極を有する画素電極と、
前記画素電極の下方に設けられ、複数の分岐突起パターンを有する保護層と、を含み、
隣接する2つの前記枝電極の間にスリットを有し、前記スリットの距離をaとした場合、0μm<a≦3μmの関係を満たし、
隣接する2つの前記分岐突起パターンの間に少なくとも1つの溝を有し、
前記枝電極の正射影エッジと、最も近い前記溝の正射影エッジとの間の距離をbとした場合、1.5μm≦b≦10μmの関係を満たすことを特徴とする画素構造。
A substrate,
A counter substrate disposed above the substrate and having a common electrode disposed on a side facing the substrate;
A scan line and a data line formed on the substrate;
An active element formed on the substrate and connected to the scan line and the data line;
A pixel electrode electrically connected to the active element and having a plurality of branch electrodes;
A protective layer provided below the pixel electrode and having a plurality of branching protrusion patterns,
If there is a slit between two adjacent branch electrodes, and the distance of the slit is a, the relationship 0 μm <a ≦ 3 μm is satisfied,
Having at least one groove between two adjacent branching protrusion patterns;
2. A pixel structure characterized by satisfying a relationship of 1.5 μm ≦ b ≦ 10 μm, where b is a distance between the orthogonal projection edge of the branch electrode and the orthogonal projection edge of the nearest groove.
前記溝の深さは、0.1μmから0.3μmの範囲にあることを特徴とする請求項13に記載の画素構造。   The pixel structure according to claim 13, wherein a depth of the groove is in a range of 0.1 μm to 0.3 μm. 前記溝の幅をcとした場合、3μm<c≦(a+2b)μmの関係を満たすことを特徴とする請求項13に記載の画素構造。   The pixel structure according to claim 13, wherein a relationship of 3 μm <c ≦ (a + 2b) μm is satisfied, where c is a width of the groove. 前記画素電極の各前記枝電極は、前記保護層の1つの前記溝に対応して配置され、
前記枝電極は、前記溝内から隣接する両側の前記分岐突起パターン上まで延び、前記スリットが前記分岐突起パターンと重なるように配置されることを特徴とする請求項13に記載の画素構造。
Each branch electrode of the pixel electrode is disposed corresponding to one groove of the protective layer,
The pixel structure according to claim 13, wherein the branch electrode extends from the groove to the branch projection patterns on both sides adjacent to each other, and the slit is arranged to overlap the branch projection pattern.
前記画素電極の各前記枝電極は、前記保護層の1つの前記分岐突起パターンに対応して配置され、
前記枝電極は、前記分岐突起パターン上から隣接する両側の前記溝の中まで延び、前記スリットが隣接する両側の前記溝と重なるように配置されることを特徴とする請求項13に記載の画素構造。
Each branch electrode of the pixel electrode is disposed corresponding to one branching protrusion pattern of the protective layer,
The pixel according to claim 13, wherein the branch electrode extends from the branch protrusion pattern into the grooves on both sides adjacent to each other, and the slit is disposed so as to overlap the grooves on both sides adjacent to each other. Construction.
前記画素電極は、主電極をさらに含み、
複数の前記枝電極は、前記主電極に接続され、前記主電極から複数の方向に延び、
前記保護層は、主突起パターンをさらに含み、
複数の前記分岐突起パターンは、前記主突起パターンに接続され、前記主突起パターンから複数の方向に延び、
前記主電極と前記主突起パターンとは、重なるように配置されることを特徴とする請求項13に記載の画素構造。
The pixel electrode further includes a main electrode,
The plurality of branch electrodes are connected to the main electrode and extend from the main electrode in a plurality of directions,
The protective layer further includes a main protrusion pattern,
The plurality of branching protrusion patterns are connected to the main protrusion pattern and extend in a plurality of directions from the main protrusion pattern,
The pixel structure according to claim 13, wherein the main electrode and the main protrusion pattern are arranged to overlap each other.
前記主電極は、十字形に形成され、
前記主突起パターンは、十字形に形成されることを特徴とする請求項18に記載の画素構造。
The main electrode is formed in a cross shape,
The pixel structure of claim 18, wherein the main protrusion pattern is formed in a cross shape.
前記主電極の幅は、前記主突起パターンの幅よりも大きいことを特徴とする請求項18に記載の画素構造。   The pixel structure according to claim 18, wherein a width of the main electrode is larger than a width of the main protrusion pattern. 前記画素電極は、少なくとも1つのブロック状電極と、前記ブロック状電極に接続される複数の外側枝電極とをさらに含むことを特徴とする請求項18に記載の画素構造。   The pixel structure according to claim 18, wherein the pixel electrode further includes at least one block electrode and a plurality of outer branch electrodes connected to the block electrode. 前記保護層は、少なくとも1つのブロック状パターンをさらに含み、
複数の前記外側枝電極は、前記ブロック状パターン上に配置されることを特徴とする請求項21に記載の画素構造。
The protective layer further includes at least one block pattern,
The pixel structure according to claim 21, wherein the plurality of outer branch electrodes are disposed on the block pattern.
前記aは、2μmであり、前記bは、1.5μmであることを特徴とする請求項13に記載の画素構造。   The pixel structure according to claim 13, wherein the a is 2 μm and the b is 1.5 μm. 前記基板上に形成され、前記保護層の下方に設けられるカラーフィルタ層をさらに含むことを特徴とする請求項13に記載の画素構造。   The pixel structure according to claim 13, further comprising a color filter layer formed on the substrate and provided below the protective layer. 前記枝電極の幅は、1μmから10μmの範囲にあることを特徴とする請求項13に記載の画素構造。   The pixel structure according to claim 13, wherein the branch electrode has a width in a range of 1 μm to 10 μm. 前記分岐突起パターンの幅は、1μmから10μmの範囲にあることを特徴とする請求項13に記載の画素構造。   The pixel structure according to claim 13, wherein the branch protrusion pattern has a width in a range of 1 μm to 10 μm. 請求項1に記載の前記画素構造を複数含み、
少なくとも3つの前記画素構造により画素セルが構成され、
前記画素セルにおける少なくとも1つの前記画素構造の複数の前記第1枝電極の幅又は間隔が、前記画素セルにおける他の前記画素構造の複数の前記第1枝電極の幅又は間隔と異なることを特徴とする表示パネル。
A plurality of the pixel structures according to claim 1;
A pixel cell is constituted by at least three of the pixel structures,
The width or interval of the plurality of first branch electrodes of at least one of the pixel structures in the pixel cell is different from the width or interval of the plurality of first branch electrodes of other pixel structures in the pixel cell. Display panel.
請求項13に記載の前記画素構造を複数含み、
複数の前記画素構造のうち少なくとも3つの前記画素構造により画素セルが構成され、
前記画素セルにおける少なくとも1つの前記画素構造の複数の前記枝電極の幅又は間隔が、前記画素セルにおける他の前記画素構造の複数の前記枝電極の幅又は間隔と異なることを特徴とする表示パネル。
A plurality of the pixel structures according to claim 13,
A pixel cell is constituted by at least three of the pixel structures.
The width or interval of the plurality of branch electrodes of at least one of the pixel structures in the pixel cell is different from the width or interval of the plurality of branch electrodes of the other pixel structures in the pixel cell. .
JP2015204677A 2015-03-30 2015-10-16 Pixel structure and display panel Active JP6254133B2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW104110293 2015-03-30
TW104110293A TWI525373B (en) 2015-03-30 2015-03-30 Pixel structure and display panel

Publications (2)

Publication Number Publication Date
JP2016191903A true JP2016191903A (en) 2016-11-10
JP6254133B2 JP6254133B2 (en) 2017-12-27

Family

ID=53730658

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015204677A Active JP6254133B2 (en) 2015-03-30 2015-10-16 Pixel structure and display panel

Country Status (4)

Country Link
US (1) US9851607B2 (en)
JP (1) JP6254133B2 (en)
CN (1) CN104820323A (en)
TW (1) TWI525373B (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190171070A1 (en) * 2016-05-03 2019-06-06 Samsung Display Co., Ltd. Liquid crystal display device

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105093718A (en) 2015-07-16 2015-11-25 深圳市华星光电技术有限公司 Pixel structure and liquid crystal display panel
TWI564616B (en) * 2015-08-24 2017-01-01 友達光電股份有限公司 Display panel
KR102456692B1 (en) * 2015-11-18 2022-10-20 삼성디스플레이 주식회사 Display substrate and liquid crystal display comprising the same
KR102481169B1 (en) * 2015-11-26 2022-12-26 삼성디스플레이 주식회사 Liquid crystal display device
TWI668504B (en) * 2018-06-25 2019-08-11 友達光電股份有限公司 Pixel structure
CN109283755B (en) * 2018-08-15 2022-01-04 咸阳彩虹光电科技有限公司 Pixel structure, pixel unit and display panel
CN111258130B (en) * 2020-03-16 2023-05-30 深圳市华星光电半导体显示技术有限公司 Liquid crystal display panel having a light shielding layer

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100060838A1 (en) * 2008-09-09 2010-03-11 Samsung Electronics Co., Ltd. Liquid crystal display and method thereof
JP2013231794A (en) * 2012-04-27 2013-11-14 Sony Corp Liquid crystal display device
JP2014095783A (en) * 2012-11-08 2014-05-22 Sony Corp Liquid crystal display device
JP2015038611A (en) * 2013-08-19 2015-02-26 友達光電股▲ふん▼有限公司AU Optronics Corporation Pixel structure
JP2016070954A (en) * 2014-09-26 2016-05-09 ソニー株式会社 Liquid crystal display device and method giving pre-tilt to liquid crystal molecule

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6734924B2 (en) 2000-09-08 2004-05-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP5906571B2 (en) * 2010-04-06 2016-04-20 ソニー株式会社 Liquid crystal display device and method of manufacturing liquid crystal display device
KR101808213B1 (en) * 2010-04-21 2018-01-19 삼성디스플레이 주식회사 Liquid crystal display
CN101894836B (en) * 2010-07-05 2012-02-22 友达光电股份有限公司 Pixel structure and manufacturing method thereof
CN102566170B (en) * 2010-12-24 2015-04-01 群创光电股份有限公司 Pixel substrate and fabrication method thereof, LCD( liquid crystal display) panel and LCD device
TWI417622B (en) * 2010-12-27 2013-12-01 Au Optronics Corp Pixel structure
US9274377B2 (en) 2012-03-13 2016-03-01 Samsung Display Co., Ltd. Liquid crystal display device
CN103728790B (en) * 2012-10-11 2016-08-10 群康科技(深圳)有限公司 Pixel electrode structure and use its display floater
TWI609222B (en) * 2013-01-22 2017-12-21 友達光電股份有限公司 Pixel array substrate and liquid crystal display panel
TWI564638B (en) 2014-07-18 2017-01-01 友達光電股份有限公司 Pixel structure of display panel
KR20160086020A (en) * 2015-01-08 2016-07-19 삼성디스플레이 주식회사 Liquid crystal display device
TWI564641B (en) * 2015-05-22 2017-01-01 友達光電股份有限公司 Pixel structure and pixel array having the same
TWI564616B (en) * 2015-08-24 2017-01-01 友達光電股份有限公司 Display panel

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100060838A1 (en) * 2008-09-09 2010-03-11 Samsung Electronics Co., Ltd. Liquid crystal display and method thereof
JP2013231794A (en) * 2012-04-27 2013-11-14 Sony Corp Liquid crystal display device
JP2014095783A (en) * 2012-11-08 2014-05-22 Sony Corp Liquid crystal display device
JP2015038611A (en) * 2013-08-19 2015-02-26 友達光電股▲ふん▼有限公司AU Optronics Corporation Pixel structure
JP2016070954A (en) * 2014-09-26 2016-05-09 ソニー株式会社 Liquid crystal display device and method giving pre-tilt to liquid crystal molecule

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190171070A1 (en) * 2016-05-03 2019-06-06 Samsung Display Co., Ltd. Liquid crystal display device
US10712621B2 (en) * 2016-05-03 2020-07-14 Samsung Display Co., Ltd. Liquid crystal display device comprising a pixel electrode having a first edge portion connected to one distal end of a stem portion of the pixel electrode
US11092854B2 (en) 2016-05-03 2021-08-17 Samsung Display Co. Ltd. Liquid crystal display device comprising a pixel electrode having a plurality of branch portions and a second edge portion that is spaced apart from the branch portions
US11435622B2 (en) 2016-05-03 2022-09-06 Samsung Display Co. Ltd. Liquid crystal display device comprising a pixel electrode having a plurality of branch portions and a second edge portion that is spaced apart from each of the branch portions
US20220382093A1 (en) * 2016-05-03 2022-12-01 Samsung Display Co. Ltd. Liquid crystal display device

Also Published As

Publication number Publication date
CN104820323A (en) 2015-08-05
US20160291419A1 (en) 2016-10-06
JP6254133B2 (en) 2017-12-27
TWI525373B (en) 2016-03-11
US9851607B2 (en) 2017-12-26
TW201634990A (en) 2016-10-01

Similar Documents

Publication Publication Date Title
JP6254133B2 (en) Pixel structure and display panel
JP4543006B2 (en) Liquid crystal display element and manufacturing method thereof
KR101552902B1 (en) Curved liquid crystal display device
JP4126032B2 (en) Horizontal electric field type liquid crystal display device
WO2016078229A1 (en) Liquid crystal display pixel structure and manufacturing method thereof
US20160187731A1 (en) Liquid crystal display and method for fabricating the same and electronic appratus
US9664962B2 (en) Liquid crystal display device
JP6069362B2 (en) LCD display
KR102101028B1 (en) Display device
JP5526085B2 (en) Liquid crystal display
EP2618209B1 (en) Active matrix substrate and electronic device comprising the same
JP2006031022A (en) Liquid crystal display unit
US20140307212A1 (en) Liquid crystal display device
TWI564616B (en) Display panel
CN110824763B (en) Display panel, manufacturing method and display device
KR20080100692A (en) Liquid crystal display device and fabricating method thereof
TWI564643B (en) Pixel structure and display panel
US10101615B2 (en) Array substrate and manufacturing method thereof, liquid crystal panel and display device
WO2019062320A1 (en) Array substrate and manufacturing method thereof, and display device
KR102000042B1 (en) Liquid crystal display device
KR20140097782A (en) Liquid Crystal Display Device and Method of manufacturing the sames
KR20080003085A (en) In plane switching mode liquid crystal display device and method of fabricating thereof
JP5462031B2 (en) Liquid crystal display device, method for manufacturing liquid crystal display device, and electronic apparatus
TW201222086A (en) Liquid crystal display device
WO2023060595A9 (en) Array substrate and manufacturing method, display panel, and display device

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170418

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170626

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171129

R150 Certificate of patent or registration of utility model

Ref document number: 6254133

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250