JP2016184719A - 抵抗素子、静電保護回路、温度検出回路および電気光学装置 - Google Patents

Abstract

【課題】抵抗値の減少の抑制と放熱性の向上とを両立させる。【解決手段】抵抗素子は、基板の上に形成され、入力部から出力部までの電流経路を含む本体部と前記本体部から突出した突出部とを含む第１導電層と、前記第１導電層よりも抵抗率の低い材料を用いて、当該第１層の上に絶縁層を介して形成された第２導電層と、前記絶縁層のうち前記突出部に対応する位置に設けられ、前記第２層から前記第１層まで貫通したコンタクトホールを含む接続部と、を有する。【選択図】図２

Description

本発明は、抵抗素子、静電保護回路、温度検出回路および電気光学装置に関する。

抵抗素子は、半導体回路の中で種々の用途に用いられている。例えば静電保護回路には、静電気による電流から後段の回路を保護するための保護抵抗を有するものがある。保護抵抗は、相対的に抵抗率の高い材料（例えば半導体膜）で形成されることが多いが、静電気により大電流が流れると、この電流が保護抵抗を流れる時のジュール熱によって保護抵抗が溶断することがある。この問題を解決するため、例えば特許文献１には、半導体膜にコンタクトホールを介して金属膜を接続し、発生したジュール熱の放熱を促す技術が記載されている。

特開昭６３−２１９１６９号公報

特許文献１に記載された技術においては、コンタクトホールがある部分については、電流がコンタクトホールを介して、相対的に抵抗率が低い金属膜を流れてしまい、抵抗値が減少してしまうという問題があった。

これに対し本発明は、抵抗素子において、抵抗値の減少の抑制と放熱性の向上とを両立させる技術を提供する。

本発明は、基板の上に形成され、入力部から出力部までの電流経路を含む本体部と前記本体部から突出した突出部とを含む第１導電層と、前記第１導電層よりも抵抗率の低い材料を用いて、当該第１層の上に絶縁層を介して形成された第２導電層と、前記絶縁層のうち前記突出部に対応する位置に設けられ、前記第１導電層から前記第２導電層まで貫通したコンタクトホールを含む接続部と、を有する抵抗素子を提供する。
この抵抗素子によれば、抵抗値の減少の抑制と放熱性の向上とを両立させることができる。

前記突出部は、前記基板に垂直かつ前記電流経路に平行な断面の断面積が狭い第１部分と広い第２部分とを有し、前記第１部分の断面積は、前記本体部の前記電流経路に垂直な断面積よりも狭くてもよい。
この抵抗素子によれば、抵抗値の減少を抑制し、放熱性をさらに向上させることができる。

前記絶縁層のうち前記第２部分に対応する位置に、前記コンタクトホールが複数設けられていてもよい。
この抵抗素子によれば、抵抗値の減少を抑制し、放熱性をさらに向上させることができる。

前記複数のコンタクトホールは、前記電流経路と交差する方向に配置されていてもよい。
この抵抗素子によれば、抵抗値の減少を抑制し、放熱性をさらに向上させることができる。

前記突出部は、前記本体部に接続された第１突出部および当該第１突出部に接続された第２突出部を有し、前記複数のコンタクトホールは、前記第１突出部において前記電流経路と交差する方向に配置されていてもよい。
この抵抗素子によれば、抵抗値の減少を抑制し、放熱性をさらに向上させることができる。

この抵抗素子は、前記突出部と同じ方向に前記本体部から突出する他の突出部を備え、前記突出部と前記他の突出部とは互いに分離されて配置されてもよい。すなわち突出部を通る電流経路を有していない。
この抵抗素子によれば、抵抗値の減少を抑制し、放熱性をさらに向上させることができる。

また、本発明は、上記いずれかの抵抗素子を有する静電保護回路を提供する。
この静電保護回路によれば、抵抗素子が溶断する可能性を低減することができる。

さらに、本発明は、上記の静電保護回路と、前記静電保護回路に電気的に接続された温度検出素子とを有する温度検出回路を提供する。
この温度検出回路によれば、より静電保護性能を向上させることができる。

さらに、本発明は、上記の温度検出回路を有する電気光学装置を提供する。
この電気光学パネルによれば、より静電保護性能を向上させることができる。

関連技術に係る抵抗素子９の概要を示す模式図。 例１に係る抵抗素子１の構造を示す模式図。 本体部と突出部との位置関係を示す図。 抵抗素子１の断面構造を例示する図。 例２に係る抵抗素子２の構造を示す模式図。 例３に係る抵抗素子３の構造を示す模式図。 一実施形態に係る静電保護回路５０の構成を例示する図。 本体部１１の形状の別の例を示す図。 突出部の形状の別の例を示す図。 一実施形態に係る電気光学パネル１０００の構成を例示する図。 温度検出回路１４００の構成を例示する図。

１．概要
図１は、関連技術に係る抵抗素子９の概要を示す模式図である。抵抗素子９は、基板（図示略）上に積層された半導体層、絶縁層、および金属層により形成される。半導体層は、例えば、単結晶Ｓｉ、多結晶Ｓｉ、アモルファスＳｉ、または化合物半導体により形成される。絶縁層は、例えば、ＳｉＯ₂等の酸化物、Ｓｉ₃Ｎ₄等の窒化物、またはポリアミド等の樹脂により形成される。金属層は、例えば、Ａｌ、Ｃｕ、Ａｕ、またはこれらを基にした合金により形成される。図１（Ａ）は、抵抗素子９を基板に垂直な方向から見た平面形状を示す図である。

絶縁層は一般に熱伝導性が悪く、半導体層を通る電流により発生したジュール熱の放熱性は悪い。そこで、抵抗素子９においては、半導体層を、熱伝導率の高い金属層に熱的に接続し、放熱性を高めている。

抵抗素子９は、本体部９１、放熱部９２、放熱部９３、コンタクトホール９４、およびコンタクトホール９５を有する。本体部９１は、半導体層で形成されている。放熱部９２および放熱部９３は、金属層により形成されている。コンタクトホール９４およびコンタクトホール９５は、絶縁層に形成された、半導体層から金属層まで貫通した孔であり、内部には金属層が形成されている。金属層および半導体層は、コンタクトホール以外の部分では、絶縁層により絶縁されている。

この例で、図の下端が電流の入力側、上端が出力側である。本体部９１は長方形（短冊）の形状を有している。すなわち、抵抗素子９において、電流は図の下から上に向かって流れる。放熱部９２および放熱部９３は、一部が本体部９１と重なる位置に形成されている。放熱部９２および放熱部９３は、図の横方向に延びる長方形の形状を有している。コンタクトホール９４およびコンタクトホール９５は、本体部９１の電流経路上において、それぞれ放熱部９２および放熱部９３と重なる位置に設けられている。

図１（Ｂ）は、抵抗素子９の等価回路を示す図である。ここで、Ｒ２およびＲ４は、それぞれ、コンタクトホール９４およびコンタクトホール９５の領域における本体部９１の抵抗を示している。Ｒ１、Ｒ３、およびＲ５は、放熱部９２および放熱部９３と重ならない領域における本体部９１の抵抗を示している。また、ｒ２は、コンタクトホール９４および放熱部９２を通る電流経路の抵抗を、ｒ４は、コンタクトホール９５および放熱部９３を通る電流経路の抵抗を、それぞれ示している。

コンタクトホール９４およびコンタクトホール９５が形成されている領域においては、電流は、抵抗値がより低い部分、すなわち、金属層を流れる。したがって、抵抗素子９の入力から出力までの合成抵抗Ｒａｌｌは、
Ｒａｌｌ＝Ｒ１＋ｒ２＋Ｒ３＋ｒ４＋Ｒ５ …（１）
である。厳密には式（１）で第２項の部分はｒ２とＲ２の並列抵抗となるが、ここで、ｒ２≪Ｒ２、ｒ４≪Ｒ４であるから、ｒ２として近似している。例えば半導体層であればシート抵抗は数kΩ/□程度に達するのに対し、金属層であればシート抵抗は1Ω/□以下である。従って半導体層と金属層の並列抵抗はほぼ金属層の抵抗で近似できる。同様にして第４項もｒ４として近似している。Ｒａｌｌは放熱部９２および放熱部９３を設けない場合の抵抗Ｒｉ
Ｒｉ＝Ｒ１＋Ｒ２＋Ｒ３＋Ｒ４＋Ｒ５ …（２）
と比べると、素子の抵抗値が減少してしまう。本実施形態では、この問題に対処する。

２．構造
２−１．抵抗素子の例１
図２は、例１に係る抵抗素子１の構造を示す模式図である。抵抗素子１は、抵抗素子９と同様に、基板（図示略）上に積層された半導体層（第１導電層の一例）、絶縁層、および金属層（第２導電層の一例）により形成される。図２（Ａ）は、抵抗素子１を基板に垂直な方向から見た図である。

抵抗素子１は、本体部１１、突出部１２、突出部１３、突出部１４、突出部１５、放熱部２１、放熱部２２、コンタクトホール３１、コンタクトホール３２、コンタクトホール３３、およびコンタクトホール３４を有する。本体部１１および突出部１２〜１５は、半導体層で一体に形成されている。放熱部２１および放熱部２２は、金属層により形成されている。コンタクトホール３１〜３４は、絶縁層に形成された、半導体層から金属層まで貫通した孔であり、内部には金属層が形成され、接続部を構成する。金属層および半導体層は、コンタクトホール以外の部分では、絶縁層により絶縁されている。なお図２では説明のために放熱部２１および放熱部２２を突出部１２〜１５より小さく描いたが、突出部１２〜１５より大きくてもよい。

この例で、図の下端が電流の入力側、上端が出力側である。図示は省略したが、入力部にはコンタクトホールが設けられ、金属層を介して前段の回路や端子に接続される。出力部にもコンタクトホールが設けられ、金属層を介して後段の回路に接続される。本体部１１は長方形（短冊）の形状を有している。すなわち、抵抗素子１において、電流は図の下から上に向かって流れる。本体部１１は、電流経路に沿った形状を有している。突出部１２〜１５は、本体部１１の電流経路から突出した部分である。

図３は、本体部と突出部との位置関係を示す図である。本体部１１および突出部１２〜１５は半導体層で一体に形成されているが、ここでは説明のため便宜的にそれぞれ分けて記載している。図３においては、入力部１６および出力部１７が示されている。本体部は、半導体層で形成されている部分（抵抗体）のうち、入力部と出力部とを結ぶ仮想的な中心線（図の破線。仮想的な電流経路に相当）と平行な仮想的な境界線で規定される領域であり、半導体層の形状に応じて最大かつ一定の幅を有する。ここで、幅とは、電流経路に垂直な方向の長さをいう。突出部は、このようにして規定された本体部以外の部分をいう。突出部は、抵抗体に電流を流した時に、電位差を生じる方向に対して交差する方向、特に垂直方向に延びる部分であるということもできる。図３では、このような定義に従って規定された本体部１１および突出部１２〜１５が示されている。

再び図２を参照する。放熱部２１および放熱部２２は、一部が本体部１１と重なり、かつ、少なくとも一部が突出部と重なる位置に形成される。この例では、放熱部２１が突出部１２および突出部１３と重なる位置に、放熱部２２が突出部１４および突出部１５と重なる位置に、それぞれ形成されている。また、放熱部２１および放熱部２２は、図の横方向に延びる長方形の形状を有している。

放熱部２２のうち突出部１２と重なる位置にはコンタクトホール３１が、突出部１３と重なる位置にはコンタクトホール３２が、それぞれ設けられている。放熱部２１のうち突出部１４と重なる位置にはコンタクトホール３３が、突出部１５と重なる位置にはコンタクトホール３４が、それぞれ設けられている。なお図２の例では各コンタクトホールは詳細には２つの孔を含んでいるが、孔の数および形状はこれに限定されるものではない。

抵抗素子１において、本体部１１と重なる位置にはコンタクトホールは設けられていない。すなわち、電流経路上にコンタクトホールは設けられていない。また、各突出部は、他の突出部と接続されておらず、突出部を介して入力部１６から出力部１７に至る電流経路はほとんど存在しない。

図２（Ｂ）は、抵抗素子１の等価回路を示す図である。ここで、Ｒ２およびＲ３は、それぞれ、突出部１２および突出部１３並びに突出部１４および突出部１５に接続されている領域における本体部１１の抵抗を示している。図１の例と異なり、金属層を流れる電流経路はほとんど存在しないので、金属層の抵抗を考慮する必要はない。ここで、抵抗素子１の入力から出力までの合成抵抗Ｒａｌｌは、
Ｒａｌｌ＝Ｒ１＋Ｒ２＋Ｒ３＋Ｒ４＋Ｒ５ …（３）
である。抵抗素子９の合成抵抗（式（１））と比較すると、金属層を通る電流経路による抵抗値の減少を抑制することができる。

図４は、抵抗素子１の断面構造を例示する図である。図４は、図２のＩＶ−ＩＶ断面を示している。抵抗素子１は、基板１００の上に半導体層１１０、絶縁層１２０、金属層１３０、および保護層１４０が積層された構造を有する。基板１００は、例えば、ガラスまたは半導体で形成される。各層は、例えばフォトリソグラフィーおよびエッチングを用いてパターニングされる。図４に示されるように、絶縁層１２０に形成された、半導体層１１０まで貫通する孔がコンタクトホールとなっている。コンタクトホールの中には金属層１３０が形成されている。なおこの図は素子の断面構造を単純化したものであって、抵抗素子１を含む回路全体としては、図示した以外の層を含んでもよい。

２−２．抵抗素子の例２
図５は、例２に係る抵抗素子２の構造を示す模式図である。図５（Ａ）は、抵抗素子２を基板に垂直な方向から見た平面形状を示す図である。以下では、抵抗素子１との相違点を中心に説明する。この例で、抵抗素子２においては、突出部１２〜１５の形状が抵抗素子１とは異なっている。ここでは突出部１３を例に説明する。

この例で、突出部１３は、第１部分１３１および第２部分１３２を有する（図５（Ｂ））。第１部分１３１および第２部分１３２はいずれも長方形の形状を有している。第１部分１３１は本体部１１と直接接続されている部分であり、第２部分１３２は、第１部分１３１を介して本体部１１と接続されている部分である。基板に垂直かつ電流経路の平行な断面における断面積は、第１部分１３１の方が狭く第２部分１３２の方が広い。また、第１部分１３１のこの断面積は、本体部１１の電流経路に垂直な断面積よりも狭い。すなわち、第１部分１３１は本体部との接触長さを抑制されているので、第１部分１３１を通る電流経路が生じにくくなっている。突出部１２、１４、および１５についても同様である。

抵抗素子１と比較すると、抵抗素子２においては、突出部１２〜１５の体積が増加している。ただし、本体部１１の形状は変わっておらず、入力部から出力部まで突出部１２〜１５を通る電流経路はほとんど存在しないため、抵抗値は減少していない。したがって、抵抗素子１と比較すると、抵抗値を保ったまま温度上昇を抑制する（放熱性を高める）ことができる。

２−３．抵抗素子の例３
図６は、例３に係る抵抗素子３の構造を示す模式図である。図５は、抵抗素子３を基板に垂直な方向から見た図である。以下では、抵抗素子２との相違点を中心に説明する。この例で、抵抗素子３においては、放熱部２１および放熱部２２の形状が抵抗素子２とは異なっている。具体的には、抵抗素子３において、放熱部２１および放熱部２２は、Ｈ字形の形状を有している。また、抵抗素子２と比較すると、放熱部２１および放熱部２２の面積は広がっている。面積が広くなった分、コンタクトホールが数多く設けられている。また、複数のコンタクトホールは、この例では、電流経路と平行な方向に配置されている。突出部を介しての電流経路はほとんど存在しないので、電流経路と平行な方向にコンタクトホールを複数配置しても本体部１１の抵抗を損ねることはない。

抵抗素子２と比較すると、抵抗素子３を構成する金属膜の体積は増え、さらに半導体層と接続するためのコンタクトホールの数（接触面積）も増えている。したがって、抵抗素子２と比較してさらに放熱性を高めることができる。なお図６では説明のために放熱部２１および放熱部２２を突出部１２〜１５より小さく描いたが、突出部１２〜１５より大きくてもよい。またＨ字型に限定するものでもない。

２−４．抵抗素子の適用例
図７は、一実施形態に係る静電保護回路５０の構成を例示する図である。静電保護回路５０は、抵抗素子１〜３を用いた回路（半導体装置）の一例である。この例で、静電保護回路５０は、端子６０と回路７０との間に設けられ、端子６０を介して入力される静電気により回路７０が破壊されるのを防止する。

静電保護回路５０は、保護抵抗５１、ダイオード５２、およびダイオード５３を有する。ダイオード５２およびダイオード５３は、この例ではＦＥＴ（電界効果トランジスター）のソースとゲートとをショートさせたもので、入力された静電気を回路７０に与えずに電源線ＶＳＳまたはＶＤＤに逃がすためのものである。保護抵抗５１は、上述の抵抗素子１〜３のいずれかで形成されたもので、抵抗素子９を用いた場合と比較して抵抗値を高く保ちつつ、放熱性を向上させることができる。すなわち、抵抗体（本体部１１）が溶断してしまう可能性を低減することができる。

３．静電保護回路の適用例
図１０は、一実施形態に係る電気光学パネル１０００の構成を例示する図である。電気光学パネル１０００は、例えば、プロジェクターのライトバルブ、または直視の表示装置として用いられる電気光学装置の一例である。電気光学パネル１０００は、電気光学素子１１００、駆動回路１２００、駆動回路１３００、および温度検出回路１４００を有する。電気光学パネル１０００は、例えば、いわゆるＳＯＧ（System On Glass）であり、駆動回路１２００、駆動回路１３００、および温度検出回路１４００は、電気光学パネル１０００を構成する透光性基板１５００上に形成されている。

電気光学素子１１００は、電気信号に応じて表示状態が変化する素子、例えば液晶素子または有機ＥＬ（Electroluminescence）素子である。この例では、複数の電気光学素子１１００がマトリクス状に配置されている（なお図ではマトリクス状に配置された複数の電気光学素子１１００を一体として表している）。駆動回路１２００および駆動回路１３００は、電気光学素子１１００を駆動、すなわち複数の電気光学素子１１００の表示を制御するための回路である。例えば、駆動回路１２００は電気光学素子１１００のマトリクスの中から制御対象の行を選択する回路であり、駆動回路１３００は選択された行の電気光学素子１１００の表示状態を制御する信号を供給する回路である。

温度検出回路１４００は、電気光学パネル１０００の温度を検出（検知）する回路である。電気光学素子１１００の特性が温度によって変化する場合があるので、電気光学素子１１００に対しては温度に応じた制御が行われることが好ましい。またプロジェクターのライトバルブとして電気光学パネル１０００を組み込んだプロジェクターでは、筐体の内部温度に応じた冷却の目的で空調のファン制御を行うための温度情報が必要とされる。温度検出回路１４００は、温度に応じた制御を行うための情報（温度情報）を提供する。

図１１は、温度検出回路１４００の構成を例示する図である。温度検出回路１４００は、温度検出素子１４１、静電保護回路１４２、端子１４３、および端子１４４を有する。温度検出素子１４１は、直列に接続された複数のダイオードを有する（なお図では１個のダイオードのみ示している）。静電保護回路１４２は、温度検出素子１４１を静電破壊から保護するための回路であり、実施形態で説明した抵抗素子１〜３のいずれかを用いた回路の一例である。

温度検出回路１４００は、例えば以下のように動作する。定電流源（図示略）から端子１４３に定電流を与える。この電流は温度検出素子１４１を流れる。温度検出素子１４１を構成する複数のダイオードの順方向電圧は温度によって変化する。したがって、端子１４３および端子１４４の間の電圧は温度によって変化する。この電圧を観測すれば、温度に関連する情報が得られる。

静電保護回路１４２は、複数のダイオード１４２１（なお図では１個のダイオードのみ示している）、ＦＥＴ１４２２、容量１４２３、容量１４２４、抵抗１４２５、抵抗１４２６、および抵抗１４２７を有する。抵抗１４２５および抵抗１４２６には、実施形態で説明した抵抗素子１〜３のいずれかが用いられる。端子１４３と端子１４４との間に静電気によるサージが入ると、例えば端子１４３側の電位が上昇し、容量１４２３および容量１４２４の容量分圧によりＦＥＴ１４２２のゲート電位が上昇する。ゲート電位の上昇によりＦＥＴ１４２２はオン状態となる。ＦＥＴ１４２２がオン状態となるとサージによる電流がＦＥＴ１４２２を介して端子１４４側に流れる。こうして、温度検出素子１４１に流れるサージ起因の電流は、静電保護回路１４２によって抑制される。

なお、静電保護回路１４２の回路構成はこれに限定されるものではない。例えば、複数のダイオード１４２１は省略されてもよい。また、電気光学パネル１０００はＳＯＧに限定されず、駆動回路１２００、駆動回路１３００、および温度検出回路１４００の少なくとも一部はガラス基板とは別に形成されてもよい。

４．変形例
本発明は上述の実施形態に限定されるものではなく種々の変形実施が可能である。以下、変形例をいくつか説明する。以下の変形例のうち２つ以上のものが組み合わせて用いられてもよい。

図８は、本体部１１の平面形状の別の例を示す図である。本体部１１の形状は長方形（短冊）のものに限定されない。図８（Ａ）の例で、本体部１１は、複数箇所で屈曲した形状を有する。本体部１１の形状をこのように屈曲した形状とすることにより、単純な長方形とする場合と比較して入力部から出力部までの直線距離に対して抵抗値を大きくすることができる。図８（Ｂ）は、図８（Ａ）の本体部１１に対して設けられた突出部を例示する図である。本体部１１の形状を屈曲させても、突出部を設けることが可能である。

図９は、突出部の平面形状の別の例を示す図である。この例では、本体部１１に対し、突出部１８および突出部１９が設けられている。突出部１８は本体部１１に直接接続されている。突出部１９は本体部１１には直接接続されておらず、突出部１８に接続されている。この例によれば、突出部１８のみを用いる場合と比較して半導体層の体積をさらに増やすことができるので、さらに放熱性を高めることができる。また、この例で、コンタクトホールは、突出部１８に相当する位置において、電流経路（図９では上下方向）と交差する方向に並んで配置されている。図６のような１つの突出部に対応する位置に複数のコンタクトホールが配置される場合に、電流経路と交差する方向に並ぶように配置されてもよい。

なお、本体部に直接接続されている突出部が複数、互いに直接接続されていると、突出部を介した電流経路が生じてしまう場合がある。したがって、本体部に直接接続されている突出部同士は互いに分離していることが好ましい。

抵抗素子の層構造は図４で例示したものに限定されない。例えば、抵抗素子は、絶縁層を介して積層された複数の金属層（いわゆる多層配線）を有してしてもよい。この場合、スルーホールを介して半導体層と接続された金属層にさらにスルーホールを設け、さらに別の金属層と接続してもよい。この例によれば、基板に対して垂直な方向から見た面積は同一のまま、金属層の体積をさらに増やすことができるので、さらに放熱性を高めることができる。

抵抗素子を構成する要素（本体部、突出部、放熱部、およびコンタクトホール）の形状および数は実施形態で例示したものに限定されない。また、これらを形成するための材料も、実施形態で説明したものに限定されない。

抵抗素子の適用例は静電保護回路に限定されない。静電保護回路以外の回路に本発明に係る抵抗素子が適用されてもよい。

１…抵抗素子、１１…本体部、１２…突出部、１３…突出部、１４…突出部、１５…突出部、２１…放熱部、２２…放熱部、３１…コンタクトホール、３２…コンタクトホール、３３…コンタクトホール、３４…コンタクトホール、９…抵抗素子、９１…本体部、９２…放熱部、９３…放熱部、９４…コンタクトホール、９５…コンタクトホール、１０００…電気光学パネル、１１００…電気光学素子、１２００…駆動回路、１３００…駆動回路、１４００…温度検出回路、１５００…透光性基板、１４１…温度検出素子、１４２…静電保護回路、１４３…端子、１４４…端子、１４２１…ダイオード、１４２２…ＦＥＴ、１４２３…容量、１４２４…容量、１４２５…抵抗、１４２６…抵抗、１４２７…抵抗

Claims (9)

1. 基板の上に形成され、入力部から出力部までの電流経路を含む本体部と前記本体部から突出した突出部とを含む第１導電層と、
   前記第１導電層よりも抵抗率の低い材料を用いて、当該第１導電層の上に絶縁層を介して形成された第２導電層と、
   前記絶縁層のうち前記突出部に対応する位置に設けられ、前記第１導電層から前記第２導電層まで貫通したコンタクトホールを含む接続部と
   を有する抵抗素子。
2. 前記突出部は、前記基板に垂直かつ前記電流経路に平行な断面の断面積が狭い第１部分と広い第２部分とを有し、
   前記第１部分の断面積は、前記本体部の前記電流経路に垂直な断面積よりも狭い
   ことを特徴とする請求項１に記載の抵抗素子。
3. 前記絶縁層のうち前記第２部分に対応する位置に、前記コンタクトホールが複数設けられている
   ことを特徴とする請求項２に記載の抵抗素子。
4. 前記複数のコンタクトホールは、前記電流経路と交差する方向に配置されている
   ことを特徴とする請求項３に記載の抵抗素子。
5. 前記突出部は、前記本体部に接続された第１突出部および当該第１突出部に接続された第２突出部を有し、
   前記複数のコンタクトホールは、前記第１突出部において前記電流経路と交差する方向に配置されている
   ことを特徴とする請求項３に記載の抵抗素子。
6. 前記突出部と同じ方向に前記本体部から突出する他の突出部を備え、前記突出部と前記他の突出部とは互いに分離されて配置される
   ことを特徴とする請求項１ないし５のいずれか一項に記載の抵抗素子。
7. 請求項１ないし６のいずれか一項に記載の抵抗素子を有する静電保護回路。
8. 請求項７に記載の静電保護回路と、
   前記静電保護回路に電気的に接続された温度検出素子と
   を有する温度検出回路。
9. 請求項８に記載の温度検出回路を有する電気光学装置。

Images