JP2016175814A - グラフェン配線構造及びその製造方法 - Google Patents

グラフェン配線構造及びその製造方法 Download PDF

Info

Publication number
JP2016175814A
JP2016175814A JP2015059052A JP2015059052A JP2016175814A JP 2016175814 A JP2016175814 A JP 2016175814A JP 2015059052 A JP2015059052 A JP 2015059052A JP 2015059052 A JP2015059052 A JP 2015059052A JP 2016175814 A JP2016175814 A JP 2016175814A
Authority
JP
Japan
Prior art keywords
metal
graphene
compound
multilayer graphene
interlayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015059052A
Other languages
English (en)
Other versions
JP5944547B1 (ja
Inventor
酒井　忠司
Tadashi Sakai
忠司 酒井
久生 宮崎
Hisao Miyazaki
久生 宮崎
片桐　雅之
Masayuki Katagiri
雅之 片桐
雄一 山崎
Yuichi Yamazaki
雄一 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2015059052A priority Critical patent/JP5944547B1/ja
Priority to US15/055,894 priority patent/US9679851B2/en
Application granted granted Critical
Publication of JP5944547B1 publication Critical patent/JP5944547B1/ja
Publication of JP2016175814A publication Critical patent/JP2016175814A/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53276—Conductive materials containing carbon, e.g. fullerenes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Geometry (AREA)

Abstract

【課題】実施形態は、グラフェンへの層間化合物のインターカレーション効果の低下を改善して低抵抗を実現する配線構造およびその製造方法を提供しようとするものである。
【解決手段】実施形態のグラフェン配線構造は、多層グラフェンと、多層グラフェンの層間に存在する第１層間化合物と、多層グラフェンの層間に存在する酸化物、窒化物と炭化物のうちの少なくともいずれかを含む第２層間化合物とを有する。
【選択図】図１

Description

実施形態は、グラフェン配線構造及びその製造方法に関する。
メモリー等の高集積化や微細化に伴い、チップ内の多層配線にも微細化が要求されており、最も先行するフラッシュメモリーでは、2020年頃にもハーフピッチ10nm以下の領域に突入することが予想されている。一方で、現在用いられているCu等の金属配線では非弾性散乱の増加等により微細化に伴って抵抗率が急増しつつあり、材料の限界に近づきつつある。これに対して、グラフェンやカーボンナノチューブ（CNT:Carbon Nanotube）に代表されるナノカーボン材料は、微細領域でも金属に比べて顕著に長い平均自由行程や高い移動度等が報告されており、次世代の微細配線材料として期待される。中でもグラフェンは既存のＬＳＩ（Large Scale Integration）プロセスと整合性のよいリソグラフィプロセスで微細幅配線が形成できる可能性を持っており、ＣＶＤ（Chemical Vapor deposition）による多層グラフェンをベースに微細幅集積配線として開発が活発化しつつある。
多層グラフェンは、そのまま細線化しただけでは抵抗が高く配線として用いるには不十分である。このため、多層グラフェン層間に層間化合物を挿入（インターカレーション）させて、抵抗を低減する開発が行われている。インターカレーション自体は30年以上以前からグラファイトに対して広く研究がなされてきた技術であり、多くの層間化合物が知られており、それによる抵抗低減効果が示されている。しかし、このインターカレーションを微細幅のグラフェンに適用すると、微細化に従ってドーピング強度が低下し、抵抗低減効果が得られなくなる課題が生じている。また、集積化に求められる低温ＣＶＤ等により形成したグラフェンでは、線幅に依らず十分なドーピング強度を得ることが困難であるという課題が生じている。
特開２０１４−９６４１１号公報
実施形態は、グラフェンへの層間化合物のインターカレーション効果の低下を改善して低抵抗を実現する配線構造およびその製造方法を提供しようとするものである。
実施形態のグラフェン配線構造は、多層グラフェンと、多層グラフェンの層間に存在する第１層間化合物と、多層グラフェンの層間に存在する酸化物、窒化物と炭化物のうちの少なくともいずれかを含む第２層間化合物とを有する。
図１は、実施形態のグラフェン配線構造の斜視模式図である。 図２は、実施形態のグラフェン配線構造の断面模式図である。 図３は、実施形態のグラフェン配線構造のラマンシフトを示すグラフであるである。 図４は、実施形態のグラフェン配線構造のラマンシフトを示すグラフであるである。 図５は、実施形態のグラフェン配線構造のラマンシフトを示すグラフであるである。
（実施形態１）
実施形態１のグラフェン配線構造は、多層グラフェンと、多層グラフェンの層間に存在する第１層間化合物と、多層グラフェンの層間に存在する酸化物、窒化物と炭化物のうちの少なくともいずれかを含む第２層間化合物とを有する。
図１に実施形態１のグラフェン配線構造の斜視模式図を示す。図１のグラフェン配線構造は、多層グラフェン１と、第１層間化合物２と、第２層間化合物３とを有する。図２に実施形態１のグラフェン配線構造の断面模式図を示す。図２の断面図は、多層グラフェン１の層間（粒界Ａ、欠陥Ｂ、層間Ｃ）と外周部（側面Ｄ、最表面Ｅ、最底面Ｆ）に第２層間化合物３が存在し、第１層間化合物２が多層グラフェン１の層間に存在することを示している。なお、例えば、最低面Ｆ側に基板等が存在する場合は、最低面Ｆ側には、第２層間化合物３が存在しないもしくは少し存在する。
実施形態のグラフェン配線構造は、例えば、半導体装置内の横方向配線に使用される。そこで、実施形態のグラフェン配線構造は、半導体装置内の電極等の端子間を接続する微細配線に使用されることが好ましい。実施形態のグラフェン配線構造を採用する半導体装置としては、ＭＰＵ（Micro-Processing Unit）やＮＡＮＤフラッシュメモリチップなどの微細配線が要求される半導体装置等が挙げられる。
多層グラフェン１は、配線状に加工された平面状のグラフェンシート（いわゆるグラフェンナノリボン）が積層したものである。グラフェン配線構造１００の配線幅、つまり、多層グラフェン１の配線幅は、従来技術において層間化合物が漏出しやすい３μｍ以下である。具体的には、グラフェン配線で要求される配線幅である２０ｎｍ以下、１０ｎｍ以下（例えば、５ｎｍ以上１０ｎｍ）が、実施形態の第１層間化合物２の漏出を抑える効果が顕著となるため好ましい。多層グラフェン１の配線幅は、走査型電子顕微鏡もしくは透過型電子顕微鏡で観察して、測定することができる。
実施形態の多層グラフェン１は、平面状のグラフェンシートが例えば１０層から１００層程度積層した積層物である。多層グラフェン１の厚さは、平面状グラフェンシートの積層数と層間化合物によって変わるが、典型的には５ｎｍ以上５０ｎｍ以下である。多層グラフェン１は、単結晶グラフェンでも多結晶グラフェンでも実施形態の効果を有する。多層グラフェン１が、多結晶グラフェンの場合、その欠陥や粒界から酸化、窒化ないし炭化処理がされやすいため、第１層間化合物２の漏出を抑える観点から多層グラフェン１が多結晶グラフェンであることがより好ましい。多結晶グラフェンは、例えば低温ＣＶＤ法で作製される。
第１層間化合物２は、多層グラフェン１の層間に存在する。第１層間化合物２は、多層グラフェン１の導電性を向上させる分子又は原子が１種以上用いられる。具体的な第１層間化合物２としては、金属塩化物、金属フッ化物、アルカリ金属、アルカリ土類金属、ハロゲンやハロゲン間化合物の中から選ばれる１種以上が挙げられる。第１層間化合物２は、付与する導電性や製造条件を考慮して好適なものが選択される。
金属塩化物や金属フッ化物に含まれる金属として具体的には、Ｆｅ、Ｃｕ、ＡｌとＭｏの中から選ばれる１種以上が挙げられる。Ｆｅ、Ｃｕ、ＡｌやＭｏの金属を含む金属塩化物としては、ＦｅＣｌ３、ＣｕＣｌ２、ＡｌＣｌ３とＭｏＣｌ５等の中から選ばれる１種以上が挙げられる。金属フッ化物に含まれる金属として具体的には、ＢやＡｓ等が挙げられる。ＢやＡｓの金属を含む金属フッ化物としては、ＢＦ３やＡｓＦ５等の中から選ばれる１種以上が挙げられる。
アルカリ金属としては、Ｌｉ、ＮａやＫ等の中から選ばれる１種以上が挙げられる。
アルカリ土類金属としては、ＭｇやＣａ等の中から選ばれる１種以上が挙げられる。
ハロゲンとしては、Ｆ２、Ｃｌ２、Ｂｒ２やＩ２等の中から選ばれる１種以上が挙げられる。
ハロゲン間化合物としては、Ｉとその他ハロゲン（Ｆ、Ｃｌ、Ｂｒ）からなる化合物が挙げられる。より具体的なハロゲン間化合物としては、ＩＢｒ、ＩＣｌ等の中から選ばれる１種以上が挙げられる。
これらの具体的な第１層間化合物２は、Ｆｅ、Ｃｕ、ＡｌやＭｏの金属を含む金属塩化物、ＢやＡｓの金属を含む金属フッ化物、Ｌｉ、Ｎａ、Ｋ、Ｍｇ、Ｃａ、Ｆ２、Ｃｌ２、Ｂｒ２、Ｉ２、Ｉとその他ハロゲン（Ｆ、Ｃｌ、Ｂｒ）からなる化合物の中から選ばれる１種以上が好ましい。
これらのより具体的な第１層間化合物２は、ＦｅＣｌ３、ＣｕＣｌ２、ＡｌＣｌ３、ＭｏＣｌ５、ＢＦ３、ＡｓＦ５、Ｌｉ、Ｎａ、Ｋ、Ｍｇ、Ｃａ、Ｆ２、Ｃｌ２、Ｂｒ２、Ｉ２、ＩＢｒ、ＩＣｌの中から選ばれる１種以上が好ましい。
第２層間化合物３は、少なくとも多層グラフェン１の層間に存在する。第２層間化合物３は、金属酸化物、金属窒化物と金属炭化物のうちのいずれか１種以上であることが好ましい。金属酸化物、金属窒化物と金属炭化物は、Ｆｅ、Ｃｕ、ＡｌとＭｏからなる金属の中から選ばれる１種以上を含む金属の化合物（酸化物、窒化物、炭化物）である。
金属酸化物の具体例としては、Ｆｅ２Ｏ３、ＣｕＯ、Ａｌ２Ｏ３、ＭｏＯ２等の中から選ばれる１種以上が挙げられる。金属窒化物の具体例としては、Ｆｅ３Ｎ、Ｃｕ３Ｎ２、ＡｌＮ、ＭｏＮｘ等の中から選ばれる１種以上が挙げられる。金属炭化物の具体例としては、Ｆｅ３Ｃ、Ｃｕ２Ｃ、Ａｌ４Ｃ３、Ｍｏ２Ｃ等の中から選ばれる１種以上が挙げられる。
第１層間化合物２と第２層間化合物３は共通する金属を有してもよいし、第１層間化合物２と第２層間化合物３は共通する金属を有しなくてもよい。
次に、多層グラフェン１と第１層間化合物２及び第２層間化合物３の関係について説明する。実施形態の多層グラフェン１の層間には、上述の通り多層グラフェン１の導電性を向上させる第１層間化合物２が存在する。第１層間化合物２は、多層グラフェン１の幅が５μｍを超えるなどの太い配線幅であれば、安定に存在するが、３μｍ以下、さらに狭い、ナノオーダーの配線幅では、第１層間化合物２が不安定となり、第１層間化合物２は、多層グラフェン１の層間から漏出しやすくなることがわかった。
図３に配線幅の異なる多層グラフェン１に第１層間化合物２を挿入させたラマンシフトのグラフを示す。図３のラマンシフトでは、第２層間化合物３を含まない試料を測定した。多層グラフェン１に第１層間化合物２を挿入させた後に、試料を大気雰囲気下に置き、ラマンシフトを測定した。図３のグラフでは、縦軸が強度（Intensity 単位なし a.u.）であり、横軸がラマンシフト（Raman shift 単位 cm-1）である。図３では、二点長鎖線は１０μｍ幅の多層グラフェン１、実線は４μｍ幅の多層グラフェン１、一点長鎖線は３μｍ幅の多層グラフェン１、破線は２μｍ幅の多層グラフェン１のラマンシフトを示す。多層グラフェン１は、高温（１０００℃）ＣＶＤで作製した多結晶グラフェンを１０μｍ幅から２μｍ幅まで、加工した。高温ＣＶＤで作製した多層グラフェン１は、粒界および欠陥が少ない。第１層間化合物２としては、ＦｅＣｌ３を用いた。多層グラフェン１に由来するピークは、１５８０ｃｍ−１付近に存在する。また、ＦｅＣｌ３が多層グラフェン１の層間に存在することに由来するラマンシフトのピークは、１６２５ｃｍ−１付近に存在する。図３から明らかなように、多層グラフェン１の配線幅が３μｍと４μｍで１５８０ｃｍ−１付近のピークと１６２５ｃｍ−１付近のピークの強度比が非常に異なることがわかる。つまり、配線幅が３μｍ以下の多層グラフェン１では、第１層間化合物２が漏出しやすいことがわかる。図３のグラフの結果から、ＦｅＣｌ３（第１層間化合物２）は、多層グラフェン１の側面から漏出しやすいことがわかる。
図４に配線幅の異なる多層グラフェン１に第１層間化合物２を挿入させた別のラマンシフトのグラフを示す。図４のラマンシフトでは、第２層間化合物３を含まない試料を測定した。多層グラフェン１に第１層間化合物２を挿入させた後に、試料を大気雰囲気下に置き、ラマンシフトを測定した。図４のグラフでは、縦軸が強度（Intensity 単位なし a.u.）であり、横軸がラマンシフト（Raman shift 単位 cm-1）である。図４のグラフに示すラマンシフトは６５０℃の低温ＣＶＤで作製した配線幅の異なる多層グラフェン１を用いている。第１層間化合物２としては、ＦｅＣｌ３を用いた。図４では、二点長鎖線は１μｍ幅の多層グラフェン１、実線は５μｍ幅の多層グラフェン１、一点長鎖線は２０μｍ幅の多層グラフェン１のラマンシフトを示す。多層グラフェン１に由来するピークは、１５８０ｃｍ−１付近に存在する。また、ＦｅＣｌ３が多層グラフェン１の層間に存在することに由来するラマンシフトのピークは、１６２５ｃｍ−１付近に存在する。低温ＣＶＤで作製した多層グラフェン１は、高温ＣＶＤで作製した多層グラフェン１と比べて、欠陥や粒界が多い。図４のグラフでは、配線幅に関係なく、多くのＦｅＣｌ３が多層グラフェン１から漏出していることが、１５８０ｃｍ−１付近に存在するピークと、１６２５ｃｍ−１付近に存在するピークの強度比からわかる。図４のグラフの結果からＦｅＣｌ３（第１層間化合物２）は、多層グラフェン１の側面からだけでなく、多層グラフェン１の粒界や欠陥から漏出しやすいことがわかる。
そこで、実施形態では、第１層間化合物２を安定化させるため、つまり、多層グラフェン１の側面、粒界や欠陥からの漏出を抑えるために、多層グラフェン１の層間において、第１層間化合物２と第２層間化合物３を混在させている。第２層間化合物３は、金属酸化物、金属窒化物や金属炭化物であるため、第１の層間化合物２よりも第２の層間化合物３は安定である。多層グラフェン１層間に、第２層間化合物３が存在すると、第２層間化合物３が第１層間化合物２の移動や層間からの漏出を妨げる障害物となることで、第１層間化合物２を多層グラフェン１の層間に安定に存在させることができる。
第１層間化合物２は、多層グラフェン１を構成する平面状のグラフェンシートの層間の中でも粒界と欠陥から非常に漏出しやすい。そこで、第２層間化合物３は、図１および図２のように平面状のグラフェンシートの粒界と欠陥のうちの少なくとも一部を塞ぐように存在していることが好ましい。図２の断面図には、第２層間化合物３によって第１層間化合物２の漏出を抑えた多層グラフェンの配線構造が示される。図２の断面図の第２層間化合物３は、多層グラフェン１の粒界Ａ、欠陥Ｂ、層間Ｃ、側面Ｄ、最表面Ｅ、最底面Ｆに存在し、第１層間化合物２を安定化させている。
多層グラフェン１を構成する平面状グラフェンシートの粒界や欠陥に第２層間化合物３が存在することで、第１層間化合物２が安定化された領域が多層グラフェン１に存在すると、かかる領域が導電パスを形成するため、一部の領域で第１層間化合物２が安定化されることで、多層グラフェン１の導電性が低抵抗化する。導電パスのすべてが第１層間化合物２と第２層間化合物３によって低抵抗化されていることがより好ましい。低抵抗化される領域が増加することで、配線抵抗による発熱を抑えることができ、発熱による第１層間化合物２の漏出を抑えることができる。
第２層間化合物３は、多層グラフェン１の側面の少なくとも一部に存在することがより好ましい。多層グラフェン１の側面とは、多層グラフェン１を構成する平面状グラフェンシートの端面からなる多層グラフェン１の積層面である。第２層間化合物３が多層グラフェン１の側面に存在すると、第１層間化合物２の漏出をより抑えることができるため好ましい。なお、かかる観点から、第２層間化合物３は、多層グラフェン１の側面の全面に存在することがさらにより好ましい。多層グラフェン１の側面では、平面状グラフェンシートの粒界や欠陥よりも第２層間化合物３同士が接続しやすい。第２層間化合物３は、単体よりも第２層間化合物３と接続することで、より安定化するため、多層グラフェン１の低抵抗化に寄与する。
第２層間化合物３は、多層グラフェン１の表面にさらに存在し、多層グラフェン１の表面に存在する第２層間化合物３は、多層グラフェン１の側面に存在する第２層間化合物と接続することがより好ましい。多層グラフェン１の表面と側面に存在する第２層間化合物３によって、多層グラフェン１の表面の第２層間化合物３が多層グラフェン１の側面の第２層間化合物３を安定化するという点で、好ましい。なお、多層グラフェン１の表面とは、多層グラフェン１を構成する平面状グラフェンシートの最表面と最低面である。
上記のとおり、実施形態では、多層グラフェン１の層間、側面や表面などに存在する第２層間化合物３によって、第１層間化合物２の漏出を防ぐことで、多層グラフェン１の導電性を向上させることができる。
図５に、多層グラフェン１と、多層グラフェン１の層間に第１層間化合物２と第２層間化合物３が存在する試料のラマンシフトのグラフを示す。による実証実験についての説明をする。図５のグラフでは、縦軸が強度（Intensity 単位なし a.u.）であり、横軸がラマンシフト（Raman shift 単位 cm-1）である。図５の実線は、配線幅２μｍの層間にＦｅＣｌ３（第１層間化合物２）とＦｅ２Ｏ３（第２層間化合物３）が存在する低温ＣＶＤで作製した多層グラフェン１のラマンシフトである。図５の一点長鎖線は、層間にＦｅＣｌ３（第１層間化合物２）もＦｅ２Ｏ３（第２層間化合物３）も存在しない層間化合物の挿入処理を行っていない試料のラマンシフトである。図５の実線と一点長鎖線を比較すると、実線のグラフでは、１５８０ｃｍ−１付近に存在するピークが小さく、１６２５ｃｍ−１付近に存在するピークが大きいことがわかる。配線幅が狭いにもかかわらず、図５の実線のグラフの試料が多くのＦｅＣｌ３（第１層間化合物２）を保持していることがわかる。これは、Ｆｅ２Ｏ３（第２層間化合物３）によってＦｅＣｌ３（第１層間化合物２）の漏出を抑えていることを示している。低温ＣＶＤで作製した多層グラフェン１を用いているが、第１層間化合物２の漏出を抑えていることから、第２層間化合物３によって、多層グラフェン１の側面、粒界や欠陥からの第１層間化合物２の漏出を抑えることができることがわかる。
（実施形態２）
次に、実施形態２として、実施形態のグラフェン配線構造の製造方法の一形態について説明する。以下に説明するグラフェン配線構造の製造方法は、配線形状に加工された多層グラフェン１の層間に第１層間化合物２を挿入させる工程と、第１層間化合物２が挿入された多層グラフェン１の層間に第２層間化合物３を形成する工程とを有する。第１層間化合物２が挿入された多層グラフェン１の層間に第２層間化合物３を形成する工程は、酸化性ガス、窒化性ガスもしくは炭化性ガスを含む雰囲気で、第１層間化合物２が挿入された多層グラフェン１を処理することが好ましい。
まず、ＣＶＤ法により作製した多層グラフェンに１０ｎｍ以上３μｍ以下の配線幅となるように配線形状に加工したマスクを形成する。そして、リソグラフィ技術を用いて多層グラフェン層を配線状に細線化して、多層グラフェン１を形成する。多層グラフェン１は、予め配線形状に加工されたものを用いてもよい。
多層グラフェン１の層間に第１層間化合物２を挿入させる工程は、第１層間化合物２と不活性ガスの混合ガス雰囲気中で多層グラフェン１を処理して、第１層間化合物２を多層グラフェン１の層間へインターカレート（挿入）させる処理である。本工程の雰囲気下で、例えば２００℃から３００℃まで加熱し、多層グラフェン１の層間に第１層間化合物２が十分にインターカレートされるまで保持する。実施形態２では、第１層間化合物２を酸化、窒化もしくは炭化させるため、第１層間化合物２は、Ｆｅ、Ｃｕ、ＡｌとＭｏの中から選ばれる１種以上の金属を含む塩化物を用いる。実施形態２の具体的な第１層間化合物２は、実施形態１に挙げられている。
次の第１層間化合物２が挿入された多層グラフェン１の層間に第２層間化合物３を形成する工程は、第１層間化合物２と不活性ガスを混合した雰囲気を酸化性ガス、窒化性ガスもしくは炭化性ガスを含む雰囲気に置換して、酸化物、窒化物もしくは炭化物を形成させる処理である。酸化性ガス、窒化性ガスもしくは炭化性ガスによって、第１層間化合物２よりも物理的ないし化学的に安定な第２層間化合物３を形成して第１層間化合物２の漏出を防ぐ。
不活性ガスとしては、ヘリウム、アルゴンなどの希ガスや窒素ガス等が好ましい。第１層間化合物２や多層グラフェン１と反応しない成分であれば、本工程の雰囲気に含まれていてもよい。圧力や処理時間は、線幅などの条件に応じて適宜調整され、十分なインターカレーションが生じる条件で多層グラフェン１を処理する。
多層グラフェン１の層間に存在する第１層間化合物２の金属塩化物に含まれる金属を酸化、窒化もしくは炭化させて第２層間化合物３を形成する。酸化性ガス、窒化性ガスもしくは炭化性ガスは多層グラフェン１の層間からだけでなく多層グラフェン１の粒界や欠陥へも侵入し、金属と反応することで第２層間化合物３を形成する。かかる方法では、第１層間化合物２の漏出部位である層間、粒界や欠陥に第２層間化合物２を多く形成することで、第１層間化合物２の漏出部位を第２層間化合物３で塞ぐことができ、グラフェン配線構造の導電性低下を防ぐことができる。
酸化性ガスとしては、酸素ガス、酸素プラズマガス、一酸化二窒素プラズマガス等の酸化性作用を有するガスが挙げられる。窒化性ガスとしては、アンモニア、アンモニアプラズマ、窒素プラズマなどの窒化性作用を有するガスが挙げられる。炭化性ガスとしては、アセチレンなどの炭化水素系の炭化性作用を有するプラズマガスが挙げられる。圧力や処理時間は、ガス種や線幅などの条件に応じて適宜調整され、第２層間化合物３が生成される条件で処理をする。
なお、酸化性ガスを含む雰囲気に置換してから、さらに、窒化性ガスまたは炭化性ガスを含む雰囲気に置換してもよい。このように雰囲気を置換することで、酸化物、窒化物と炭化物の二種類以上の化合物が第２層間化合物３として形成される。
第２層間化合物３を第１層間化合物２が挿入された多層グラフェン１に形成する前に、多層グラフェン１をそのまま常温に戻したり、もしくは、多層グラフェン１を大気へ解放したりすると好ましくない。その理由は、既述のように第１層間化合物２は、次第に多層グラフェン１の層間から漏出し、抵抗低減効果は減失する。常温に戻すと、比較的不安定な第１層間化合物２は多層グラフェン１が漏出しやすくなる。また、大気へ開放すると、大気中の水分等の作用により第１層間化合物２が漏出しやすくなる。そこで、速やかに次工程に以降することが好ましく、より好ましくは、１００℃以上３００℃以下の温度を維持して、大気と多層グラフェン１を接触させずに次工程に以降することが好ましい。
（実施形態３）
次に、実施形態３として、実施形態のグラフェン配線構造の製造方法の一形態について説明する。以下に説明するグラフェン配線構造の製造方法は、配線形状に加工された多層グラフェン１の層間に第１層間化合物２を挿入させる工程と、第１層間化合物２が挿入された多層グラフェン１の層間に第２層間化合物３を形成する工程とを有する。第１層間化合物２が挿入された多層グラフェン１の層間に第２層間化合物３を形成する工程は、金属もしくは金属塩化物及び酸化性ガス、窒化性ガスもしくは炭化性ガスを含む雰囲気で、第１層間化合物２が挿入された多層グラフェン１を処理することが好ましい。
実施形態２では、多層グラフェン１の層間に第１層間化合物２を挿入させる工程で用いていた第１層間化合物２と不活性ガスを混合した雰囲気を酸化性ガス、窒化性ガスもしくは炭化性ガスを含む雰囲気に置換していたが、実施形態３では、多層グラフェン１の層間に第２層間化合物３を形成する工程において、金属もしくは金属塩化物及び酸化性ガス、窒化性ガスもしくは炭化性ガスを含む雰囲気を用いることが、実施形態２と異なる。実施形態３と実施形態２において、共通する処理や雰囲気などはその説明を省略する。
実施形態３では、第１層間化合物２を酸化、窒化もしくは炭化せずに第２層間化合物３を形成することができる。そのため、実施形態３では、第１層間化合物は、第１層間化合物がＦｅ、Ｃｕ、ＡｌとＭｏの中から選ばれる１種以上の金属を含む塩化物に限られず、実施形態１で挙げた第１層間化合物２を用いることができる。
第１層間化合物がＦｅ、Ｃｕ、ＡｌとＭｏの中から選ばれる１種以上の金属を含む塩化物を含む場合は、第１層間化合物２も酸化、窒化もしくは炭化されて第２層間化合物３の一部となる場合がある。第１層間化合物がＦｅ、Ｃｕ、ＡｌとＭｏの中から選ばれる１種以上の金属を含む塩化物以外である場合は、酸化性ガス、窒化性ガスもしくは炭化性ガスを含む雰囲気中に含まれる金属もしくは金属塩化物が反応して第２層間化合物３となる。
第２層間化合物３は、酸化性ガス、窒化性ガスもしくは炭化性ガスを含む雰囲気中に含まれる金属もしくは金属塩化物を酸化、窒化もしくは炭化することによって形成される。また、酸化性ガス、窒化性ガスもしくは炭化性ガスによって、第１層間化合物２が酸化、窒化もしくは炭化することによっても形成される。第１層間化合物２に含まれる金属と第２層間化合物３に含まれる金属は、共通でもよいし、異なっていてもよい。
酸化性ガス、窒化性ガスもしくは炭化性ガスと反応して第２層間化合物３となる金属もしくは塩化物は、Ｆｅ、Ｃｕ、ＡｌとＭｏからなる金属の中から選ばれる１種以上の金属もしくはＦｅ、Ｃｕ、ＡｌとＭｏからなる金属の中から選ばれる１種以上の金属の塩化物であることが好ましい。金属は易酸化性、易窒化性もしくは易炭化性の状態であることが好ましいため、金属はイオン化していることが好ましい。より具体的な金属塩化物は、ＦｅＣｌ３、ＣｕＣｌ２、ＡｌＣｌ３、ＭｏＣｌ５の中から選ばれる１種以上が２層間化合物３となる金属もしくは塩化物として好ましい。
なお、酸化性ガスと金属または金属塩化物を含む雰囲気に置換してから、さらに、酸化性ガスを窒化性ガスまたは炭化性ガスを含む雰囲気に置換してもよい。このように雰囲気を置換することで、酸化物、窒化物と炭化物の二種類以上の化合物が第２層間化合物３として形成される。
実施形態３の処理方法では、金属もしくは金属塩化物と酸化性ガス等を第１層間化合物２が層間に挿入された多層グラフェン１に処理するため実施形態２の処理方法と比較して、多層グラフェン１の外周部である側面および表面への第２層間化合物３の形成が多くなり、第１層間化合物２の漏出を抑える観点から好ましい。実施形態３の製造方法においても、実施形態２と同様に第１層間化合物２の漏出部位を第２層間化合物３で塞ぐことができ、グラフェン配線構造の導電性低下を防ぐことができる。
（実施形態４）
次に、実施形態４として、実施形態のグラフェン配線構造の製造方法の一形態について説明する。以下に説明するグラフェン配線構造の製造方法は、配線形状に加工された多層グラフェン１の層間に第１層間化合物２を挿入させる工程と、第１層間化合物２が挿入された多層グラフェン１の層間に第２層間化合物３を形成する工程とを有する。第１層間化合物２が挿入された多層グラフェン１の層間に第２層間化合物３を形成する工程は、酸化性ガス、窒化性ガスもしくは炭化性ガスを含む雰囲気で、第１層間化合物２が挿入された多層グラフェン１を処理し、次いで、金属もしくは金属塩化物及び酸化性ガス、窒化性ガスもしくは炭化性ガスを含む雰囲気で、多層グラフェン１を処理することが好ましい。
実施形態４は、実施形態２と実施形態３の製造方法を組み合わせたグラフェン配線構造の製造方法である。まず、酸化性ガス、窒化性ガスもしくは炭化性ガスを含む雰囲気で、第１層間化合物２が挿入された多層グラフェン１を処理することで、層間、粒界や欠陥から酸化性ガス、窒化性ガスもしくは炭化性ガスが侵入し、第２層間化合物３となる酸化物、窒化物もしくは炭化物が形成される。そこへ、さらに、金属もしくは金属塩化物及び酸化性ガス、窒化性ガスもしくは炭化性ガスを含む雰囲気で前記処理で第２層間化合物３となる酸化物、窒化物もしくは炭化物が形成された多層グラフェン１を処理することで、多層グラフェン１の外周部である側面、最表面および最低面に第２層間化合物３が形成される。第２層間化合物３を形成する処理を二種類行うことで、第１層間化合物２の漏出部位を第２層間化合物３でより塞ぐことができ、グラフェン配線構造の導電性低下をさらに防ぐことができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１…多層グラフェン、２…第１層間化合物、３…第２層間化合物、Ａ…粒界、Ｂ…欠陥、Ｃ…層間、Ｄ…側面、Ｅ…最表面、Ｆ…最低面
実施形態のグラフェン配線構造は、多層グラフェンと、多層グラフェンの層間に存在する第１層間化合物と、多層グラフェンの層間に存在する酸化物、窒化物と炭化物のうちの少なくともいずれかを含む第２層間化合物とを有し、多層グラフェンは、平面状のグラフェンシートを積層した積層物であって、平面状のグラフェンシートの粒界と欠陥のうちの少なくとも一部を塞ぐように第２層間化合物が前記多層グラフェンの層間に存在する。

Claims (10)

  1. 多層グラフェンと、
    前記多層グラフェンの層間に存在する第１層間化合物と、
    前記多層グラフェンの層間に存在する酸化物、窒化物と炭化物のうちの少なくともいずれかを含む第２層間化合物とを有することを特徴とするグラフェン配線構造。
  2. 前記多層グラフェンは、平面状のグラフェンシートを積層した積層物であって、
    前記平面状のグラフェンシートの粒界と欠陥のうちの少なくとも一部を塞ぐように第２層間化合物が前記多層グラフェンの層間に存在することを特徴とする請求項１に記載のグラフェン配線構造。
  3. 前記第２層間化合物は、前記多層グラフェンの側面に存在することを特徴とする請求項１または２に記載のグラフェン配線構造。
  4. 前記第１層間化合物は、金属塩化物、金属フッ化物、アルカリ金属、アルカリ土類金属、ハロゲンとハロゲン間化合物の中から選ばれる１種以上であり、
    前記第２層間化合物は、金属酸化物、金属窒化物と金属炭化物のうちのいずれか１種以上であることを特徴とする請求項１乃至３のいずれか１項に記載のグラフェン配線構造。
  5. 前記金属塩化物は、Ｆｅ、Ｃｕ、ＡｌとＭｏの中から選ばれる１種以上の金属の塩化物であり、
    前記金属フッ化物は、ＢとＡｓの中から選ばれる１種以上の金属のフッ化物であり、
    前記アルカリ金属、Ｌｉ、ＮａとＫの中から選ばれる１種以上であり、
    前記アルカリ土類金属は、ＭｇとＣａの中から選ばれる１種以上であり、
    前記ハロゲンは、Ｆ２、Ｃｌ２、Ｂｒ２やＩ２の中から選ばれる１種以上であり、
    前記ハロゲン間化合物は、Ｉと、Ｆ、Ｃｌ、Ｂｒの中から選ばれる１種以上との化合物であり、
    前記金属酸化物は、Ｆｅ、Ｃｕ、ＡｌとＭｏの中から選ばれる１種以上の金属の酸化物であり、
    前記金属窒化物は、Ｆｅ、Ｃｕ、ＡｌとＭｏの中から選ばれる１種以上の金属の窒化物であり、
    前記金属炭化物は、Ｆｅ、Ｃｕ、ＡｌとＭｏの中から選ばれる１種以上の金属の炭化物であることを特徴とする請求項１乃至４のいずれか１項に記載のグラフェン配線構造。
  6. 前記金属塩化物は、ＦｅＣｌ３、ＣｕＣｌ２、ＡｌＣｌ３とＭｏＣｌ５の中から選ばれる１種以上の金属の塩化物であり、
    前記金属フッ化物は、ＢＦ３とＡｓＦ５の中から選ばれる１種以上の金属のフッ化物であり、
    前記ハロゲン間化合物は、ＩＢｒとＩＣｌの中から選ばれる１種以上との化合物であり、
    前記金属酸化物は、Ｆｅ２Ｏ３、ＣｕＯ、Ａｌ２Ｏ３とＭｏＯ２の中から選ばれる１種以上の金属の酸化物であり、
    前記金属窒化物は、Ｆｅ３Ｎ、Ｃｕ３Ｎ２、ＡｌＮとＭｏＮｘの中から選ばれる１種以上の金属の窒化物であり、
    前記金属炭化物は、Ｆｅ３Ｃ、Ｃｕ２Ｃ、Ａｌ４Ｃ３とＭｏ２Ｃの中から選ばれる１種以上の金属の炭化物であることを特徴とする請求項１乃至５のいずれか１項に記載のグラフェン配線構造。
  7. 配線形状に加工された多層グラフェンの層間に第１層間化合物を挿入させる工程と、
    前記第１層間化合物が挿入された多層グラフェンの層間に酸化物、窒化物と炭化物のうちの少なくともいずれかを含む第２層間化合物を形成する工程とを有することを特徴とするグラフェン配線構造の製造方法。
  8. 前記第１層間化合物が挿入された多層グラフェンの層間に第２層間化合物を形成する工程は、酸化性ガス、窒化性ガスもしくは炭化性ガスを含む雰囲気で、前記第１層間化合物が挿入された多層グラフェンを処理し、
    前記第１層間化合物は、Ｆｅ、Ｃｕ、ＡｌとＭｏの中から選ばれる１種以上の金属の塩化物であることを特徴とする請求項７に記載のグラフェン配線構造の製造方法。
  9. 前記第１層間化合物が挿入された多層グラフェンの層間に第２層間化合物を形成する工程は、金属もしくは金属塩化物及び酸化性ガス、窒化性ガスもしくは炭化性ガスを含む雰囲気で、前記第１層間化合物が挿入された多層グラフェンを処理し、
    前記第１層間化合物は、金属塩化物、金属フッ化物、アルカリ金属、アルカリ土類金属、ハロゲンとハロゲン間化合物の中から選ばれる１種以上であり、
    前記金属もしくは金属塩化物は、Ｆｅ、Ｃｕ、ＡｌとＭｏの中から選ばれる１種以上の金属もしくは、Ｆｅ、Ｃｕ、ＡｌとＭｏの中から選ばれる１種以上の金属の塩化物であることを特徴とする請求項７に記載のグラフェン配線構造の製造方法。
  10. 前記第１層間化合物が挿入された多層グラフェンの層間に第２層間化合物を形成する工程は、酸化性ガス、窒化性ガスもしくは炭化性ガスを含む雰囲気で、第１層間化合物が挿入された多層グラフェンを処理し、次いで、金属もしくは金属塩化物及び酸化性ガス、窒化性ガスもしくは炭化性ガスを含む雰囲気で、前記多層グラフェンを処理し、
    前記第１層間化合物は、Ｆｅ、Ｃｕ、ＡｌとＭｏの中から選ばれる１種以上の金属の塩化物であり、
    前記金属もしくは金属塩化物は、Ｆｅ、Ｃｕ、ＡｌとＭｏの中から選ばれる１種以上の金属もしくは、Ｆｅ、Ｃｕ、ＡｌとＭｏの中から選ばれる１種以上の金属の塩化物であることを特徴とする請求項７に記載のグラフェン配線構造の製造方法。

JP2015059052A 2015-03-23 2015-03-23 グラフェン配線構造及びその製造方法 Expired - Fee Related JP5944547B1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015059052A JP5944547B1 (ja) 2015-03-23 2015-03-23 グラフェン配線構造及びその製造方法
US15/055,894 US9679851B2 (en) 2015-03-23 2016-02-29 Graphene wiring structure and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015059052A JP5944547B1 (ja) 2015-03-23 2015-03-23 グラフェン配線構造及びその製造方法

Publications (2)

Publication Number Publication Date
JP5944547B1 JP5944547B1 (ja) 2016-07-05
JP2016175814A true JP2016175814A (ja) 2016-10-06

Family

ID=56289169

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015059052A Expired - Fee Related JP5944547B1 (ja) 2015-03-23 2015-03-23 グラフェン配線構造及びその製造方法

Country Status (2)

Country Link
US (1) US9679851B2 (ja)
JP (1) JP5944547B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102549351B1 (ko) * 2023-01-18 2023-06-30 웰텍 주식회사 탄소볼의 제조방법, 그 방법에 의한 탄소볼, 이를 이용한 탄소볼 융합 분체도료 및 이를 코팅한 강관 말뚝

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6181224B1 (ja) 2016-03-04 2017-08-16 株式会社東芝 グラフェン配線構造とその作製方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101652788B1 (ko) 2009-02-17 2016-09-09 삼성전자주식회사 층간 화합물 함유 그라펜 시트 및 그의 제조방법
US9017867B2 (en) * 2009-08-10 2015-04-28 Battelle Memorial Institute Self assembled multi-layer nanocomposite of graphene and metal oxide materials
JP5411758B2 (ja) * 2010-03-16 2014-02-12 積水化学工業株式会社 複合シート
WO2012070385A1 (ja) * 2010-11-24 2012-05-31 富士電機株式会社 グラフェンを含む導電性薄膜および透明導電膜
WO2012118023A1 (ja) 2011-02-28 2012-09-07 独立行政法人科学技術振興機構 グラフェンの製造方法、基板上に製造されたグラフェン、ならびに、基板上グラフェン
JP6083197B2 (ja) * 2012-11-07 2017-02-22 富士通株式会社 配線構造及びその製造方法
JP5583236B1 (ja) * 2013-03-19 2014-09-03 株式会社東芝 グラフェン配線
JP2016063096A (ja) 2014-09-18 2016-04-25 株式会社東芝 グラフェン配線とその製造方法
JP2016063095A (ja) 2014-09-18 2016-04-25 株式会社東芝 配線及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102549351B1 (ko) * 2023-01-18 2023-06-30 웰텍 주식회사 탄소볼의 제조방법, 그 방법에 의한 탄소볼, 이를 이용한 탄소볼 융합 분체도료 및 이를 코팅한 강관 말뚝

Also Published As

Publication number Publication date
JP5944547B1 (ja) 2016-07-05
US20160284646A1 (en) 2016-09-29
US9679851B2 (en) 2017-06-13

Similar Documents

Publication Publication Date Title
TWI460839B (zh) 石墨烯（ｇｒａｐｈｅｎｅ）內連線及其製造方法
TWI517182B (zh) 石墨烯（ｇｒａｐｈｅｎｅ）內連線及其製造方法
US9449816B2 (en) Method for producing graphene oxide with tunable gap
JP5583237B1 (ja) グラフェン配線とその製造方法
KR101298789B1 (ko) 반도체 장치
JP6083197B2 (ja) 配線構造及びその製造方法
JP5414756B2 (ja) 半導体装置とその製造方法
US9379060B2 (en) Graphene wiring
JPWO2003047000A1 (ja) 半導体装置及びその製造方法
US20140231751A1 (en) Semiconductor device
US8722430B2 (en) Production method for oxidized carbon thin film, and element having oxidized carbon thin film and production method therefor
JP5944547B1 (ja) グラフェン配線構造及びその製造方法
TWI541970B (zh) 半導體裝置及其製造方法
JP5701920B2 (ja) 半導体装置及びその製造方法
US9761530B2 (en) Graphene wiring and method for manufacturing the same
JP6181224B1 (ja) グラフェン配線構造とその作製方法
US9659870B2 (en) Wiring and method for manufacturing the same
JP6077076B1 (ja) グラフェン配線構造及びグラフェン配線構造の作製方法
KR20200026252A (ko) 3차원 구조체의 제조 방법, 세로형 트랜지스터의 제조 방법, 세로형 트랜지스터용 웨이퍼 및 세로형 트랜지스터용 기판
JP5173087B1 (ja) 酸化カーボン薄膜の製造方法および酸化カーボン薄膜を有する素子とその製造方法
JP5813682B2 (ja) 半導体装置及びその製造方法
Hosseini et al. Highly Crystalline Nickel Silicon Sheets on Silicon Substrates Using Hydrogen Plasma Treatment
US20180012846A1 (en) Graphene structure
TW201639031A (zh) 半導體元件及其製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160426

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160525

R151 Written notification of patent or utility model registration

Ref document number: 5944547

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees