JP2016171500A - 電力増幅装置、及び電力増幅装置の制御方法 - Google Patents

Abstract

【課題】異なる変調方式の入力信号を増幅する場合であっても、電力効率を高く維持することができる電力増幅装置、及び電力増幅装置の制御方法を提供することである。【解決手段】電力増幅装置は、ドハティアンプと、選択回路と、制御回路と、出力整合回路と、を備える。ドハティアンプは、入力信号を、メインアンプ、ピークアンプ及び補助アンプによりそれぞれ増幅して増幅後の信号を合成した出力信号を合成点へ出力する。選択回路は、選択信号が入力されることにより、補助アンプを、メインアンプおよびピークアンプのいずれか一方に並列に接続する。出力整合回路は、合成点で合成された出力信号をインピーダンス変換して出力端子から出力信号として出力する。制御回路は、ドハティアンプの飽和出力電力とドハティアンプの平均出力電力との比に基づいて、選択信号を出力し、補助アンプにゲート電圧を供給し、出力整合回路のインピーダンス値を制御する。【選択図】図３

Description

本発明の実施形態は、電力増幅装置、及び電力増幅装置の制御方法に関する。

従来、高効率に入力電力を増幅する電力増幅装置としては、メインアンプとピークアンプとを組み合わせたドハティアンプが用いられている。電力増幅装置を、例えば地上デジタルテレビ送信に用いる場合、用いられる地域に応じて変調方式が、ＩＳＤＢ−Ｔ,ＤＶＢ,ＡＴＳＣなどといった異なる変調方式となる。そのため、電力増幅器に必要な飽和電力レベルと平均電力レベルとの比（以下、ＰＡＲ（Ｐｅａｋ−ｔо−Ａｖｅｒａｇｅ Ｒａｔｉｏ）という）は、上記変調方式の間では、例えば６ｄＢ〜１０ｄＢの間において異なる。

しかしながら、従来は、電力効率が最大となるＰＡＲが固定的な電力増幅装置が用いられることにより、電力効率が低下する場合があった。

特開２０１４−７５７１７号公報

本発明が解決しようとする課題は、異なる変調方式の入力信号を増幅する場合であっても、電力効率を高く維持することができる電力増幅装置、及び電力増幅装置の制御方法を提供することである。

実施形態の電力増幅装置は、ドハティアンプと、選択回路と、制御回路と、出力整合回路と、を備える。ドハティアンプは、入力信号を、メインアンプ、ピークアンプ及び補助アンプによりそれぞれ増幅して増幅後の信号を合成した出力信号を合成点へ出力する。選択回路は、選択信号が入力されることにより、補助アンプを、メインアンプおよびピークアンプのいずれか一方に並列に接続する。出力整合回路は、合成点で合成された出力信号をインピーダンス変換して出力端子から出力信号として出力する。制御回路は、ドハティアンプの飽和出力電力とドハティアンプの平均出力電力との比に基づいて、選択信号を出力し、補助アンプにゲート電圧を供給し、出力整合回路のインピーダンス値を制御する。

一般的なドハティアンプを用いた電力増幅装置２００の構成を示す図。 電力増幅装置２００の電力効率を示す図。 実施形態の電力増幅装置１００の構成を示す図。 電力増幅装置１００の電力効率を示す図。

まず、一般的なドハティアンプを用いた電力増幅装置での問題点について、図面を参照して説明する。図１は、一般的なドハティアンプを用いた電力増幅装置２００の構成を示す図である。図１に示す電力増幅装置２００は、入力端子１、入力整合回路４、メインアンプ５、出力整合回路６、λ／４線路７、λ／４線路８、入力整合回路９、ピークアンプ１０、出力整合回路１１、出力端子１４を備えている。

入力端子１に入力される入力信号２は、分岐点３を介して、入力整合回路４に入力される。入力整合回路４は、入力信号２とメインアンプ５を構成する増幅素子の入力側との整合を取る回路である。メインアンプ５は、構成する増幅素子がＢ級にバイアスされるため、入力信号２の電力レベルにかかわらず、入力信号２の増幅を行って出力する。出力整合回路６は、メインアンプ５を構成する増幅素子の出力とメインアンプ５の出力との整合を取る回路である。λ／４線路７は、入力信号２が小電力レベルのとき、メインアンプ５の出力をインピーダンス変換する回路として働く。

分岐点３で分岐された入力信号２は、λ／４線路８により、位相を９０度遅らされ、入力整合回路９に入力される。入力整合回路９は、位相が９０度遅らされた入力信号２とピークアンプ１０を構成する増幅素子の入力側との整合を取る回路である。ピークアンプ１０は、構成する増幅素子がＣ級にバイアスされるため、入力信号２が小電力レベルのときは非動作状態となり、大電力レベルのときに動作状態となって入力信号２を増幅して出力する。出力整合回路１１は、ピークアンプ１０を構成する増幅素子の出力とピークアンプ１０の出力との整合を取る回路である。λ／４線路７の出力と、出力整合回路１１の出力とは、合成点１２において合成される。合成点１２において合成された信号は、出力端子１４から出力信号１５として出力される。

以上の構成を備える電力増幅装置２００では、その入出力電力の特性において、入力信号２の入力電力が所定の入力電力レベルより低いときはメインアンプ５のみによってリニアな電力増幅が行われる。一方、電力増幅装置２００では、その入出力電力の特性において、入力信号２の入力電力が所定の入力電力レベル以上になると、メインアンプ５に加えてピークアンプ１０によるリニアな電力増幅動作が行われる。これにより、メインアンプ５の増幅特性が飽和してもドハティアンプ全体の電力増幅特性のリニア性を維持することができる。

図２は、電力増幅装置２００の電力効率を示す図である。図２では、横軸に出力信号１５の出力電力レベルを、縦軸に電力効率を表している。図２に示すように、出力電力レベルが飽和出力電力レベル３１の場合、メインアンプ５とピークアンプ１０とが飽和電力レベルで増幅する状態となる。この場合に電力効率３０がピークとなる。この電力効率がピークとなる点を飽和点３４とする。

一方、電力増幅装置２００では、出力信号１５の出力電力レベルが飽和出力電力レベル３１から８ｄＢ低い出力電力レベル（ＰＡＲ＝８ｄＢ）では、メインアンプ５のみが飽和電力レベルで増幅する状態となり、ピークアンプ１０は増幅していない状態となる。この場合も電力効率３０はピークとなる。この電力効率がピークとなる点を転換点３５とする。このように、図１に示す電力増幅装置２００では、電力効率がピークとなる出力電力レベルが、飽和点３４と転換点３５とにおいて２箇所あるため、電力効率が高い出力電力レベルの範囲を大きくすることができる。

ところで、放送用の送信機に用いる電力増幅装置などでは、入力信号２としてデジタル変調信号を使用する際、電力増幅装置が設置される地域により、変調方式が異なるため、変調方式に応じてＰＡＲが変化する。例えば、ＰＡＲ＝８ｄＢに設定した電力増幅器を、ＰＡＲ＝６ｄＢで使用する場合、電力効率が図２で矢印の方向へ、すなわち電力効率がピークとなるポイントから低下した状態（例えば、図２に示すポイント３８）で、すなわち低効率で電力増幅装置を稼働させてしまうという問題があった。

以下、上記問題を解決する実施形態の電力増幅装置を、図３を参照して説明する。図３は、実施形態の電力増幅装置１００の構成を示す図である。なお、図３において、図１に示す電力増幅装置１００と同一の部分には同一の符号を付し、その説明を省略する。
図３に示すように、電力増幅装置１００は、電力増幅装置２００と同様に、入力端子１、入力整合回路４、メインアンプ５、λ／４線路７、λ／４線路８、入力整合回路９、ピークアンプ１０、出力端子１４を備える。また、電力増幅装置１００は、更に、制御回路２０、スイッチ２１（選択回路）、スイッチ２２（選択回路）、出力整合回路２３、入力整合回路２４、補助アンプ２５、λ／４線路２６、２分配回路２７、２分配回路２８を備える。
ここでは、電力増幅装置１００を、ＰＡＲの値が小さな値、例えばＰＡＲ＝３．５ｄＢで動作させる場合と、ＰＡＲの値が大きな値、例えばＰＡＲ＝９．５ｄＢで動作させる場合について説明する。

２分配回路２７は、入力が分岐点３に接続され、入力信号２を２分配して入力整合回路４の入力及びスイッチ２１のノードＮａに出力する。
２分配回路２８は、入力がλ／４線路８に接続され、λ／４線路８の出力を２分配して入力整合回路９の入力及びスイッチ２１のノードＮｃに出力する。
スイッチ２１は、ノードＮａ及びノードＮｃと、ノードＮｂ及びノードＮｄとの接続を行うスイッチである。ノードＮａは、２分配回路２７の出力に接続されている。ノードＮｂは、入力整合回路２４の入力に接続されている。ノードＮｃは、２分配回路２８の出力に接続されている。ノードＮｄは、接地されている。スイッチ２１は、選択信号ΦＳ１が入力されると、ノードＮａとノードＮｂとを接続し、ノードＮｃとノードＮｄとを接続する第１の接続を行うか、或いは、ノードＮａとノードＮｄとを接続し、ノードＮｂとノードＮｃとを接続する第２の接続を行う。
すなわち、制御回路２０は、選択信号ΦＳ１を出力し、スイッチ２１に、分岐点３と入力整合回路２４とを２分配回路２７を介して接続する第１の接続か、λ／４線路８の出力と入力整合回路２４とを２分配回路２８を介して接続する第２の接続を行わせる。
また、制御回路２０は、選択信号ΦＳ２を出力し、スイッチ２２に、λ／４線路２６の出力と合成点１２とを接続する第３の接続か、補助アンプ２５の出力と合成点１２とを接続する第４の接続を行わせる。
ここで、制御回路２０は、第１の接続と第３の接続とが同時に行われるように、或いは第２の接続と第４の接続とが同時に行われるように、選択信号ΦＳ１及び選択信号ΦＳ２を出力する。

これにより、入力整合回路２４は、第１の接続と第３の接続とが同時に行われた場合、入力整合回路４と同様に、入力信号２と補助アンプ２５を構成する増幅素子の入力側との整合を取る回路として動作する。
また、入力整合回路２４は、第２の接続と第４の接続とが同時に行われた場合、入力整合回路９と同様に、λ／４線路８によって位相が９０度遅らされた入力信号２と補助アンプ２５を構成する増幅素子の入力側との整合を取る回路として動作する。

また、補助アンプ２５を構成する増幅素子、メインアンプ５を構成する増幅素子、ピークアンプ１０を構成する増幅素子はすべて同じ素子により構成される。すなわち、補助アンプ２５は、補助アンプ２５を構成する増幅素子をＢ級にバイアスした場合、メインアンプ５と同じ増幅動作を行う。また、補助アンプ２５は、補助アンプ２５を構成する増幅素子をＣ級にバイアスした場合、ピークアンプ１０と同じ増幅動作を行う。
そこで、制御回路２０は、第１の接続と第３の接続とを同時に行うときに、補助アンプ２５を構成する増幅素子をＢ級にバイアスするゲート電圧（以下、ゲート電圧ＶＧＢとする）を補助アンプ２５に供給する。また、制御回路２０は、第２の接続と第４の接続とを同時に行うときに、補助アンプ２５を構成する増幅素子をＣ級にバイアスするゲート電圧（以下、ゲート電圧ＶＧＣとする）を補助アンプ２５に供給する。

これにより、補助アンプ２５は、第１の接続と第３の接続とが同時に行われた場合、メインアンプ５と同様に、構成する増幅素子がＢ級にバイアスされるため、入力信号２の電力レベルにかかわらず、入力信号２の増幅を行ってλ／４線路２６に出力する。λ／４線路２６は、λ／４線路７と同様に、入力信号２が小電力レベルのとき、補助アンプ２５の出力をインピーダンス変換する回路として働く。λ／４線路２６の出力と、λ／４線路７の出力と、ピークアンプ１０の出力とは、合成点１２において合成される。
すなわち、分岐点３と合成点１２との間に、入力整合回路２４、構成する増幅素子がＢ級にバイアスされた補助アンプ２５、λ／４線路２６が接続されることになる。
このように、制御回路２０が、第１の接続と第３の接続とを同時に行う選択信号ΦＳ１、選択信号ΦＳ２を、スイッチ２１及びスイッチ２２各々に出力し、ゲート電圧ＶＧＢを補助アンプ２５に供給する。
これにより、構成する増幅素子がＢ級にバイアスされた補助アンプ２５がメインアンプ５に並列に接続される。

また、補助アンプ２５は、第２の接続と第４の接続とが同時に行われた場合、ピークアンプ１０と同様に、構成する増幅素子がＣ級にバイアスされるため、入力信号２が小電力レベルのときは非動作状態となり、大電力レベルのときに動作状態となって入力信号２を増幅して出力する。補助アンプ２５の出力と、λ／４線路７の出力と、ピークアンプ１０の出力とは、合成点１２において合成される。
すなわち、分岐点３と合成点１２との間に、λ／４線路８、構成する増幅素子がＣ級にバイアスされた補助アンプ２５が接続されることになる。
このように、制御回路２０が、第２の接続と第４の接続とを同時に行う選択信号ΦＳ１、選択信号ΦＳ２を、スイッチ２１及びスイッチ２２各々に出力し、ゲート電圧ＶＧＣを補助アンプ２５に供給する。
これにより、構成する増幅素子がＣ級にバイアスされた補助アンプ２５がピークアンプ１０に並列に接続される。

出力整合回路２３は、合成点１２において合成された出力を、出力端子１４に接続される負荷のインピーダンスに整合するため、インピーダンス変換する。インピーダンス変換された信号は、出力端子１４から出力信号１５として出力される。
制御回路２０は、出力整合回路２３のインピーダンス値を制御するため、制御信号ΦＲ１、ΦＲ２を出力し、補助アンプ２５をメインアンプとして動作させる場合と、補助アンプ２５をピークアンプとして動作させる場合とで、出力整合回路２３のインピーダンス値を変える制御を行う。出力整合回路２３は、例えば、以下のような構成を有している。すなわち、出力整合回路２３は、２個の並列接続されたコイルＬ１、コイルＬ２と、コイルの一端に接続され並列に接地された２個のコンデンサＣ１、コンデンサＣ２と、コイルの他端に接続され並列に接地された２個のコンデンサＣ３、コンデンサＣ４と、から構成される。また、コイルＬ１には、制御信号ΦＲ１が入力されると、コイルＬ２との並列接続を行うスイッチＳＷ１が設けられている。また、コンデンサＣ１には、制御信号ΦＲ２が入力されると、コンデンサＣ２との並列接続を行うスイッチＳＷ２が設けられている。また、コンデンサＣ３には、制御信号ΦＲ２が入力されると、コンデンサＣ４との並列接続を行うスイッチＳＷ３が設けられている。これにより、出力整合回路２３のインピーダンス値は、制御信号ΦＲ１が入力されずに、制御信号ΦＲ２が入力されると、最大値となる。また、出力整合回路２３のインピーダンス値は、制御信号ΦＲ１が入力され、制御信号ΦＲ２が入力されないと、最小値となる。
制御回路２０は、例えば、補助アンプ２５をメインアンプとして動作させる状態では、出力整合回路２３のインピーダンス値が最小値となるように制御するため、制御信号ΦＲ１を出力し、制御信号ΦＲ２を出力しない。一方、制御回路２０は、例えば、補助アンプ２５をピークアンプとして動作させる状態では、出力整合回路２３のインピーダンス値が最大値となるように制御するため、制御信号ΦＲ１を出力せず、制御信号ΦＲ２を出力する。
これにより、出力整合回路２３は、負荷のインピーダンスに整合しつつ、補助アンプ２５をメインアンプとして動作させる状態での出力信号１５の平均出力電力と、補助アンプ２５をピークアンプとして動作させる状態での出力信号１５の平均出力電力との差分を大きくとることが可能となる。

また、制御回路２０は、補助アンプ２５をメインアンプとして動作させる場合、補助アンプ２５を構成する増幅素子をＢ級にバイアスさせるため、メインアンプ５を構成する増幅素子に加えられたゲート電圧と等しくなるように、ゲート電圧ＶＧＢを補助アンプ２５に供給する。一方、制御回路２０は、補助アンプ２５をピークアンプとして動作させる場合、補助アンプ２５を構成する増幅素子をＣ級にバイアスさせるため、ピークアンプ１０を構成する増幅素子に加えられたゲート電圧と等しくなるように、ゲート電圧ＶＧＣを補助アンプ２５に供給する。
すなわち、制御回路２０は、ドハティアンプを構成する補助アンプ２５に印加するゲート電圧を、ＰＡＲに応じて変えることにより、ドハティアンプの電力効率において、上述の図２における転換点３５の位置を変化させる。

具体的には、制御回路２０は、補助アンプ２５へ印加するゲート電圧値を、例えば内蔵するテーブルを参照して、ＰＡＲに応じて決定する。すなわち、制御回路２０は、ドハティアンプの飽和出力電力とドハティアンプの平均出力電力との比（ＰＡＲ）に関連づけて、ゲート電圧の電圧値情報を予め記憶するテーブルを参照し、補助アンプ２５へ印加するゲート電圧を決定する。テーブルに記憶されるゲート電圧の電圧値情報は、実験により平均出力電力に対応して求められる。この実験は、電力増幅装置１００を、例えば出力モニタ回路を出力端子１４に接続して稼働させ、補助アンプ２５に印加するゲート電圧を変化させつつ、平均出力電力時の電力効率と飽和出力電力とを確認しながら、最適な制御電圧（転換点における電力効率がピークとなるゲート電圧）を決定する実験である。また、この実験は、ゲート電圧ＶＧＢ、ＶＧＣを、入力信号２のＰＡＲの値に対応して決定していく実験である。このような実験を、例えば電力増幅装置１００の製造後に行うことにより、補助アンプ２５に印加するゲート電圧ＶＧＢ、ＶＧＣが、ＰＡＲに対応付けてテーブルに記憶される。このように入力信号２のＰＡＲに対応付けてゲート電圧を求めていくことにより、入力信号２のＰＡＲに応じて、電力増幅装置１００を、電力効率が最適な（効率のもっとも高い）状態で、平均出力電力で稼働させることができる。
なお、ゲート電圧の電圧値情報のうち、いずれのＰＡＲに対応するゲート電圧の電圧値情報を用いるかは、電力増幅装置１００の出荷時に、製造者が、例えば制御回路２０に対して設けられた入力装置から、いずれの変調方式で稼働させるか（ＰＡＲがいかなる値であるか）を表す信号を入力する。これにより、制御回路２０は、テーブルの中から製造者が入力したＰＡＲを記憶し、このＰＡＲに対応するゲート電圧を読み出す構成としている。なお、制御回路２０が、このようにゲート電圧を補助アンプ２５へ印加する構成としたのは、補助アンプ２５を構成する増幅素子の特性ばらつきを考慮したためである。

続いて、電力増幅装置１００を変調方式に応じて稼働させる場合について、図面を参照して説明する。図４は、電力増幅装置１００の電力効率を示す図である。図４では、横軸に出力信号１５の出力電力レベルを、縦軸に電力効率を表している。
図４に示す電力効率のうち、電力効率８０は、電力増幅装置１００のＰＡＲ＝３．５ｄＢにおける電力効率を示している。ＰＡＲ＝３．５ｄＢで動作させる場合、制御回路２０は、第１の接続と第３の接続とが同時に行われるように、選択信号ΦＳ１及び選択信号ΦＳ２を出力する。また、ＰＡＲ＝３．５ｄＢで動作させる場合、制御回路２０は、ゲート電圧の電圧値情報から、ＰＡＲ＝３．５ｄＢに対応する、補助アンプ２５に印加するゲート電圧ＶＧＢを読み出す。制御回路２０は、ゲート電圧ＶＧＢを、補助アンプ２５に印加させる。すなわち、制御回路２０は、補助アンプ２５をメインアンプ５に並列に接続し、補助アンプ２５をメインアンプとして動作させる。
また、制御回路２０は、出力整合回路２３が合成点１２において合成された出力をインピーダンス変換する際のインピーダンス値を制御するため、制御信号ΦＲ１を出力する。

これにより、電力増幅装置１００の電力効率は、図４における電力効率８０で示される。
電力増幅装置１００では、出力電力レベルが飽和出力電力レベル８１の場合、メインアンプ５とピークアンプ１０と補助アンプ２５とが飽和電力レベルで増幅する状態となる。この場合に電力効率８０がピークとなる。この電力効率がピークとなる点を飽和点８４とする。
また、電力増幅装置１００では、出力信号１５の出力電力レベルが飽和出力電力レベル８１から３．５ｄＢ低い平均出力電力レベル８２（ＰＡＲ＝３．５ｄＢ）では、メインアンプ５と補助アンプ２５が飽和電力レベルで増幅する状態となり、ピークアンプ１０は増幅していない状態となる。この場合も電力効率８０はピークとなる。この電力効率がピークとなる点を転換点８５とする。このように、図３に示す電力増幅装置１００では、電力効率がピークとなる出力電力レベルが、飽和点８４と転換点８５とにおいて２箇所あるため、電力効率が高い出力電力レベルの範囲を大きくすることができる。
つまり、電力増幅装置１００は、ＰＡＲ＝３．５ｄＢの変調方式を用いる地域において、入力信号２を、電力効率がピークとなる転換点８５のポイントを平均出力電力としつつ、高効率で増幅することができる。

また、電力増幅装置１００を変調方式の異なる地域で動作させる場合、例えばＰＡＲ＝９．５ｄＢで動作させる場合、制御回路２０は、第２の接続と第４の接続とが同時に行われるように、選択信号ΦＳ１及び選択信号ΦＳ２を出力する。また、ＰＡＲ＝９．５ｄＢで動作させる場合、制御回路２０は、ゲート電圧の電圧値情報から、ＰＡＲ＝９．５ｄＢに対応する、補助アンプ２５に印加するゲート電圧ＶＧＣを読み出す。制御回路２０は、ゲート電圧ＶＧＣを、補助アンプ２５に印加させる。すなわち、制御回路２０は、補助アンプ２５をピークアンプ１０に並列に接続し、補助アンプ２５をピークアンプとして動作させる。
また、制御回路２０は、出力整合回路２３が合成点１２において合成された出力をインピーダンス変換する際のインピーダンス値を制御するため、制御信号ΦＲ２を出力する。

これにより、電力増幅装置１００の電力効率は、図４における電力効率６０で示される。
電力増幅装置１００では、出力電力レベルが飽和出力電力レベル６１の場合、メインアンプ５とピークアンプ１０と補助アンプ２５とが飽和電力レベルで増幅する状態となる。この場合に電力効率６０がピークとなる。この電力効率がピークとなる点を飽和点６４とする。なお、飽和出力電力レベル６１と飽和出力電力レベル８１とは同じ電力レベルである。また、飽和点６４の電力効率は、飽和点８４の電力効率と同じ値である。
また、電力増幅装置１００では、出力信号１５の出力電力レベルが飽和出力電力レベル６１から９．５ｄＢ低い平均出力電力レベル６２（ＰＡＲ＝９．５ｄＢ）では、メインアンプ５が飽和電力レベルで増幅する状態となり、ピークアンプ１０と補助アンプ２５は増幅していない状態となる。この場合も電力効率６０はピークとなる。この電力効率がピークとなる点を転換点６５とする。このように、図３に示す電力増幅装置１００では、電力効率がピークとなる出力電力レベルが、飽和点６４と転換点６５とにおいて２箇所あるため、電力効率が高い出力電力レベルの範囲を大きくすることができる。
つまり、電力増幅装置１００は、ＰＡＲ＝９．５ｄＢの変調方式を用いる地域において、入力信号２を、電力効率がピークとなる転換点６５のポイントを平均出力電力としつつ、高効率で増幅することができる。
また、補助アンプ２５をメインアンプとして動作させる状態（ＰＡＲ＝３．５）での出力信号１５の平均出力電力レベル８２と、補助アンプ２５をピークアンプとして動作させる状態（ＰＡＲ＝９．５）での出力信号１５の平均出力電力レベル６２との差分を大きくとることが可能となる。

なお、電力増幅装置１００において、補助アンプ２５をメインアンプ５及びピークアンプ１０に接続しない場合、すなわち、メインアンプ５及びピークアンプ１０のみでドハティアンプを構成する際、電力効率は次のような値を示すことになる。すなわち、電力効率の飽和出力電力レベルは、飽和出力電力レベル６１と飽和出力電力レベル８１とに対して、１．８ｄＢ低いレベルとなる。また、この飽和出力電力レベルから６ｄＢ下がったレベルが、電力効率の転換点になる。

以上説明した少なくともひとつの実施形態によれば、制御回路が、ドハティアンプの飽和出力電力とドハティアンプの平均出力電力との比に基づいて、選択信号を出力し、補助アンプにゲート電圧を供給し、出力整合回路のインピーダンス値を制御することにより、異なる変調方式の入力信号を増幅する場合であっても、電力効率を高く維持することができる電力増幅装置、及び電力増幅装置の制御方法を提供することができる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。

１００，２００…電力増幅装置、１…入力端子、２…入力信号、４，９，２４…入力整合回路、６，１１，２３…出力整合回路、５…メインアンプ、７，８，２６…λ／４線路、１０…ピークアンプ、１４…出力端子、１５…出力信号、２０…制御回路、２１，２２…スイッチ、２５…補助アンプ、２７，２８…２分配回路

Claims (3)

1. 入力信号を、メインアンプ、ピークアンプ及び補助アンプによりそれぞれ増幅して増幅後の信号を合成した出力信号を合成点へ出力するドハティアンプと、
   選択信号が入力されることにより、前記補助アンプを、前記メインアンプおよび前記ピークアンプのいずれか一方に並列に接続する選択回路と、
   前記合成点で合成された出力信号をインピーダンス変換して出力端子から出力信号として出力する出力整合回路と、
   前記ドハティアンプの飽和出力電力と前記ドハティアンプの平均出力電力との比に基づいて、前記選択信号を出力し、前記補助アンプにゲート電圧を供給し、前記出力整合回路のインピーダンス値を制御する制御回路と、
   を備える電力増幅装置。
2. 前記制御回路は、前記補助アンプを前記メインアンプに並列に接続する場合の前記インピーダンス値が、前記補助アンプを前記ピークアンプに並列に接続する場合の前記インピーダンス値より小さくなるように制御する、
   請求項１に記載の電力増幅装置。
3. 入力信号を、メインアンプ、ピークアンプ及び補助アンプによりそれぞれ増幅して増幅後の信号を合成した出力信号を合成点へ出力するドハティアンプと、
   選択信号が入力されることにより、前記補助アンプを、前記メインアンプおよび前記ピークアンプのいずれか一方に並列に接続する選択回路と、
   前記合成点で合成された出力信号をインピーダンス変換して出力端子から出力信号として出力する出力整合回路と、
   前記選択信号を出力する制御回路と、
   を備える電力増幅装置の制御方法であって、
   前記制御回路が、前記ドハティアンプの飽和出力電力と前記ドハティアンプの平均出力電力との比に基づいて、前記選択信号を出力し、前記補助アンプにゲート電圧を供給し、前記出力整合回路のインピーダンス値を制御する、
   電力増幅装置の制御方法。

Images