JP2011211655A - 高周波増幅器 - Google Patents
高周波増幅器 Download PDFInfo
- Publication number
- JP2011211655A JP2011211655A JP2010079815A JP2010079815A JP2011211655A JP 2011211655 A JP2011211655 A JP 2011211655A JP 2010079815 A JP2010079815 A JP 2010079815A JP 2010079815 A JP2010079815 A JP 2010079815A JP 2011211655 A JP2011211655 A JP 2011211655A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- input signal
- amplifiers
- peak
- distributor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
【課題】 複数のドハティ増幅器に対して1つの歪補償器での歪補償が可能な高周波増幅器を提供する。
【解決手段】 入力信号が供給される入力端子Pinと、入力信号を分配する第1分配器2と、第2分配器5、キャリアアンプ6、ピークアンプ7、第2合成器11、並びにドレイン電源8およびゲート電源10を各々備え、複数設けられたドハティ増幅器4と、ドハティ増幅器4の各々の出力信号を合成する第1合成器12と、入力端子Pinと第1分配器3との間に設けられ、ドハティ増幅器4で発生する非線形歪の歪補償を入力信号に対して与える歪補償器2と、ピークアンプ7とドレイン電源8との間に設けられ、ドレイン電流を検出する電流検出器9と、電流検出器9においてピークアンプ7のうちの1つにドレイン電流が流れたことを検出した際、全ての前記ゲート電源10を制御して全てのピークアンプ7を動作させるゲート電源制御器13とを具備する。
【選択図】 図1
【解決手段】 入力信号が供給される入力端子Pinと、入力信号を分配する第1分配器2と、第2分配器5、キャリアアンプ6、ピークアンプ7、第2合成器11、並びにドレイン電源8およびゲート電源10を各々備え、複数設けられたドハティ増幅器4と、ドハティ増幅器4の各々の出力信号を合成する第1合成器12と、入力端子Pinと第1分配器3との間に設けられ、ドハティ増幅器4で発生する非線形歪の歪補償を入力信号に対して与える歪補償器2と、ピークアンプ7とドレイン電源8との間に設けられ、ドレイン電流を検出する電流検出器9と、電流検出器9においてピークアンプ7のうちの1つにドレイン電流が流れたことを検出した際、全ての前記ゲート電源10を制御して全てのピークアンプ7を動作させるゲート電源制御器13とを具備する。
【選択図】 図1
Description
本発明は、ドハティ増幅器を用いた高周波増幅器に関する。
ドハティ増幅器は、入力信号を分配する分配器と、例えばA級またはAB級にバイアスされ入力信号が小さい状態から動作するキャリア増幅器と、ドレイン電源とゲート電源と接続し、例えばこの2つの電源によりB級またはC級にバイアスされ、入力信号が十分大きい場合に動作するピーク増幅器と、を含んで構成されており、増幅された信号は合成器で合成された後、出力信号を出力する。
しかし、2つのアンプを介して増幅する際や、キャリアアンプのみの動作から2つのアンプでの動作へと切り替わる際などに、AM/AM(振幅−振幅)特性やAM/PM(振幅−位相)特性の非線形性、メモリ効果などに起因する非線形歪が発生してしまう。そこで、非線形歪を軽減する歪補償器を用いたドハティ増幅器である高周波増幅器が開示されている(例えば特許文献1参照)。
特許文献1に記載されている高周波増幅器101は、図4に示すように、入力信号が供給されると、まず歪補償器102、第1分配器103を介して遅延調整部104とバイアス制御部106に入力信号が供給される。
そして、バイアス制御部106に供給された電力は、バイアス制御部106内に設けられ、入力信号が小さい場合にC級にバイアスし、入力信号が大きい場合にAB級にバイアスするように、入力信号とゲート電源(図示せず)とを対応付けて記憶しているバイアス制御テーブルにより、供給された入力信号に応じてドハティ増幅器105のピークアンプのゲート電源を制御する。
また、遅延調整部104に供給された入力信号はドハティ増幅器105に供給され、増幅して出力信号を出力する。そして、出力信号は第2分配器107を介して歪検出部108へ供給され、出力信号の非線形歪を検出し、制御部109へ情報伝達する。その後、非線形歪の電力の情報に基づいてバイアス制御テーブルを適応的に更新し、同時に歪補償器102も適応的に更新する。
しかし、特許文献1に記載の高周波増幅器101では、出力信号を更に大きくする場合、複数のドハティ増幅器105を並列動作させ、複数のドハティ増幅器105に対して1つの歪補償器102を用いると、ピークアンプの動作するタイミングが個々のドハティ増幅器105によって異なるため、歪補償器102による歪補償量は、1つのドハティ増幅器に対して1つの歪補償器102を用いた際の歪補償量と比較すると低下してしまう。
そこで本発明では、複数のドハティ増幅器に対して1つの歪補償器で歪補償を可能とする高周波増幅器を提供する。
上記目的を達成するために、本発明の一態様の高周波増幅器は、入力信号が供給される入力端子と、前記入力信号を分配する第1分配器と、前記第1分配器で分配された前記入力信号を分配する第2分配器、前記第2分配器で分配された前記入力信号を増幅するキャリアアンプおよびピークアンプ、前記キャリアアンプおよび前記ピークアンプの出力信号を合成する第2合成器、並びに前記ピークアンプのバイアスを調整するドレイン電源およびゲート電源を各々備え、且つ互いに並列接続された複数のドハティ増幅器と、前記複数のドハティ増幅器の各々の出力信号を合成する第1合成器と、前記入力端子と前記第1分配器との間に設けられ、前記ドハティ増幅器で発生する非線形歪の歪補償を前記入力信号に対して与える歪補償器と、前記ドハティ増幅器の各々の前記ピークアンプと前記ドレイン電源との間に設けられ、前記ドレイン電流を検出する電流検出器と、前記電流検出器において前記ピークアンプのうちの1つに前記ドレイン電流が流れたことを検出した際、全ての前記ゲート電源を制御して全ての前記ピークアンプを動作させるゲート電源制御器とを具備することを特徴としている。
本発明では、複数のドハティ増幅器に対して1つの歪補償器で歪補償を可能とする高周波増幅器を提供する。
以下、本発明の実施形態に係る高周波増幅器を、図面を参照して詳細に説明する。
(第1実施形態)
まず、本発明の第1実施形態に係る高周波増幅器1について、図1を参照して説明する。図1に示すように、高周波増幅器1は、入力信号Pinに非線形歪の逆特性を与える歪補償器2と、歪補償された入力信号をn分配する第1分配器3と、並列に配置され、n分配された入力信号を各々、増幅する複数のドハティ増幅器41、42、…4nと、複数のドハティ増幅器41、42、…4nの出力を合成する第1合成器12とを備えている。
まず、本発明の第1実施形態に係る高周波増幅器1について、図1を参照して説明する。図1に示すように、高周波増幅器1は、入力信号Pinに非線形歪の逆特性を与える歪補償器2と、歪補償された入力信号をn分配する第1分配器3と、並列に配置され、n分配された入力信号を各々、増幅する複数のドハティ増幅器41、42、…4nと、複数のドハティ増幅器41、42、…4nの出力を合成する第1合成器12とを備えている。
複数のドハティ増幅器41、42、…4nの各々は、第1分配器3で分配された入力信号を2つの信号に分配する第2分配器51、52、…5nと、第2分配器51、52、…5nで分配された入力信号をそれぞれ増幅するキャリアアンプ61、62、…6nおよびピークアンプ71、72、…7nと、キャリアアンプ61、62、…6nおよびピークアンプ71、72、…7nの出力信号を合成する第2合成器111、112、…11nと、ピークアンプ71、72、…7nに対して電力を供給するドレイン電源81、82、…8nおよびゲート電源101、102、…10nとを有する。
また、高周波増幅器1は、ドハティ増幅器41、42、…4nの各々のピークアンプ71、72、…7nとドレイン電源81、82、…8nとの間に設けられ、ピークアンプ71、72、…7nに流れるドレイン電流を検出する電流検出器91、92、…9nと、電流検出器91、92、…9nからの情報を基にドハティ増幅器41、42、…4nの各々のゲート電源101、102、…10nを制御するゲート電源制御器13とで構成される。
次に、この高周波増幅器の動作を説明する。まず、入力端子Pinに、振幅変動(包絡線変動)を伴う高周波信号が入力される。ここでの高周波信号は、所定の帯域を有する広帯域変調信号であり、例えば携帯電話のW−CDMA信号や地上デジタル放送用信号等を用いることができる。
そして、入力信号は歪補償器2に入力され、歪補償器2ではドハティ増幅器41、42、…4nによって発生する非線形歪に対する逆特性を入力信号に与えて歪補償を行う。ここで使用する歪補償器2は、第1合成器12から出力される出力信号の非線形歪の情報を基に、適応的に更新しながら入力端子Pinから入力された入力信号の歪補償を行っている。なお、出力信号の非線形歪の情報が無くとも歪補償を行うことが可能な歪補償器2を用いることも可能である。
歪補償器2で歪補償された入力信号は第1分配器3に入力され、第1分配器3で入力信号を複数のドハティ増幅器41、42、…4nにn分配する。
第1分配器3でn分配された入力信号は、複数のドハティ増幅器41、42、…4nの第2分配器51、52、…5nに入力される。第2分配器51、52、…5nでは、2つの入力信号に分配され、一方の入力信号がキャリアアンプ61、62、…6nに入力され、キャリアアンプ61、62、…6nで増幅され、他方の入力信号がピークアンプ71、72、…7nに入力され、ピークアンプ71、72、…7nで増幅される。
キャリアアンプ61、62、…6nは、例えばA級またはAB級にバイアスされており、ピークアンプ71、72、…7nは、電力を供給するドレイン電源81、82、…8nとゲート電源101、102、…10nにより、例えばB級またはC級にバイアスされている。
電流検出器91、92、…9nは、ドレイン電源81、82、…8nからピークアンプ71、72、…7nに流れるドレイン電流を検出し、その情報をゲート電源制御器13へと伝達する。
そして、ゲート電源制御器13は、複数のドハティ増幅器41、42、…4nに備えられた電流検出器91、92、…9nの情報から、複数のピークアンプ71、72、…7nのうち1つが動作を開始した時点、すなわちドレイン電源81、82、…8nからピークアンプ71、72、…7nへのいずれか1つに電流が流れ始めたことを検出すると、全てのドハティ増幅器41、42、…4nのピークアンプ71、72、…7nが動作するようにゲート電源101、102、…10nの制御を行い、ピークアンプ71、72、…7nの動作タイミングを揃える。
複数のドハティ増幅器41、42、…4nの各々のキャリアアンプ61、62、…6nおよびピークアンプ71、72、…7nが動作し、キャリアアンプ61、62、…6nとピークアンプ71、72、…7nで増幅された出力信号は、第2合成器11により合成されてドハティ増幅器41、42、…4nから出力される。
次に、複数のドハティ増幅器41、42、…4nから出力された出力信号は第1合成器12により、1つに合成され、出力端子Poへと出力される。
また、第1合成器12の出力信号は、歪補償器2にフィードバックされ、第1合成器12からの出力信号の非線形歪の情報を基に、適応的に更新しながら入力端子Pinから入力された入力信号の歪補償を行う。
以上、第1実施形態によれば、複数のドハティ増幅器41、42、…4nの各々のドレイン電源81、82、…8nとピークアンプ71、72、…7nとの間に電流検出器91、92、…9nをそれぞれ設けてピークアンプ71、72、…7nの動作電流をゲート電源制御器13へ伝達し、ゲート電源制御器13でピークアンプ71、72、…7nのうちの1つが動作開始状態となったと判断されると、全てのピークアンプ71、72、…7nを動作させるためにとゲート電源101、102、…10nの制御を行い、ピークアンプ71、72、…7nの動作タイミングを揃えている。そのため、複数のピークアンプ71、72、…7nの動作タイミングが揃えられるため、第1合成器12の合成後の出力信号に含まれる複数のピークアンプ71、72、…7nから発生する非線形歪の発生タイミングを揃えることができるため、複数のドハティ増幅器に対して1つの歪補償器での歪補償が可能となる。
(第2実施形態)
次に、本発明の第2実施形態に係る高周波増幅器20について、図2を参照して説明する。本実施形態は、歪補償器2と第1分配器3の間に入力信号検出器14を設け、ゲート電源制御器13は入力信号検出器14からの情報を基に、複数のドハティ増幅器41、42、…4nの全てのゲート電源101、102、…10nの制御を行っている点で第1実施形態と異なり、その他の構成部分については、同様の構成を有している。従って、以下の説明においては、第1実施形態と同様の構成部分については、詳細説明を省略して異なる構成部分についてのみ説明する。
次に、本発明の第2実施形態に係る高周波増幅器20について、図2を参照して説明する。本実施形態は、歪補償器2と第1分配器3の間に入力信号検出器14を設け、ゲート電源制御器13は入力信号検出器14からの情報を基に、複数のドハティ増幅器41、42、…4nの全てのゲート電源101、102、…10nの制御を行っている点で第1実施形態と異なり、その他の構成部分については、同様の構成を有している。従って、以下の説明においては、第1実施形態と同様の構成部分については、詳細説明を省略して異なる構成部分についてのみ説明する。
入力信号検出器14は、歪補償器2により歪補償が行われた入力信号の大きさ(レベル)を検出し、ゲート電源制御器13へ伝達する。ゲート電源制御器13では、基準信号レベルと入力信号レベルとを比較しており、入力信号がある一定以上の大きさ(基準信号レベル以上)になった時に全てのゲート電源101、102、…10nを制御して、全てのピークアンプ71、72、…7nを動作させる。これにより、複数のドハティ増幅器41、42、…4nのピークアンプ71、72、…7nの動作開始のタイミングを揃える。
以上、第2実施形態によれば、電流検出器91、92、…9nからの情報の伝達だけでなく、歪補償器2と第1分配器3の間に入力信号検出器14を設けて、入力信号の大きさを検出し、入力信号が一定以上の大きさになった時にゲート電源制御器13により全てのゲート電源101、102、…10nを制御して、全てのピークアンプ71、72、…7nを動作させる。これにより、複数のドハティ増幅器41、42、…4nのピークアンプ71、72、…7nの動作開始タイミングが揃うため、複数のドハティ増幅器41、42、…4nにより増幅された出力信号を全て同時に出力することが可能になるため、第1合成器12で複数の出力信号を合成する際に非線形歪の発生を更に低減させることができるため、複数のドハティ増幅器に対して1つの歪補償器での歪補償が可能となる。
上記実施形態では、複数のドハティ増幅器41、42、…4nの各々が、1つのキャリアアンプ61、62、…6nと1つのピークアンプ71、72、…7nの例で説明したが、図3に示すように、複数のドハティ増幅器41、42、…4nの各々が、1つのキャリアアンプ61、62、…6nと複数のピークアンプ7n−1、7n−2、…7n−mとで構成されても良い。この場合には、複数のピークアンプ7n−1、7n−2、…7n−mは、第3分配器13nと第3合成器14nとの間に並列に設けられる。
また、ここでは、ドレイン電源8、電流検出器9、ゲート電源10については、図示を省略したが、ピークアンプ7n−1、7n−2、…7n−mの各々には、図1と同様に、ドレイン電源8n−1、8n−2、…8n−m、電流検出器9n−1、9n−2、…9n−m、ゲート電源10n−1、10n−2、…10n−mが設けられている。
1、20、101…高周波増幅器
2、102…歪補償器
3、103…第1分配器
41、42、4n、105…ドハティ増幅器
51、52、5n、107…第2分配器
61、62、6n…キャリアアンプ
71、72、7n、7n−1、7n−2、7n−m…ピークアンプ
81、82、8n…ドレイン電源
91、92、9n…電流検出器
101、102、10n…ゲート電源
111、112、11n…第2合成器
12…第1合成器
13…ゲート電源制御器
14…入力信号検出器
13n…第3分配器
14n…第3合成器
104…遅延調整部
106…バイアス制御部
108…歪検出部
109…制御部
Pin…入力端子
Po…出力端子
2、102…歪補償器
3、103…第1分配器
41、42、4n、105…ドハティ増幅器
51、52、5n、107…第2分配器
61、62、6n…キャリアアンプ
71、72、7n、7n−1、7n−2、7n−m…ピークアンプ
81、82、8n…ドレイン電源
91、92、9n…電流検出器
101、102、10n…ゲート電源
111、112、11n…第2合成器
12…第1合成器
13…ゲート電源制御器
14…入力信号検出器
13n…第3分配器
14n…第3合成器
104…遅延調整部
106…バイアス制御部
108…歪検出部
109…制御部
Pin…入力端子
Po…出力端子
Claims (3)
- 入力信号が供給される入力端子と、
前記入力信号を分配する第1分配器と、
前記第1分配器で分配された前記入力信号を分配する第2分配器、前記第2分配器で分配された前記入力信号を増幅するキャリアアンプおよびピークアンプ、前記キャリアアンプおよび前記ピークアンプの出力信号を合成する第2合成器、並びに前記ピークアンプのバイアスを調整するドレイン電源およびゲート電源を各々備え、且つ互いに並列接続された複数のドハティ増幅器と、
前記ドハティ増幅器の各々の出力信号を合成する第1合成器と、
前記入力端子と前記第1分配器との間に設けられ、前記ドハティ増幅器で発生する非線形歪の歪補償を前記入力信号に対して与える歪補償器と、
前記ドハティ増幅器の各々の前記ピークアンプと前記ドレイン電源との間に設けられ、前記ドレイン電流を検出する電流検出器と、
前記電流検出器において前記ピークアンプのうちの1つに前記ドレイン電流が流れたことを検出した際、全ての前記ゲート電源を制御して全ての前記ピークアンプを動作させるゲート電源制御器と、
を具備することを特徴とする高周波増幅器。 - 更に、前記歪補償器と前記第1分配器との間に設けられ、前記入力端子に入力される前記入力信号の大きさを検出する入力信号検出器を備え、
前記ゲート電源制御器は、前記入力信号検出器で検出された前記入力信号が一定以上の大きさの時に、前記複数のドハティ増幅器の各々の前記ゲート電源を制御して全ての前記ピークアンプを動作させること、
を特徴とする請求項1記載の高周波増幅器。 - 前記第1合成器で合成された出力信号を前記歪補償器にフィードバックすることを特徴とする請求項1または2記載の高周波増幅器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010079815A JP2011211655A (ja) | 2010-03-30 | 2010-03-30 | 高周波増幅器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010079815A JP2011211655A (ja) | 2010-03-30 | 2010-03-30 | 高周波増幅器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011211655A true JP2011211655A (ja) | 2011-10-20 |
Family
ID=44942212
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010079815A Pending JP2011211655A (ja) | 2010-03-30 | 2010-03-30 | 高周波増幅器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011211655A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014155512A1 (ja) * | 2013-03-26 | 2014-10-02 | 日本電気株式会社 | 電力増幅器 |
JP2015533065A (ja) * | 2012-10-30 | 2015-11-16 | イーティーエー デバイシズ, インコーポレイテッド | 伝送機アーキテクチャおよび関連方法 |
JP2020074600A (ja) * | 2018-04-12 | 2020-05-14 | 日本電気株式会社 | 電力増幅装置およびテレビジョン信号送信システム |
-
2010
- 2010-03-30 JP JP2010079815A patent/JP2011211655A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015533065A (ja) * | 2012-10-30 | 2015-11-16 | イーティーエー デバイシズ, インコーポレイテッド | 伝送機アーキテクチャおよび関連方法 |
WO2014155512A1 (ja) * | 2013-03-26 | 2014-10-02 | 日本電気株式会社 | 電力増幅器 |
US20160065141A1 (en) * | 2013-03-26 | 2016-03-03 | Nec Corporation | Power amplifier |
JPWO2014155512A1 (ja) * | 2013-03-26 | 2017-02-16 | 日本電気株式会社 | 電力増幅器 |
EP2980990A4 (en) * | 2013-03-26 | 2017-03-08 | Nec Corporation | Power amplifier |
US9667198B2 (en) | 2013-03-26 | 2017-05-30 | Nec Corporation | Power amplifier |
JP2020074600A (ja) * | 2018-04-12 | 2020-05-14 | 日本電気株式会社 | 電力増幅装置およびテレビジョン信号送信システム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2010125714A1 (ja) | 電力増幅器 | |
JP2008271289A (ja) | 歪補償装置 | |
JP2009260658A (ja) | 電力増幅器 | |
JP5049562B2 (ja) | 電力増幅器 | |
CA2921898C (en) | Amplifying stage working point determination | |
JP2011211655A (ja) | 高周波増幅器 | |
US9461596B1 (en) | Doherty power amplifier with integrated pre-distortion | |
JP6103035B2 (ja) | 電力増幅器、故障検出方法 | |
JP2014138323A (ja) | 増幅装置、歪補償装置および歪補償方法 | |
WO2010076845A1 (ja) | ポーラ変調装置及び通信機器 | |
JP2009303040A (ja) | 高周波電力増幅器、および増幅方法 | |
JP6183453B2 (ja) | 電力増幅装置および電力増幅方法 | |
JP2010213170A (ja) | 増幅装置 | |
KR20130072558A (ko) | 전력 증폭기 | |
JP4628175B2 (ja) | 増幅器 | |
JPWO2019003617A1 (ja) | 歪補償装置 | |
JP2015033083A (ja) | マルチバンド増幅器 | |
JP4500671B2 (ja) | 歪生成器及び低歪増幅器 | |
JP2007228062A (ja) | ドハティ型増幅器 | |
JPWO2017221768A1 (ja) | 増幅装置 | |
JP2011199357A (ja) | 電力増幅装置およびその制御方法 | |
WO2020110298A1 (ja) | 送信機 | |
JP2005236875A (ja) | フィードフォワード型歪補償増幅器 | |
JP2014175760A (ja) | 非対称ドハティ電力増幅器 | |
JP2005341117A (ja) | 非線形歪補償装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20111125 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20111205 |