JP2007228062A - ドハティ型増幅器 - Google Patents

Abstract

【課題】単品ごとの特性のばらつきを抑え、外部擾乱への耐性を高めたドハティ型増幅器を提供すること。
【解決手段】メインアンプ２の出力を一部分岐した信号を入力信号と逆相で加算した信号をピーキングアンプ３に入力するようにしているので、ピーキングアンプ３のバイアス調整が不要となる。つまりメインアンプ２の出力と入力信号との関係に応じた信号がピーキングアンプ３に入力されるので、メインアンプ２が飽和して利得が低下した分の電力だけ、ピーキングアンプ３から電力が供給されるようになる。従ってピーキングアンプ３のドレイン電流の立ち上がり特性を改善することができ、線形性をより高められるとともに部品ごとの特性のばらつきを抑え、外部擾乱にも高い耐性を持つドハティ型増幅器を提供することが可能になる。
【選択図】 図１

Description

本発明は、マイクロ波通信等に用いられるドハティ型増幅器に関する。

ＣＤＭＡ、ＯＦＤＭなどのように平均電力に対するピークの電力が高い信号を増幅するには、増幅器の飽和レベルを平均出力電力よりも高くする（バックオフをとる）必要がある。しかしながら飽和レベルからバックオフをとって使用すると、増幅器の効率は低下する。この効率低下を防止するために、ドハティアンプという回路方式が適用される。

ドハティアンプは、ＡＢ級またはＢ級動作のメインアンプと、Ｃ級動作のピーキングアンプとを備える。出力電力が低い領域ではメインアンプのみが動作し、出力レベルが飽和領域に近づくとメインアンプとピーキングアンプとが動作するようになっており、広範囲の出力レベルで高い効率を得られるという利点がある。

ところで、メインアンプとピーキングアンプに出力電力の等しい増幅素子を使用した場合、理想的なドハティアンプにおいては、飽和領域ではメインアンプとピーキングアンプのドレイン電流が等しくなる。しかしながら現実の回路においては、Ｃ級に動作点のあるピーキングアンプのドレイン電流がメインアンプと同じ大きさまで立ち上がらないので、その分、効率が低下し線形性も劣化する。

現実の回路を理想的なドハティアンプに近づけるために、入力信号レベルに応じてピーキングアンプのゲート電圧を制御するようにした回路が知られている（例えば特許文献１、非特許文献１を参照）。これらの文献によれば、出力電力が飽和領域に近づくとピーキングアンプのドレイン電流はメインアンプと同じ大きさまで立ち上がるので、理想的なドハティアンプの動作に近づけることができる。
特開２００５−４５７６７号公報 Microwave Doherty Amplifier Employing Envelope Tracking Technique for High Efficiency and Linearity : (2003 IEEE MICROWAVE AND WIRELESS COMPONENTS LETTER)

しかしながら上記文献の技術においては、ピーキングアンプのゲート電圧を予め設定したうえでオープンループによる制御を行うので、制御信号が単品ごとに異なり特性がばらつくほか、温度変動や経年変動への耐性が弱いという不具合がある。
この発明は上記事情によりなされたもので、その目的は、単品ごとの特性のばらつきを抑え、外部擾乱への耐性を高めたドハティ型増幅器を提供することにある。

上記目的を達成するためにこの発明の一態様によれば、入力信号を２系統に分配する分配手段と、前記分配された一方の信号をＡＢ級またはＢ級動作のもとで増幅する主増幅器と、この主増幅器の出力の一部を分岐してモニタ信号を取り出す方向性結合器と、前記分配された他方の信号と前記モニタ信号とを逆相で加算する加算手段と、この加算手段の出力をＢ級またはＣ級動作のもとで増幅する副増幅器と、前記主増幅器の出力と前記副増幅器の出力とを合成する合成手段とを具備することを特徴とするドハティ型増幅器が提供される。

このような手段を講じることにより、主増幅器（メインアンプ）の出力の一部がモニタ信号として取り出され、入力信号と逆相で加算されたのち副増幅器（ピーキングアンプ）に入力される。このような構成であるから、メインアンプの出力が線形性を保っている状態ではピーキングアンプへの入力は０となり、飽和領域に至るにつれてピーキングアンプへの入力が増大する。両アンプの出力を合成することにより線形性の高い増幅出力を高効率で得ることができ、しかも上記の動作は部品ごとの特性の違いによらない。このことから、単品ごとの特性のばらつきを抑え、外部擾乱への耐性を高めたドハティ型増幅器を提供することができる。

この発明によれば、単品ごとの特性のばらつきを抑え、外部擾乱への耐性を高めたドハティ型増幅器を提供することができる。

［第１の実施形態］
図１はこの発明に係わるドハティ型増幅器（以下ドハティアンプと称する）の第１の実施形態を示すブロック図である。図１において、入力信号をハイブリッド回路１で２系統に分配し、一方をメインアンプ２に入力し、他方を遅延器４を介してハイブリッド回路６に入力する。ハイブリッド回路６には、メインアンプ２の出力を方向性結合器５により一部分岐したモニタ信号が入力される。ハイブリッド回路６はモニタ信号と遅延器４の出力とを逆相で加算し、ピーキングアンプ３に入力する。ピーキングアンプ３の出力は方向性結合器５を介したメインアンプ２の出力と合成され、インピーダンス整合器７を介して出力信号として取り出される。

上記構成においてメインアンプ２の出力をドハティ動作とするために、方向性結合器５を含めてピーキングアンプ３の合成点までの線路長を適切な長さとする。さらに遅延器４の遅延量を適切に設定することにより、ハイブリッド回路６に入力される信号（遅延器４出力、モニタ信号）の位相を互いに整合させるようにする。また入力信号レベルが低い時はメインアンプ２の負荷インピーダンスが高く、入力信号レベルが高い時は、負荷インピーダンスが低くなるようにする。

図１において、各アンプのバイアスを調節してメインアンプ２の動作点をＡＢ級またはＢ級に設定し、ピーキングアンプ３の動作点をＢ級またはＣ級に設定する。メインアンプ２が線形動作する状態ではメインアンプ２のモニタ出力と入力信号とが等しくなり、ハイブリッド回路６の出力が０となる。メインアンプ２が飽和し始めるにつれ、ハイブリッド回路６の出力が増加を始める。すなわち、ピーキングアンプ３はＢ級またはＣ級で動作するので、メインアンプ２が線形動作していればピーキングアンプ３のドレイン電流は流れないが、メインアンプ２が飽和を開始すると、ピーキングアンプ３から増幅信号が出力され始める。

図２は、比較のため既存のドハティアンプを示すブロック図である。この回路では検波器８により入力信号レベルを電力検波し、その値に基づいてピーキングアンプ３のゲート電圧を制御するようにしている。なおメインアンプ２の出力トピーキングアンプ３の出力とを１／４波長インピーダンス変換器１１，１２を介して合成するようにしている。このような構成においてピーキングアンプ３のバイアス電圧Ｖｇｇを適切な値に設定すれば、出力電力が低い領域ではピーキングアンプ３がＯＦＦとなり、出力電力が飽和領域に近づくと、ピーキングアンプ３のドレイン電流はメインアンプ２と同じ大きさまで立ち上がる。すなわち図３に示すように、ピーキングアンプのバイアスを適切に調整することで、入力信号レベルに対するメインアンプのドレイン電流と、ピーキングアンプのドレイン電流とを理想的な状態にすることができ、高効率かつ線形性の高い理想的なドハティアンプの動作に近づけることができる。なお図３にはバイアス調整をしない場合のピーキングアンプの電流を点線で示す。
しかしながら図２の構成においては、メインアンプ２およびピーキングアンプ３の特性のばらつきが考慮されていない。従って図３に示す理想的な特性を得るためには部品ごとのバイアス調整が必要になり、歩留まりが悪い。

これに対しこの実施形態では、メインアンプ２の出力を一部分岐した信号を入力信号と逆相で加算した信号をピーキングアンプ３に入力するようにしているので、ピーキングアンプ３のバイアス調整が不要となる。つまりメインアンプ２の出力と入力信号との関係に応じた信号がピーキングアンプ３に入力されるので、メインアンプ２が飽和して利得が低下した分の電力だけ、ピーキングアンプ３から電力が供給されるようになる。従ってピーキングアンプ３のドレイン電流の立ち上がり特性を改善することができ、線形性をより高められるとともに部品ごとの特性のばらつきを抑え、外部擾乱にも高い耐性を持つドハティ型増幅器を提供することが可能になる。

［第２の実施形態］
図１に示すようにピーキングアンプ３が１段の構成では、ピーキングアンプがＢ級またはＣ級にバイアスされていることから完全な線形増幅器とすることは難しく、出力信号に誤差が生ずる場合がある。この実施形態では線形特性をさらに改善可能な構成を以下に開示する。

図４はこの実施形態に係わるドハティ型増幅器を示す図である。図４において符号１００を付して点線部で囲った部分は図１と同じ構成である。すなわち図１のドハティアンプをメインアンプとして機能させ、その非線形性をさらにもう１段追加したピーキングアンプ１６により補正するものである。

入力信号は分配されてドハティアンプ１００および遅延器１４に入力される。ドハティアンプ１００への入力信号はドハティアンプ内でさらに２系統に分配されたのち上記した作用により増幅されて方向性結合器１３に入力される。方向性結合器１３はドハティアンプ１００の出力を一部分岐し、モニタ信号がハイブリッド回路１５に入力される。分配された他方の入力信号は遅延器１４を介してハイブリッド回路１５に与えられ、モニタ信号と逆相で加算されてピーキングアンプ１６に入力される。遅延器１４の遅延量はハイブリッド回路１５に与えられる信号の位相を互いに整合させる量とする。ピーキングアンプ１６の出力はドハティアンプ１００の出力と合成されてインピーダンス整合器７を介して出力信号として取り出される。

このような構成により、ピーキングアンプが１個の場合の誤差を低減することができる。また図１においてはメインアンプ２の出力とピーキングアンプ３の出力との遅延時間差があるため、位相整合により所望の動作を得られる周波数帯が限られ、使用帯域幅が狭くなりやすい。これに対し図４においては、ドハティアンプ１００側の位相を（所望周波数−Δｆ）とし、ピーキングアンプ１６側の位相を（所望周波数＋Δｆ）として位相関係を最適化することにより、図１の構成に比べて動作帯域を広帯域化することができる。さらに、ピーキングアンプを３個以上追加することにより、線形性および動作帯域を改善することができるが、出力側の線路損失が増加するので、これらの兼ね合いによりピーキングアンプの段数を決定すると良い。

なお、この発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。

この発明に係わるドハティ型増幅器の第１の実施形態を示すブロック図。 比較のため既存のドハティアンプを示すブロック図。 理想的なドハティアンプの動作特性を示す図。 この発明に係わるドハティ型増幅器の第２の実施形態を示すブロック図。

符号の説明

１…ハイブリッド回路、２…メインアンプ、３…ピーキングアンプ、４…遅延器、５…方向性結合器、６…ハイブリッド回路、７…インピーダンス整合器、８…検波器、１１，１２…１／４波長インピーダンス変換器、１３…方向性結合器、１４…遅延器、１５…ハイブリッド回路、１６…ピーキングアンプ、１００…ドハティアンプ

Claims (4)

1. 入力信号を２系統に分配する分配手段と、
   前記分配された一方の信号をＡＢ級またはＢ級動作のもとで増幅する主増幅器と、
   この主増幅器の出力の一部を分岐してモニタ信号を取り出す方向性結合器と、
   前記分配された他方の信号と前記モニタ信号とを逆相で加算する加算手段と、
   この加算手段の出力をＢ級またはＣ級動作のもとで増幅する副増幅器と、
   前記主増幅器の出力と前記副増幅器の出力とを合成する合成手段とを具備することを特徴とするドハティ型増幅器。
2. 前記分配された他方の信号を遅延して前記加算手段に入力される信号の位相を整合させる遅延手段をさらに具備することを特徴とする請求項１に記載のドハティ型増幅器。
3. 入力信号を第１乃至第３の系統に分配する分配手段と、
   前記分配された第１系統の信号をＡＢ級またはＢ級動作のもとで増幅する第１増幅器と、
   この第１増幅器の出力の一部を分岐して第１モニタ信号を取り出す第１方向性結合器と、
   前記分配された第２系統の信号と前記第１モニタ信号とを逆相で加算する第１加算手段と、
   この第１加算手段の出力をＢ級またはＣ級動作のもとで増幅する第２増幅器と、
   前記第１増幅器の出力と前記第２増幅器の出力とを合成する第１合成手段と、
   この第１合成手段の出力の一部を分岐して第２モニタ信号を取り出す第２方向性結合器と、
   前記分配された第３系統の信号と前記第２モニタ信号とを逆相で加算する第２加算手段と、
   この第２加算手段の出力をＢ級またはＣ級動作のもとで増幅する第３増幅器と、
   前記第２増幅器の出力と前記第３増幅器の出力とを合成する第２合成手段とを具備することを特徴とするドハティ型増幅器。
4. 前記分配された第２系統の信号を遅延して前記第１加算手段に入力される信号の位相を互いに整合させる第１遅延手段と、
   前記分配された第３系統の信号を遅延して前記第２加算手段に入力される信号の位相を互いに整合させる第２遅延手段とをさらに具備することを特徴とする請求項３に記載のドハティ型増幅器。

Images