JP2016165036A - 高周波増幅器 - Google Patents

高周波増幅器 Download PDF

Info

Publication number
JP2016165036A
JP2016165036A JP2015044320A JP2015044320A JP2016165036A JP 2016165036 A JP2016165036 A JP 2016165036A JP 2015044320 A JP2015044320 A JP 2015044320A JP 2015044320 A JP2015044320 A JP 2015044320A JP 2016165036 A JP2016165036 A JP 2016165036A
Authority
JP
Japan
Prior art keywords
out1
output
frequency
wire
impedance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015044320A
Other languages
English (en)
Other versions
JP6109868B2 (ja
Inventor
健太 黒田
Kenta Kuroda
健太 黒田
一考 高木
Kazutaka Takagi
一考 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2015044320A priority Critical patent/JP6109868B2/ja
Priority to US15/040,488 priority patent/US9774298B2/en
Priority to EP16155449.8A priority patent/EP3065292A1/en
Publication of JP2016165036A publication Critical patent/JP2016165036A/ja
Application granted granted Critical
Publication of JP6109868B2 publication Critical patent/JP6109868B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H03F3/602—Combinations of several amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48157—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/423—Amplifier output adaptation especially for transmission line coupling purposes, e.g. impedance adaptation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Amplifiers (AREA)
  • Microwave Amplifiers (AREA)

Abstract

【課題】高周波高効率増幅器を提供する。【解決手段】高周波増幅器１０は、基板１００上に設けられた周波数帯域を有する信号を増幅する能動素子１５１と、基板上に設けられた伝送線路１１３、１１４と、一端が能動素子の出力部１０３、１０４に接続され他端が伝送線路の入力部（ワイヤパッド）１０７、１０８に接続されたワイヤ１０５、１０６と、基板上に設けられ伝送線路の出力部に接続された出力端子１２１とを有する出力整合回路１０９とを備える。周波数帯域の中心周波数における能動素子の出力インピーダンスを［Ｒｏｕｔ１−ｊＸｏｕｔ１］（Ω）とするとき、伝送線路の入力部から出力端子側を見た中心周波数におけるインピーダンスの実部は、０．８×Ｒｏｕｔ１（Ω）以上１．２×Ｒｏｕｔ１（Ω）以下であり、インピーダンスの虚部は、０．８×Ｘｏｕｔ１（Ω）以上１．２×Ｘｏｕｔ１（Ω）以下である。【選択図】図１

Description

本発明の実施形態は、高周波増幅器に関する。
マイクロ波帯の周波数の信号を増幅する高周波増幅器において、高周波増幅器内の能動素子から発生する高調波を処理して、高効率化を実現する方法が提案されている。この高効率化を実現する方法としては、２倍波の周波数におけるインピーダンスを、開放付近とする方法がある。
特開２００９−２０７０６０号公報
本発明の実施形態の目的は、高周波高効率増幅器を提供する。
実施形態によれば、基板上に設けられた周波数帯域を有する信号を増幅する能動素子と、前記基板上に設けられた伝送線路と、一端が前記能動素子の出力部に接続され、他端が前記伝送線路の入力部に接続されたワイヤと、前記基板上に設けられ、前記伝送線路の出力部に接続された出力端子と、を有する出力整合回路と、を備えた高周波増幅器が提供される。前記周波数帯域の中心周波数における前記能動素子の出力インピーダンスを［Ｒｏｕｔ１−ｊＸｏｕｔ１］（Ω）とするとき、前記伝送線路の前記入力部から前記出力端子側を見た前記中心周波数におけるインピーダンスの実部は、０．８×Ｒｏｕｔ１（Ω）以上１．２×Ｒｏｕｔ１（Ω）以下であり、前記ワイヤの前記一端から前記出力端子側を見た前記中心周波数におけるインピーダンスの虚部は、０．８×Ｘｏｕｔ１（Ω）以上１．２×Ｘｏｕｔ１（Ω）以下である。
第１の実施形態に係る高周波増幅器を例示する模式平面図である。 図１を−Ｙ方向から見た模式側面図である。 図１に示す基板１００上に実装された回路の等価回路図である。 図１に示す基準面Ｐ０及び基準面Ｐ１から出力端子側を見たインピーダンスのシミュレーション結果を例示するスミス図である。 第２の実施形態に係る高周波増幅器を例示する模式平面図である。 図５を−Ｙ方向から見た模式側面図である。 第３の実施形態に係る高周波増幅器を例示する模式平面図である。 図７を−Ｙ方向から見た模式側面図である。 第３の実施形態の比較例に係る高周波増幅器を例示する模式平面図である。 図９を−Ｙ方向から見た模式側面図である。
以下、図面を参照しつつ、本発明の実施形態について説明する。
第１の実施形態について説明する。
先ず、本実施形態に係る高周波増幅器の構成について説明する。
図１は、本実施形態に係る高周波増幅器を例示する模式平面図である。
図２は、図１を−Ｙ方向から見た模式側面図である。
以下、本明細書においては、説明の便宜上、ＸＹ直交座標系を採用する。図１において、入力端子１２０から出力端子１２１へ向かう方向を「Ｘ方向」とし、それに垂直な方向を「Ｙ方向」とする。それに垂直な方向で、電極パッド１０４から電極パッド１０３へ向かう方向を「Ｙ方向」とする。また、「Ｘ方向」の逆方向を「−Ｘ方向」とし、「Ｙ方向」の逆方向を「−Ｙ方向」とする。
また、本明細書においては、基本波は周波数帯域を有しており、周波数帯域内の中心周波数を「基本波の周波数」という。「基本波の周波数」の２倍の周波数を「２倍波の周波数」という。
また、本明細書においては、インピーダンスの単位はΩとし省略してある。
図１に示すように、本実施形態に係る高周波増幅器１０は、基板１００と、基板１００上に設けられ、周波数帯域を有する信号を増幅する能動素子１５１のセル領域１０１と、基板１００上に設けられ、周波数帯域を有する信号を増幅する能動素子１５１のセル領域１０２とから構成される。セル領域１０１、１０２は、例えば、ゲート、ドレイン及びソースを有するＨＥＭＴ（High Electron Mobility Transistor）やＭＥＳＦＥＴ(Metal Semiconductor Field Effect Transistor)などとする事ができる。
本実施形態に係る高周波増幅器１０は、さらに、基板１００上のセル領域１０１のフィンガーゲート１２７の近傍に離間して設けられ、セル領域１０１の出力部であるドレインと接続された電極パッド１０３と、基板１００上のセル領域１０２のフィンガーゲート１２８の近傍に離間して設けられ、セル領域１０２の出力部であるドレインと接続された電極パッド１０４と、出力整合回路１０９と、セル領域１０１のフィンガーゲート１２７に接続された電極パッド１２５と、電極パッド１２５に接続されたワイヤ１１５と、セル領域１０２のフィンガーゲート１２８に接続された電極パッド１２６と、電極パッド１２６に接続されたワイヤ１１６と、入力整合回路１１１と、から構成される。電極パッド１０３、１０４は、Ｙ方向に延びており、同程度の長さを有している。
なお、能動素子１５１に電圧を供給する直流回路は省略してある。
出力整合回路１０９は、能動素子１５１のセル領域１０１、１０２のロードプル測定などを通じて測定される出力インピーダンスを、外部負荷のインピーダンスに整合させるための回路であり、基板１００上に配置されている。出力整合回路１０９においては、出力端子１２１が基板１００のＸ方向側の端部に配置され、そこから伝送線路１１３、１１４が分岐している。なお、出力端子１２１には、電気長が短い伝送線路とすることができる。
伝送線路１１３は、入力部であるワイヤパッド１０７と、出力端子１２１との接続位置Ｐ２１（図１の破線で示す）を含む出力部と、を有する。ワイヤパッド１０７におけるワイヤ１０５との接続位置（図１の基準面Ｐ０に一致）と、接続位置Ｐ２１との間の電気長をＥＬ１とする。電気長ＥＬ１の長さは、伝送される信号の基本波の周波数における波長の０．２５倍程度であり、４分の１波長変成器として動作する。
伝送線路１１４は、入力部であるワイヤパッド１０８と、出力端子１２１との接続位置Ｐ２１（図１の破線で示す）を含む出力部と、を有する。ワイヤパッド１０８におけるワイヤ１０６との接続位置（図１の基準面Ｐ０に一致）と、接続位置Ｐ２１との間の電気長をＥＬ２（≒ＥＬ１）とする。電気長ＥＬ２の長さは、伝送される信号の基本波の周波数における波長の０．２５倍程度であり、４分の１波長変成器として動作する。
なお、前述の０．２５倍程度とは、例えば、０．２倍以上０．３倍以下のことである。
基準面Ｐ０は、伝送線路１１３のワイヤパッド１０７とワイヤ１０５との接続部、および伝送線路１１４のワイヤパッド１０８とワイヤ１０６との接続部を含む平面である。
基準面Ｐ１は、ワイヤ１０５とセル領域１０１の電極パッド１０３との接続部、およびワイヤ１０６とセル領域１０２の電極パッド１０４との接続部を含む平面である。
出力整合回路１０９は、さらに、ワイヤ１０５及び１０６を有している。ワイヤ１０５の一端は電極パッド１０３に接続され、他端はワイヤパッド１０７に接続されている。
ワイヤ１０６の一端は電極パッド１０４に接続され、他端はワイヤパッド１０８に接続されている。
図２に示すように、ワイヤ１０５の内、電極パッド１０３からワイヤパッド１０７へ向かう中ほどの部分は、基板１００から離れており、基板１００には接していない。同様に、ワイヤ１０６の内、電極パッド１０４からワイヤパッド１０８へ向かう中ほどの部分は、基板１００から離れており、基板１００には接していない。
出力端子１２１からみて外側には、通常、外部負荷が接続される（図示せず）。外部負荷のインピーダンスは、例えば５０Ωである。
入力整合回路１１１は、能動素子１５１の入力インピーダンスに整合させるための回路であり、例えば、基板１００とは別の基板である基板１１０上に配置される。入力整合回路１１１においては、入力端子１２０が基板１１０の−Ｘ方向側の端部に配置され、そこから伝送線路１２３、１２４が分岐している。伝送線路１２３は、入力端子１２０のＸ方向側の一端部からＹ方向に引き出され、その先で湾曲してＸ方向に延び、その先でＹ方向に延びるワイヤパッド１１７の中央部に接続している。伝送線路１２４は、入力端子１２０のＸ方向側の一端部から−Ｙ方向に引き出され、その先で湾曲してＸ方向に延び、その先でＹ方向に延びるワイヤパッド１１８の中央部に接続している。ワイヤパッド１１７及び１１８のＹ方向の長さは同程度である。
ワイヤ１１５は、ワイヤパッド１１７と電極パッド１２５を接続している。ワイヤ１１６は、ワイヤパッド１１８と電極パッド１２６を接続している。
図２に示すように、ワイヤ１１５のワイヤパッド１１７から電極パッド１２５へ向かう中ほどの部分は、基板１００及び１１０から離れており、基板１００及び１１０には接していない。同様に、ワイヤ１１６のワイヤパッド１１８から電極パッド１２６へ向かう中ほどの部分は、基板１００及び１１０から離れており、基板１００及び１１０には接していない。
図１に示す能動素子１５１のセル領域１０１及び１０２の動作条件を同じにして均一に動作させて、セル領域１０１の出力部からセル領域１０２の出力部へ回り込む信号およびセル領域１０２の出力部からセル領域１０１の出力部へ回り込む信号を無くす。この場合、図１に示す基板１００上に実装された回路は、図３に示す等価回路として示すことができる。
次に、本実施形態に係る高周波増幅器の動作について説明する。
図３は、図１に示す基板１００上に実装された回路の等価回路図である。
図４は、図１に示す基準面Ｐ０及び基準面Ｐ１から出力端子１２１側を見たインピーダンスのシミュレーション結果を例示するスミス図である。
図３に示すゲート５１０は、図１に示す電極パッド１２５、１２６に相当し、能動素子５０１は、図１に示すセル領域１０１、１０２に相当し、ドレイン５０３は、図１に示す電極パッド１０３、１０４に相当する。図３に示すワイヤ５０５は、図１に示すワイヤ１０５、１０６に相当し、出力整合回路５０９は、図１に示す出力整合回路１０９に相当し、伝送線路５１３（電気長：ＥＬ３）は、図１に示す伝送線路１１３、１１４に相当し、出力端子５２１は、図１に示す出力端子１２１に相当する。
また、図２に示すように、ワイヤ１０５は、線分の中ほどの部分が基板１００から離れており、基板上にパターニングで形成したものよりも寄生成分が少なく、より理想的な集中定数素子として取り扱うことができる。
図４に示す点А０は、図３に示す基準面Ｐ０から図３に示す出力端子５２１（図１においては出力端子１２１）側を見た基本波の周波数におけるインピーダンス（Ｒ１０＋ｊＸ１１）を示す点である。図４に示す点А１は、図３に示す基準面Ｐ１から図３に示す出力端子５２１側を見た基本波の周波数におけるインピーダンス（Ｒ１０＋ｊＸ１０）を示す点である。図４に示す点Ｂ０は、図３に示す基準面Ｐ０から図３に示す出力端子５２１側を見た２倍波の周波数におけるインピーダンス（Ｒ２０＋ｊＸ２１）を示す点である。図４に示す点Ｂ１は、図３に示す基準面Ｐ１から図３に示す出力端子５２１側を見た２倍波の周波数におけるインピーダンス（Ｒ２０＋ｊＸ２０）を示す点である。ただし、Ｒ１０及びＲ２０はレジスタンスであり、Ｘ１０、Ｘ１１、Ｘ２０及びＸ２１はリアクタンスである。
なお、図４は、図３に示す能動素子５０１の出力インピーダンスの実部の値で正規化している。
図４に示すように、図３に示すワイヤ５０５（図１においては、ワイヤ１０５、１０６）が追加されると、基本波の周波数におけるインピーダンスは、点А０から点А１へ移動する。これは、集中定数素子としてのインダクタンスＬを有するワイヤ５０５が追加されたことにより、インピーダンスが、点А０で示す（Ｒ１０＋ｊＸ１１）からｊ（２×π×ｆ０×Ｌ）だけ増加して、点А１で示す（Ｒ１０＋ｊＸ１０）へ移動したからである。ただし、ｆ０は基本波の周波数である。ｊＸ１１とｊＸ１０の間には下記（式１）が成立する。
Figure 2016165036
（式１）
また、２倍波の周波数におけるインピーダンスは、点Ｂ０から点Ｂ１へ移動する。これは、集中定数素子としてのインダクタンスＬを有するワイヤ５０５が追加されたことにより、インピーダンスが、点Ｂ０で示す（Ｒ２０＋ｊＸ２１）からｊ（２×π×２×ｆ０×Ｌ）だけ増加して、点Ｂ１で示す（Ｒ２０＋ｊＸ２０）へ移動したからである。ｊＸ２１とｊＸ２０の間には下記（式２）が成立する。
Figure 2016165036
（式２）
本実施形態に係る高周波増幅器１０においては、図３に示すワイヤ５０５のインダクタンスＬの値を調整して追加することにより、点А０のインピーダンスを、点А１のインピーダンスに移動させることができる。能動素子５０１の基本波の周波数における出力インピーダンスをＺｏｕｔ１＝Ｒｏｕｔ１−ｊＸｏｕｔ１としたとき、点А１が、インピーダンスＺｏｕｔ１の複素共役の点Ｃ（Ｒｏｕｔ１＋ｊＸｏｕｔ１）付近となるように移動させる。
すなわち、図１に示すワイヤ１０５、１０６の長さを調整することにより、図３に示すワイヤ５０５のインダクタンスＬを変化させて、点А１のインピーダンスを、能動素子１０１の出力インピーダンスの複素共役点Ｃ付近になるようにする。これにより、基本波の周波数においてインピーダンス整合を取ることができる。ただし、Ｚｏｕｔ１はインピーダンスであり、Ｒｏｕｔ１はレジスタンスであり、Ｘｏｕｔ１はリアクタンスである。
点А１（Ｒ１０＋ｊＸ１０）を点Ｃ（Ｒｏｕｔ１＋ｊＸｏｕｔ１）付近にするには、例えば、レジスタンスＲ１０を０．８×Ｒｏｕｔ１（Ω）以上１．２×Ｒｏｕｔ１（Ω）以下とし、リアクタンスＸ１０を０．８×Ｘｏｕｔ１（Ω）以上１．２×Ｘｏｕｔ１（Ω）とすることが好ましい。
上記（式２）に示すように、２倍波において追加されるリアクタンスの量は、基本波において追加されるリアクタンスの量の２倍である。従って、図４に示すように、点Ｂ１のリアクタンスの値は、基本波の周波数におけるインピーダンスである点А１のリアクタンスよりも大きくなる。リアクタンスが大きくなることにより、点Ｂ１のインピーダンスを開放付近とすることができる。
その結果、高周波増幅器１０を高効率で増幅させることができる。
なお、図４に示すように、基準面Ｐ０から出力端子５２１側を見た基本波の周波数におけるインピーダンス点А０のレジスタンスＲ１０は、能動素子５０１の出力インピーダンスＺｏｕｔ１のレジスタンスＲｏｕｔ１と同程度となるように、伝送線路１１３、１１４により調整しておくことが好ましい。例えば、レジスタンスＲ１０を０．８×Ｒｏｕｔ１（Ω）以上１．２×Ｒｏｕｔ１（Ω）以下とすることが好ましい。
次に、本実施形態に係る高周波増幅器の効果について説明する。
本実施形態に係る高周波増幅器１０においては、図１に示すワイヤ１０５及び１０６（図３においてはワイヤ５０５）を使用することにより、下記に示す（а）及び（ｂ）の効果がある。
（а）図４の点А１に示す基本波の周波数におけるインピーダンス（Ｒ１０＋ｊＸ１０）を、能動素子５０１の基本波の周波数における出力インピーダンスの複素共役の点Ｃ（Ｒｏｕｔ１＋ｊＸｏｕｔ１）付近にして整合させる。これにより、基本波の周波数の信号が、反射損失が少なく出力端子５２１へ伝達される。
（ｂ）図４の点Ｂ１に示す２倍波の周波数におけるインピーダンス（Ｒ２０＋ｊＸ２０）を、点А１よりも大きなインピーダンスの位置に移動させて開放付近とする。これにより、２倍波の周波数の信号は、反射損失が大きくなり、出力端子５２１へはあまり伝達されない。
上記（а）及び（ｂ）の結果、高周波高効率増幅器を提供することができる。
なお、本実施形態に係る高周波増幅器１０においては、例えば、図１に示すワイヤ１０５とワイヤ１０６のそれぞれのの本数を３本として示しているが、これには限定されない。
次に、第２の実施形態について説明する。
図５は、本実施形態に係る高周波増幅器を例示する模式平面図である。
図６は、図５を−Ｙ方向から見た模式側面図である。
図５及び図６に示すように、本実施形態に係る高周波増幅器２０は、前述の第１の実施形態に係る高周波増幅器１０と比較して、下記（а）〜（ｄ）の点が異なっている。
（а）基板２００上に、入力整合回路２１１、セル領域２０１、セル領域２０２、電極パッド２０３、電極パッド２０４及び出力整合回路２０９が配置されている。
（ｂ）図１に示すワイヤパッド１１７、ワイヤパッド１１８、ワイヤ１１５及びワイヤ１１６、電極パッド１２５、電極パッド１２６に相当する部分が存在しない。
（ｃ）伝送線路２２３が、電極パッドを介さずにセル領域２０１の入力部２２５に接続されている。
（ｄ）伝送線路２２４が、電極パッドを介さずにセル領域２０２の入力部２２６に接続されている。
本実施形態においては、上記（ｂ）に示すように、ワイヤパッド１１７、ワイヤパッド１１８、ワイヤ１１５、ワイヤ１１６、電極パッド１２５及び電極パッド１２６に相当する部分が削除されるため、高周波増幅器２０の実装面積を小さくすることができる。
本実施形態における上記以外の構成、動作及び効果は、前述の第１の実施形態と同様である。
次に、第３の実施形態について説明する。
図７は、本実施形態に係る高周波増幅器を例示する模式平面図である。
図８は、図７を−Ｙ方向から見た模式側面図である。
図７及び図８に示すように、本実施形態に係る高周波増幅器３０は、前述の第２の実施形態に係る高周波増幅器２０と比較して、主に、下記（а）〜（ｃ）の点が異なっている。
（а）高周波増幅器３０の利得を向上させるため、入力整合回路３１２、セル領域３０１を有する能動素子３５２及び能動素子３０１のドレインに接続された電極パッド３１３が追加され、基板３００上に配置されている。また、電極パッド３１３は、断間整合回路３１１の入力端子３２８と接続している。
（ｂ）入力整合回路３１２は、セル領域３０１の入力インピーダンスに整合させるための回路である。入力整合回路３１２においては、入力端子３２０が基板３００の−Ｘ方向側の端部に配置され、そこから伝送線路３２２がＸ方向に延び、伝送線路３２２のＸ方向側の一端部は、セル領域３０１のフィンガーゲート３３１に接続している。また、伝送線路３２２のＸ方向中央部から伝送線路３２９が分岐し、−Ｙ方向に引き出され、その先で湾曲してＸ方向に延び、延びた後で終端している。入力端子３２０のＹ方向の長さは出力端子３２１のＹ方向の長さと同程度である。
（ｃ）段間整合回路３１１は、伝送線路３２３の湾曲部において、外向きであり外側に行くほど幅が広がっている突起部３２５を有している。また、断間整合回路３１１は、伝送線路３２４の湾曲部において、外向きであり外側に行くほど幅が広がっている突起部３２６を有している。
本実施形態においては、能動素子３５１の出力に出力整合回路３１０を設けている。この理由は、最終段において基本波の周波数におけるインピーダンスを整合させ、２倍波の周波数におけるインピーダンスを開放付近とすることが、高周波増幅器３０の効率の向上に最も効果があるからである。
本実施形態における上記以外の構成、動作及び効果は、前述の第２の実施形態と同様である。
次に、第３の実施形態の比較例について説明する。
図９は、本比較例に係る高周波増幅器を例示する模式平面図である。
図１０は、図９を−Ｙ方向から見た模式側面図である。
図９及び図１０に示すように、本比較例に係る高周波増幅器４０は、前述の第３の実施形態に係る高周波増幅器３０と比較して、出力整合回路４１０において、ワイヤに代わってスタブ４４１、４４２、４４３及び４４４を使用している点が異なっている。
本比較例における上記以外の構成は、前述の第３の実施形態と同様である。
図１０に示すように、出力整合回路４１０は、分布定数素子であるスタブ４４１、４４２、４４３及び４４４を使用しているので、前述の第３の実施形態に係る高周波増幅器３０と比べて複雑になる。出力整合回路４１０が複雑になることにより、伝送損失が大きくなり、高周波増幅器４０を高効率で増幅させることが難しくなる。スタブ４４１、４４２、４４３及び４４４を使用することにより、出力整合回路４１０の実装面積が大きくなり、基板４００のサイズが大きくなり、高周波増幅器４０のコストも上昇する。
以上説明した複数の実施形態によれば、高周波高効率増幅器を提供することができる。
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明及びその等価物の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。
１０、２０、３０、４０ 高周波増幅器、１００、１１０、２００、３００、４００ 基板、１５１、２５１、３５１、３５２、４５１、４５２、５０１ 能動素子、１０１、１０２、２０１、２０２、３０１、３０２、３０３、４０１、４０２、４０３ セル領域、１０３、１０４、１２５、１２６、２０３、２０４、３０４、３０５、３１３ 電極パッド、１０５、１０６、１１５、１１６、２０５、２０６、３０６、３０７、５０５ ワイヤ、５０５а ワイヤ一端、５０５ｂ ワイヤ他端、１０７、１０８、１１７、１１８、２０７、２０８、３０８、３０９ ワイヤパッド、１０９、２０９、３１０、４１０、５０９ 出力整合回路、１１１、２１１、３１２、４１２ 入力整合回路、３１１、４１１ 段間整合回路、１１３、１１４、１２３、１２４、２１３、２１４、２２３、２２４、３２２、３２３、３２４、３２９、５１３ 伝送線路、５１３а 伝送線路入力部、５１３ｂ 伝送線路出力部、１２０、２２０、３２０、３２８、４２０ 入力端子、１２１、２２１、３２１、４２１、５２１ 出力端子、１２７、１２８、２２７、２２８、３３１、３３４、３３５ フィンガーゲート、３２５ 突起部、３２６ 突起部、４４１ スタブ、４４２ スタブ、４４３ スタブ、４４４ スタブ、５０３ ドレイン、５１０ ゲート、Ｐ０、Ｐ１、Ｐ３、Ｐ４ 基準面、Ｌ インダクタンス、ｆ０ 周波数、А０、А１、Ｂ０、Ｂ１ インピーダンス、Ｚｏｕｔ１ 出力インピーダンス、Ｒ１０、Ｒ２０、Ｒｏｕｔ１ レジスタンス、Ｘ１１、Ｘ２０、Ｘ２１、Ｘｏｕｔ１ リアクタンス、Ｐ２１、Ｐ２２ 接続位置、ＥＬ１、ＥＬ２、ＥＬ３ 電気長

Claims (6)

  1. 基板上に設けられた周波数帯域を有する信号を増幅する能動素子と、
    前記基板上に設けられた伝送線路と、一端が前記能動素子の出力部に接続され、他端が前記伝送線路の入力部に接続されたワイヤと、前記基板上に設けられ、前記伝送線路の出力部に接続された出力端子と、を有する出力整合回路と、
    を備え、
    前記周波数帯域の中心周波数における前記能動素子の出力インピーダンスを［Ｒｏｕｔ１−ｊＸｏｕｔ１］（Ω）とするとき、
    前記伝送線路の前記入力部から前記出力端子側を見た前記中心周波数におけるインピーダンスの実部は、０．８×Ｒｏｕｔ１（Ω）以上１．２×Ｒｏｕｔ１（Ω）以下であり、
    前記ワイヤの前記一端から前記出力端子側を見た前記中心周波数におけるインピーダンスの虚部は、０．８×Ｘｏｕｔ１（Ω）以上１．２×Ｘｏｕｔ１（Ω）以下である、高周波増幅器。
  2. 前記ワイヤの前記一端から前記出力端子側を見た前記中心周波数の２倍の周波数におけるインピーダンスの虚部は、１．２×Ｘｏｕｔ１（Ω）よりも大きい請求項１記載の高周波増幅器。
  3. 前記伝送線路の電気長が前記中心周波数における波長の０．２倍以上０．３倍以下の長さである請求項１記載の高周波増幅器。
  4. 基板上に設けられた周波数帯域を有する信号を増幅する第１能動素子であって、第１セル領域と前記第１セル領域とは離間して設けられた第２セル領域とを含む第１能動素子と、
    前記基板上に設けられた第１伝送線路と、
    前記基板上に設けられた第２伝送線路と、
    一端が前記第１セル領域の出力部に接続され、他端が前記第１伝送線路の入力部に接続された第１ワイヤと、
    一端が前記第２セル領域の出力部に接続され、他端が前記第２伝送線路の入力部に接続された第２ワイヤと、
    前記基板上に設けられ、前記第１伝送線路の出力部及び前記第２伝送線路の出力部に接続された出力端子と、
    を備え、
    前記周波数帯域の中心周波数における前記第１能動素子の出力インピーダンスを［Ｒｏｕｔ１−ｊＸｏｕｔ１］（Ω）とするとき、
    前記第１伝送線路の前記入力部および前記第２伝送線路の前記入力部を含む基準面から前記出力端子側を見た前記中心周波数におけるインピーダンスの実部は、０．８×Ｒｏｕｔ１（Ω）以上１．２×Ｒｏｕｔ１（Ω）以下であり、
    前記第１ワイヤの前記一端および前記第２ワイヤの前記一端とを含む基準面から前記出力端子側を見た前記中心周波数におけるインピーダンスの虚部は、０．８×Ｘｏｕｔ１（Ω）以上１．２×Ｘｏｕｔ１（Ω）以下である高周波増幅器。
  5. 前記基板上に設けられ、前記第１セル領域の入力部及び前記第２セル領域の入力部に接続された入力整合回路をさらに備えた請求項４記載の高周波増幅器。
  6. 前記基板上に設けられ、前記入力整合回路の入力部に接続された第２能動素子をさらに備えた請求項５記載の高周波増幅器。
JP2015044320A 2015-03-06 2015-03-06 高周波増幅器 Expired - Fee Related JP6109868B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015044320A JP6109868B2 (ja) 2015-03-06 2015-03-06 高周波増幅器
US15/040,488 US9774298B2 (en) 2015-03-06 2016-02-10 High-frequency amplifier
EP16155449.8A EP3065292A1 (en) 2015-03-06 2016-02-12 High-frequency amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015044320A JP6109868B2 (ja) 2015-03-06 2015-03-06 高周波増幅器

Publications (2)

Publication Number Publication Date
JP2016165036A true JP2016165036A (ja) 2016-09-08
JP6109868B2 JP6109868B2 (ja) 2017-04-05

Family

ID=55359438

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015044320A Expired - Fee Related JP6109868B2 (ja) 2015-03-06 2015-03-06 高周波増幅器

Country Status (3)

Country Link
US (1) US9774298B2 (ja)
EP (1) EP3065292A1 (ja)
JP (1) JP6109868B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6273247B2 (ja) * 2015-12-03 2018-01-31 株式会社東芝 高周波半導体増幅器
EP3657186B1 (en) * 2017-07-18 2024-03-27 Sang-Hun Lee Rf power device capable of monitoring temperature and rf characteristics at wafer level

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010142462A1 (en) * 2009-06-10 2010-12-16 Alcatel Lucent Inverse class f amplifier and method
JP2011066782A (ja) * 2009-09-18 2011-03-31 Mitsubishi Electric Corp 高出力増幅器
JP2012227342A (ja) * 2011-04-19 2012-11-15 Toshiba Corp 電力増幅器
JP2013187773A (ja) * 2012-03-08 2013-09-19 Toshiba Corp 高周波半導体増幅器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0738548B2 (ja) 1993-01-07 1995-04-26 日本電気株式会社 電力整合回路
JPH10335590A (ja) 1997-06-04 1998-12-18 Nec Corp 受動素子回路
JP2001111362A (ja) 1999-10-06 2001-04-20 Nec Corp 高調波処理回路及びそれを用いた高電力効率増幅回路
JP2009088770A (ja) * 2007-09-28 2009-04-23 Renesas Technology Corp Ｒｆ増幅装置
JP5056480B2 (ja) 2008-02-29 2012-10-24 三菱電機株式会社 高周波半導体増幅器
JP5083201B2 (ja) 2008-12-25 2012-11-28 三菱電機株式会社 高周波半導体増幅器
US9035702B2 (en) 2012-03-08 2015-05-19 Kabushiki Kaisha Toshiba Microwave semiconductor amplifier
JP5619055B2 (ja) 2012-03-08 2014-11-05 株式会社東芝 高周波半導体増幅器
JP5468095B2 (ja) 2012-03-08 2014-04-09 株式会社東芝 高周波半導体増幅器
JP6383224B2 (ja) 2014-09-08 2018-08-29 株式会社東芝 半導体増幅器
JP6049673B2 (ja) 2014-10-31 2016-12-21 株式会社東芝 半導体増幅装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010142462A1 (en) * 2009-06-10 2010-12-16 Alcatel Lucent Inverse class f amplifier and method
JP2011066782A (ja) * 2009-09-18 2011-03-31 Mitsubishi Electric Corp 高出力増幅器
JP2012227342A (ja) * 2011-04-19 2012-11-15 Toshiba Corp 電力増幅器
JP2013187773A (ja) * 2012-03-08 2013-09-19 Toshiba Corp 高周波半導体増幅器

Also Published As

Publication number Publication date
EP3065292A1 (en) 2016-09-07
JP6109868B2 (ja) 2017-04-05
US20160261236A1 (en) 2016-09-08
US9774298B2 (en) 2017-09-26

Similar Documents

Publication Publication Date Title
JP5619055B2 (ja) 高周波半導体増幅器
TWI483543B (zh) 寬帶功率放大器
JP5603893B2 (ja) 高周波半導体増幅器
US9035702B2 (en) Microwave semiconductor amplifier
JP5468095B2 (ja) 高周波半導体増幅器
US20210152140A1 (en) Radio frequency power amplifier with harmonic control circuit as well as method for manufacturing the same
JP5056480B2 (ja) 高周波半導体増幅器
JP5083201B2 (ja) 高周波半導体増幅器
WO2011033962A1 (ja) マイクロ波高調波処理回路
JP6109868B2 (ja) 高周波増幅器
JP2015149627A (ja) 高周波半導体増幅器
US9935581B2 (en) High-frequency semiconductor amplifier
WO2015117496A1 (zh) 一种功率放大器电路及功率放大器
US9929693B2 (en) High-frequency semiconductor amplifier
JP5063779B2 (ja) 低歪み増幅器および低歪み増幅器を用いたドハティ増幅器
JP2010114502A (ja) バイアス回路
JP5098991B2 (ja) 高周波モジュール
JP6648979B2 (ja) 半導体増幅装置
EP3016281B1 (en) Semiconductor amplifier bias circuit and semiconductor amplifier device
US9985584B2 (en) High-frequency semiconductor amplifier
Hayakawa et al. A total bandwidth expanded dual-band GaN Doherty PA toward the LTE-A carrier aggregation application
KR20170078021A (ko) IMFET를 이용한 광대역 Class-J 전력증폭기
US20210328557A1 (en) High-frequency amplifier
EP2761740A1 (en) Amplifying system
JP2017079426A (ja) 広帯域電力増幅器

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170308

R151 Written notification of patent or utility model registration

Ref document number: 6109868

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees