JP2016152584A

JP2016152584A - 受信機

Info

Publication number: JP2016152584A
Application number: JP2015030546A
Authority: JP
Inventors: 雄亮橘川; Yusuke Kitsukawa; 高橋　徹; Toru Takahashi; 徹高橋
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2015-02-19
Filing date: 2015-02-19
Publication date: 2016-08-22
Anticipated expiration: 2035-02-19
Also published as: JP6333193B2

Abstract

【課題】ハードウェアの回路規模を軽減することができる受信機を提供する。【解決手段】高周波信号を受信する素子アンテナ２−１，２−２，・・・，２−ｎと、素子アンテナごとに設けられ、素子アンテナにより受信された信号の周波数を分周することにより、素子アンテナごとに異なる周波数の信号にそれぞれ周波数変換する周波数変換部３−１，３−２，・・・，３−ｎと、周波数変換部３−１，３−２，・・・，３−ｎによってそれぞれ周波数変換された信号を合成する合成器４と、合成器４の出力信号のレベルを制御するＡＧＣ５と、ＡＧＣ５の出力信号をアナログ信号からデジタル信号へ変換するＡＤ変換部６と、ＡＤ変換部６により変換されたデジタル信号を基に信号処理を行う信号処理部７とを備える。【選択図】図１

Description

この発明は、複数の素子アンテナで信号を合成することで受信を行う受信機に関する。

例えば、特許文献１に記載される受信機は、複数の素子アンテナにより受信された信号を、素子アンテナごとに異なる周波数のローカル信号で周波数混合してダウンコンバートし、さらに複数の素子アンテナのそれぞれに対応した帯域通過フィルタ（以下、ＢＰＦと記載する）に通すことによって、中間周波数（以下、ＩＦと記載する）信号を得ている。
なお、ローカル信号を生成するシンセサイザは、複数の素子アンテナのそれぞれに対応して設けられる。

特開２００４−３４９８４９号公報

特許文献１に代表される従来の受信機では、素子アンテナごとにシンセサイザを用いて周波数変換を行うため、複数のシンセサイザが必要であり、ローカル信号の配線も複雑になる。これにより、ハードウェアの回路規模が常に大きくなるという課題があった。

この発明は、上記の課題を解決するもので、ハードウェアの回路規模を軽減することができる受信機を得ることを目的とする。

この発明に係る受信機は、高周波信号を受信する複数の素子アンテナと、素子アンテナごとに設けられた複数の周波数変換部と、合成部と、利得制御部と、ＡＤ変換部と、信号処理部を備える。複数の周波数変換部は、素子アンテナにより受信された信号の周波数を分周することにより素子アンテナごとに異なる周波数の信号にそれぞれ周波数変換する。合成部は、複数の周波数変換部によりそれぞれ周波数変換された信号を合成する。利得制御部は、合成部の出力信号のレベルを制御する。ＡＤ変換部は、利得制御部の出力信号をアナログ信号からデジタル信号へ変換する。信号処理部は、ＡＤ変換部により変換されたデジタル信号を基に信号処理を行う。

この発明によれば、素子アンテナにより受信された信号の周波数を分周して周波数帯域が重ならないＩＦ信号を得るので、ローカル信号を生成する複数のシンセサイザが不要であり、受信機のハードウェアの回路規模を軽減することができる。

この発明の実施の形態１に係る受信機の構成を示すブロック図である。図１の周波数変換部の構成例を示すブロック図である。この発明の実施の形態２に係る受信機における周波数変換部の構成を示すブロック図である。この発明の実施の形態３に係る受信機の構成を示すブロック図である。

実施の形態１．
図１は、この発明の実施の形態１に係る受信機１の構成を示すブロック図である。図１に示す受信機１は、ｎ（ｎは２以上の整数）個の素子アンテナ２−１，２−２，・・・，２−ｎにより高周波（以下、ＲＦと記載する）信号を合成することで受信を行う受信機であり、通信あるいはレーダ装置に用いられる。
その構成として、ｎ個の素子アンテナ２−１，２−２，・・・，２−ｎ、ｎ個の周波数変換部３−１，３−２，・・・，３−ｎ、合成器４、自動利得制御部５、アナログ−デジタル変換部６および信号処理部７を備える。なお、自動利得制御部５は、ＡＧＣ５と記載する。また、アナログ−デジタル変換部６は、ＡＤ変換部６と記載する。

素子アンテナ２−１，２−２，・・・，２−ｎのそれぞれは、ＲＦ信号を受信し、受信信号をそれぞれに対応した周波数変換部３−１，３−２，・・・，３−ｎへ出力する。
なお、図１の例では、素子アンテナの出力に周波数変換部を接続した構成を示したが、素子アンテナの出力と周波数変換部の入力との間に、不要波を抑圧するフィルタあるいは受信信号の電力を増幅する低雑音増幅器を介在させてもよい。

周波数変換部３−１，３−２，・・・，３−ｎは、図１に示すように、素子アンテナ２−１，２−２，・・・，２−ｎごとに設けられる。
また、周波数変換部３−１，３−２，・・・，３−ｎは、それぞれに対応した素子アンテナ２−１，２−２，・・・，２−ｎから入力した受信信号の周波数を分周して、素子アンテナごとに異なる周波数のＩＦ信号に周波数変換して合成器４に出力する。
すなわち、周波数変換部３−１，３−２，・・・，３−ｎから出力されるそれぞれのＩＦ信号の周波数帯域は、互いに重ならないように設定されている。

例えば、周波数変換部３−１，３−２，・・・，３−ｎは、図２に示すように、分周器（ＦｒｅｑｕｅｎｃｙＤｉｖｉｄｅｒ；以下、ＦＤと記載する）３０およびＢＰＦ３１をそれぞれ備えて構成される。
ＦＤ３０は、この発明における分周部に相当する構成要素であり、出力がＢＰＦ３１に接続されており、入力した信号を予め設定された分周数Ｎ（Ｎは、１以上の整数）で分周してＢＰＦ３１に出力する。
ＢＰＦ３１は、この発明における第１のフィルタに相当する構成要素であり、ＦＤ３０から入力した信号のうち、予め設定された周波数の信号のみを通過させる。この結果、受信信号であるＲＦ信号がＮ分周されたＩＦ信号に変換される。
周波数変換部３−１，３−２，・・・，３−ｎにおけるＦＤ３０の分周数を、それぞれＮ１，Ｎ２，・・・，Ｎｎとし、Ｎ１，Ｎ２，・・・，Ｎｎは互いに異なる。
このとき、周波数変換部３−１，３−２，・・・，３−ｎから出力される信号の周波数は、ｆ_０／Ｎ１，ｆ_０／Ｎ２，・・・，ｆ_０／Ｎｎとなる。
各素子アンテナ２−１，２−２，・・・，２−ｎに入力される信号の周波数をＲＦＨｚとし、素子アンテナ２−１の分周数を２、素子アンテナ２−２の分周数を３とした場合、ＦＤ３０は、素子アンテナ２−１の入力信号における１秒にＲＦ回の振動のうち、２回に１回を抽出することで周波数をＲＦ／２に変換する。素子アンテナ２−２の場合は、３回に１回を抽出することで周波数をＲＦ／３に変換する。

周波数変換部３−１，３−２，・・・，３−ｎから出力されたＩＦ信号は合成器４により合成されてＡＧＣ５に出力される。
ＡＧＣ５は、この発明における利得制御部に相当する構成要素であって、合成器４から入力した合成信号の電力レベルを予め設定された適正なレベルに調整してＡＤ変換部６に出力する。ＡＤ変換部６は、ＡＧＣ５から入力した信号をアナログ信号からデジタル信号に変換して信号処理部７に出力する。
信号処理部７は、ＡＤ変換部６により変換されたデジタル信号を基に信号処理を行う。例えば、入力したデジタル信号から素子アンテナ２−１，２−２，・・・，２−ｎにより受信された信号を抽出して信号処理を行う。

以上のように、実施の形態１に係る受信機１は、素子アンテナ２−１，２−２，・・・，２−ｎ、素子アンテナごとに設けられた周波数変換部３−１，３−２，・・・，３−ｎ、合成器４、ＡＧＣ５、ＡＤ変換部６および信号処理部７を備える。
特に、実施の形態１において、周波数変換部３−１，３−２，・・・，３−ｎは、ＦＤ３０とＢＰＦ３１を備える。ＦＤ３０は、素子アンテナ２−１，２−２，・・・，２−ｎにより受信された信号の周波数を素子アンテナごとに異なる分周数で分周する。ＢＰＦ３１は、ＦＤ３０の出力信号の不要波を抑圧する。
前述したように、従来の受信機では、複数の素子アンテナのそれぞれに対応して設けられたシンセサイザからのローカル信号を利用して、ダウンコンバータが素子アンテナごとに異なる周波数の信号に変換していた。
これに対して、実施の形態１に係る受信機１では、素子アンテナごとに異なる分周数で分周して素子アンテナごとに周波数帯域の重ならないＩＦ信号を得ている。
このように素子アンテナごとに設けられてローカル信号を生成するシンセサイザが不要となるので、受信機１のハードウェアの回路規模を軽減することができる。
例えば、シンセサイザと分周器のそれぞれの回路単体はほぼ同じ大きさであるが、複数のシンセサイザを用いる場合、互いのシンセサイザを同期させるために基準信号が必要となる。従って、複数のシンセサイザを用いる従来の構成では、基準信号を分配するための分配回路の分だけ、回路規模が常に大きくなる。

実施の形態２．
図３は、この発明の実施の形態２に係る受信機１における周波数変換部３ａ−１，３ａ−２，・・・，３ａ−ｎの構成を示すブロック図である。ここで、周波数変換部３ａ−１，３ａ−２，・・・，３ａ−ｎは、実施の形態１で図１を用いて示した構成における、周波数変換部３−１，３−２，・・・，３−ｎの代わりに設けられる。
周波数変換部３ａ−１，３ａ−２，・・・，３ａ−ｎは、図３に示すように、ＦＤ３０、ＢＰＦ３１、ミキサ３２およびＢＰＦ３３をそれぞれ備えて構成される。

ＦＤ３０は、この発明における分周部に相当する構成要素であり、図２と同様に、出力がＢＰＦ３１に接続されており、入力した信号を予め設定された分周数Ｎ（Ｎは、１以上の整数）で分周してＢＰＦ３１に出力する。
ＢＰＦ３１は、この発明における第１のフィルタに相当する構成要素であり、ＦＤ３０から入力した信号のうち、予め設定された周波数の信号のみを通過させて、ミキサ３２に出力する。

ミキサ３２は、この発明におけるミキサ部に相当する構成要素であり、図３に示すように、ＦＤ３０により分周された信号と、素子アンテナ２−１，２−２，・・・，２−ｎにより受信された信号とを入力して周波数混合する。
ＢＰＦ３３は、この発明における第２のフィルタに相当する構成要素であって、ミキサ３２の出力信号の不要波を抑圧して合成器４に出力する。
これにより、周波数変換部３ａ−１，３ａ−２，・・・，３ａ−ｎにおいて、受信信号であるＲＦ信号とＮ分周された信号との差の周波数のＩＦ信号に変換される。

周波数変換部３ａ−１，３ａ−２，・・・，３ａ−ｎにおけるＦＤ３０の分周数を、それぞれＮ１，Ｎ２，・・・，Ｎｎとする。このとき、各ＦＤ３０から出力される信号の周波数は、ｆ_０／Ｎ１，ｆ_０／Ｎ２，・・・，ｆ_０／Ｎｎとなる。
このようにＦＤ３０で分周された信号と受信信号とをミキサ３２で周波数混合し、ＢＰＦ３３により予め設定された周波数の信号を通過させる。通過周波数は、受信信号であるＲＦ信号とＮ分周された信号との差の周波数である。
これにより、周波数変換部３ａ−１，３ａ−２，・・・，３ａ−ｎから出力する信号の周波数は、ｆ_０―ｆ_０／Ｎ１、ｆ_０―ｆ_０／Ｎ２，・・・，ｆ_０―ｆ_０／Ｎｎとなる。

周波数変換部３ａ−１，３ａ−２，・・・，３ａ−ｎから出力されたＩＦ信号は、合成器４により合成されてＡＧＣ５に出力される。この後、実施の形態１と同様に、ＡＧＣ５、ＡＤ変換部６および信号処理部７の順に信号が処理される。

以上のように、実施の形態２に係る周波数変換部３ａ−１，３ａ−２，・・・，３ａ−ｎは、ＦＤ３０とＢＰＦ３１に加え、ミキサ３２とＢＰＦ３３をさらに備える。
ミキサ３２は、素子アンテナ２−１，２−２，・・・，２−ｎによって受信された信号とＦＤ３０により分周されたＢＰＦ３１の出力信号とを周波数混合する。ＢＰＦ３３は、ミキサ３２の出力信号の不要波を抑圧して合成器４に出力する。
このように構成することでも、素子アンテナごとに設けられてローカル信号を生成するシンセサイザが不要となるので、受信機１のハードウェアの回路規模を軽減することができる。

実施の形態３．
図４は、この発明の実施の形態３に係る受信機１Ａの構成を示すブロック図である。
図４に示す受信機１Ａは、ｍ（ｍは２以上の整数）個の受信アンテナ部８−１，８−２，・・・，８−ｍと、これら受信アンテナ部が接続する信号処理部７Ａとを備えて構成される。なお、図４において、図１と同一の構成要素には、同一の符号を付して重複する説明を省略する。

受信アンテナ部８−１，８−２，・・・，８−ｍは、実施の形態１で図１を用いて説明した受信機１における信号処理部７を除いた構成をそれぞれ有する。
信号処理部７Ａは、受信アンテナ部８−１，８−２，・・・，８−ｍのＡＤ変換部６によってそれぞれ変換されたデジタル信号を基に信号処理を行う。
すなわち、信号処理部７Ａは、ｎ×ｍ個の素子アンテナにより受信された信号についての信号処理を行うことができる。

図４の例では、受信アンテナ部８−１，８−２，・・・，８−ｍが、図１の周波数変換部３−１，３−２，・・・，３−ｎを有する構成を示したが、これらの代わりに、図３に示した周波数変換部３ａ−１，３ａ−２，・・・，３ａ−ｎを有する構成としてもよい。すなわち、周波数変換部は、図２の構成であっても、図３の構成であってもよい。周波数変換部を図２の構成とした場合は、実施の形態１と同様な効果が得られる。また、周波数変換部を図３の構成とした場合には、実施の形態２と同様な効果が得られる。

以上のように、実施の形態３に係る受信機１Ａは、受信アンテナ部８−１，８−２，・・・，８−ｍと信号処理部７Ａを備える。
受信アンテナ部８−１，８−２，・・・，８−ｍは、素子アンテナ２−１，２−２，・・・，２−ｎ、周波数変換部３−１，３−２，・・・，３−ｎ、合成器４、ＡＧＣ５およびＡＤ変換部６を備える。
信号処理部７Ａは、受信アンテナ部８−１，８−２，・・・，８−ｍのＡＤ変換部６によってそれぞれ変換されたデジタル信号を基に信号処理を行う。
このように構成することでも、素子アンテナごとに設けられてローカル信号を生成するシンセサイザが不要となるので、受信機１Ａのハードウェアの回路規模を軽減できる。

なお、本発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。

１，１Ａ受信機、２−１，２−２，・・・，２−ｎ素子アンテナ、３−１，３−２，・・・，３−ｎ，３ａ−１，３ａ−２，・・・，３ａ−ｎ周波数変換部、４合成器、５ＡＧＣ、６ＡＤ変換部、７，７Ａ信号処理部、３１，３３ＢＰＦ、３２ミキサ。

Claims

高周波信号を受信する複数の素子アンテナと、
素子アンテナごとに設けられ、前記素子アンテナにより受信された信号の周波数を分周することにより、前記素子アンテナごとに異なる周波数の信号にそれぞれ周波数変換する複数の周波数変換部と、
前記複数の周波数変換部によりそれぞれ周波数変換された信号を合成する合成部と、
前記合成部の出力信号のレベルを制御する利得制御部と、
前記利得制御部の出力信号をアナログ信号からデジタル信号へ変換するＡＤ変換部と、
前記ＡＤ変換部により変換されたデジタル信号を基に信号処理を行う信号処理部と
を備えたことを特徴とする受信機。
高周波信号を受信する複数の素子アンテナと、素子アンテナごとに設けられ、前記素子アンテナにより受信された信号の周波数を分周することにより、前記素子アンテナごとに異なる周波数の信号にそれぞれ周波数変換する複数の周波数変換部と、前記複数の周波数変換部によりそれぞれ周波数変換された信号を合成する合成部と、前記合成部の出力信号のレベルを制御する利得制御部と、前記利得制御部の出力信号をアナログ信号からデジタル信号へ変換するＡＤ変換部とを有する複数の受信アンテナ部と、
前記複数の受信アンテナ部の前記ＡＤ変換部によってそれぞれ変換されたデジタル信号を基に信号処理を行う信号処理部と
を備えたことを特徴とする受信機。
前記周波数変換部は、前記素子アンテナにより受信された信号の周波数を前記素子アンテナごとに異なる分周数で分周する分周部と、前記分周部の出力信号の不要波を抑圧して前記合成部に出力する第１のフィルタとを備えたことを特徴とする請求項１または請求項２記載の受信機。
前記周波数変換部は、前記素子アンテナにより受信された信号の周波数を前記素子アンテナごとに異なる分周数で分周する分周部と、前記分周部の出力信号の不要波を抑圧する第１のフィルタと、前記素子アンテナにより受信された信号と前記第１のフィルタの出力信号とを周波数混合するミキサ部と、前記ミキサ部の出力信号の不要波を抑圧して前記合成部に出力する第２のフィルタとを備えたことを特徴とする請求項１または請求項２記載の受信機。