JP2016146384A - 半導体製造装置および半導体製造方法 - Google Patents

半導体製造装置および半導体製造方法 Download PDF

Info

Publication number
JP2016146384A
JP2016146384A JP2015022096A JP2015022096A JP2016146384A JP 2016146384 A JP2016146384 A JP 2016146384A JP 2015022096 A JP2015022096 A JP 2015022096A JP 2015022096 A JP2015022096 A JP 2015022096A JP 2016146384 A JP2016146384 A JP 2016146384A
Authority
JP
Japan
Prior art keywords
etching
cycle
layer
emission intensity
semiconductor manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015022096A
Other languages
English (en)
Other versions
JP6356615B2 (ja
Inventor
勝朗 石川
Katsuro Ishikawa
勝朗 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2015022096A priority Critical patent/JP6356615B2/ja
Priority to US14/793,047 priority patent/US9899278B2/en
Publication of JP2016146384A publication Critical patent/JP2016146384A/ja
Application granted granted Critical
Publication of JP6356615B2 publication Critical patent/JP6356615B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
    • H01J37/32963—End-point detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
    • H01J37/32972—Spectral analysis
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process

Abstract

【課題】サイクルエッチングのエッチング終点を正確に検知可能な半導体製造装置および半導体製造方法を提供する。
【解決手段】一の実施形態によれば、半導体製造装置は、被加工層をエッチングする第１工程と、前記第１工程と異なる処理を行う第２工程とを複数サイクル繰り返すサイクルエッチングにおいて、各サイクルの前記第１工程における発光強度を抽出する抽出部を備える。前記装置はさらに、複数サイクル分の前記発光強度に基づいて、前記サイクルエッチングにおける前記被加工層のエッチング終点を検知する検知部を備える。
【選択図】図１

Description

本発明の実施形態は、半導体製造装置および半導体製造方法に関する。
サイクルエッチングは、エッチング工程と他の工程（例えば堆積工程）とを交互に複数サイクル繰り返して、被加工層を所望の形状に加工する手法である。サイクルエッチングのエッチング工程は例えば、被加工層を１層または数層の原子層ずつエッチングするＡＬＥ（Atomic Layer Etching）により実行される。
一般的なエッチングでは、被加工層のエッチング時間が十分に確保されている。そのため、一般的なエッチングでは、エッチング中の発光強度の時間変化を容易に検出することができ、発光強度の変化に基づいてエッチング終点（End Point）を容易に検知することができる。一方、サイクルエッチングでは通常、半導体装置の微細化に対応するため、各サイクルのエッチング工程が短時間で実行される。そのため、サイクルエッチングでは、サイクルエッチング中の発光強度の時間変化を安定的に検出することが難しく、発光強度の変化に基づいてサイクルエッチングのエッチング終点を検知することは難しい。
特開２０１４−１５０１４９号公報
サイクルエッチングのエッチング終点を正確に検知可能な半導体製造装置および半導体製造方法を提供する。
一の実施形態によれば、半導体製造装置は、被加工層をエッチングする第１工程と、前記第１工程と異なる処理を行う第２工程とを複数サイクル繰り返すサイクルエッチングにおいて、各サイクルの前記第１工程における発光強度を抽出する抽出部を備える。前記装置はさらに、複数サイクル分の前記発光強度に基づいて、前記サイクルエッチングにおける前記被加工層のエッチング終点を検知する検知部を備える。
第１実施形態の半導体製造装置の構成を示す概略図である。 第１実施形態の半導体装置の製造方法を示す断面図(1/2)である。 第１実施形態の半導体装置の製造方法を示す断面図(2/2)である。 第１実施形態の変形例の半導体装置の製造方法を示す断面図である。 第１実施形態の半導体製造方法を説明するためのグラフ(1/4)である。 第１実施形態の半導体製造方法を説明するためのグラフ(2/4)である。 第１実施形態の半導体製造方法を説明するためのグラフ(3/4)である。 第１実施形態の半導体製造方法を説明するためのグラフ(4/4)である。 第１実施形態の半導体製造方法を示すフローチャートである。
以下、本発明の実施形態を、図面を参照して説明する。
（第１実施形態）
図１は、第１実施形態の半導体製造装置の構成を示す概略図である。図１の半導体製造装置は、サイクルエッチング用に使用される。
図１の半導体製造装置は、ステージ１１と、チャンバ１２と、ガス供給部１３と、抽出部の例であるモニタＰＣ（Personal Computer）１４と、検知部および表示部の例であるメインＰＣ１５とを備えている。
［ステージ１１］
ステージ１１は、チャンバ１２内に配置されており、チャンバ１２内のウェハ（基板）１を設置するために使用される。ステージ１１は、ウエハ１を上下方向に移動させることや、ウエハ１を水平面内で回転させることが可能である。図１は、ステージ１１上に設置されたウェハ１と、ウェハ１上に形成された下地層２と、下地層２上に形成された被加工層３とを示している。
ウェハ１の例は、シリコン基板などの半導体基板である。図１は、ウェハ１の表面に平行で、互いに垂直なＸ方向およびＹ方向と、ウェハ１の表面に垂直なＺ方向とを示している。本明細書においては、＋Ｚ方向を上方向として取り扱い、−Ｚ方向を下方向として取り扱う。例えば、ウェハ１と被加工層３との位置関係は、ウェハ１が被加工層３の下方に位置していると表現される。なお、本実施形態の−Ｚ方向は、重力方向と一致していてもよいし、重力方向と一致していなくてもよい。
被加工層３は、サイクルエッチングで加工される層である。被加工層３は、単一の材料で形成された単一の層でもよいし、複数の層を含む積層層でもよい。
下地層２は、ウェハ１と被加工層３との間に形成されている。下地層２は、単一の材料で形成された単一の層でもよいし、複数の層を含む積層層でもよい。下地層２の例は、被加工層３のエッチング用のエッチングストッパ層である。下地層２の別の例は、被加工層３の後に加工される下地被加工層である。
なお、本実施形態の被加工層３は、ウェハ１上に下地層２を介して形成されているが、ウェハ１上に直接形成されていてもよい。また、本実施形態においては、ウェハ１を被加工層としてもよい。例えば、ウェハ１にサイクルエッチングにより素子分離溝を形成する場合には、ウェハ１が被加工層となる。
［チャンバ１２］
チャンバ１２は、ウェハ１を収容するために使用される。本実施形態のサイクルエッチングは、このチャンバ１２内で実行される。
本実施形態のサイクルエッチングにおいては、被加工層３をエッチングするエッチング工程と、被加工層３上に炭素膜などの膜を堆積する堆積工程と、被加工層３上に形成された不要な酸化膜を除去するブレークスルー工程とを複数サイクル繰り返して、被加工層３を所望の形状に加工する。エッチング工程は、第１工程の例である。堆積工程とブレークスルー工程は、第１工程と異なる処理を行う第２工程の例である。エッチング工程、堆積工程、およびブレークスルー工程の詳細は、後述する。
［ガス供給部１３］
ガス供給部１３は、チャンバ１２内にガスを供給する。ガス供給部１３は例えば、エッチング工程用のガスや、堆積工程用のガスや、ブレークスルー工程用のガスを供給する。
本実施形態の半導体製造装置は例えば、ガス供給部１３からチャンバ１２内にガスを供給し、チャンバ１２内でこのガスからプラズマを生成し、このプラズマによりエッチング工程または堆積工程を実行する。
［モニタＰＣ１４］
本実施形態のサイクルエッチングにおいては、エッチング工程、堆積工程、およびブレークスルー工程の際の化学反応により光が発生する。モニタＰＣ１４は、この光の強度の変化をモニタリングするために設置されている。モニタＰＣ１４によるモニタリング結果は、メインＰＣ１５へと送信される。
本実施形態においては、エッチング工程における発光強度に基づいて、サイクルエッチングのエッチング終点を検知する。理由は、エッチング工程における発光強度は、被加工層３のエッチング量に応じて変化するため、エッチング終点の検知に利用可能であるからである。そのため、モニタＰＣ１４は、サイクルエッチングの各サイクルのエッチング工程における発光強度を抽出し、抽出した発光強度をメインＰＣ１５に送信する。
［メインＰＣ１５］
メインＰＣ１５は、第１サイクルのエッチング工程における発光強度、第２サイクルのエッチング工程における発光強度、、、第Ｎサイクル（Ｎは２以上の整数）のエッチング工程における発光強度など、複数サイクル分の発光強度をモニタＰＣ１４から受信する。
そして、メインＰＣ１５は、複数サイクル分の発光強度に基づいて、サイクルエッチングにおける被加工層３のエッチング終点を検知する。本実施形態においては、メインＰＣ１５によりエッチング終点が検知された場合に、サイクルエッチングを終了する。
［第１実施形態の半導体装置の製造方法］
図２および図３は、第１実施形態の半導体装置の製造方法を示す断面図である。
図２(ａ)は、図１のウェハ１上に形成された下地層２および被加工層３を示す。下地層２の例は、シリコン窒化膜である。被加工層３の例は、シリコン酸化膜である。被加工層３は、サイクルエッチングにより次のように加工される。
まず、不図示のレジスト膜をマスクとするＡＬＥにより、被加工層３に凹部４ａを形成する（図２(ｂ)）。この工程が、第１サイクルのエッチング工程である。その後、レジスト膜を除去する。
次に、ＣＶＤ（Chemical Vapor Deposition）により、被加工層３上に膜５ａを堆積する（図２(ｃ)）。その結果、凹部４ａの側面や底面に膜５ａが形成される。この工程が、第１サイクルの堆積工程である。膜５ａの例は、炭素膜である。炭素膜は例えば、フロロカーボンガスと酸素ガスとを用いて形成される。
本実施形態の膜５ａは、炭素膜と、炭素膜の表面に形成された不要な酸化膜とを含んでいる。この酸化膜は、堆積工程で用いる酸素ガスにより形成される。そこで、本実施形態においては、堆積工程後にこの酸化膜を除去する。この工程が、第１サイクルのブレークスルー工程である。なお、ブレークスルー工程は、不要な場合には省略してもよい。
次に、凹部４ａの底面から膜５ａをエッチングにより除去する（図２(ｄ)）。その結果、凹部４ａの底面に被加工層３が露出する。
次に、膜５ａをマスクとするＡＬＥにより、凹部４ａの底面の被加工層３をエッチングする（図３(ａ)）。その結果、凹部４ａの下に、凹部４ａよりも低い底面を有する凹部４ｂが形成される。この工程が、第２サイクルのエッチング工程である。その後、膜５ａを除去する。
次に、ＣＶＤにより、被加工層３上に膜５ｂを堆積する（図３(ｂ)）。その結果、凹部４ａ、４ｂの側面や底面に膜５ｂが形成される。この工程が、第２サイクルの堆積工程である。膜５ｂの例は、膜５ａと同様に炭素膜である。次に、第２サイクルのブレークスルー工程を実行する。
その後、本実施形態においては、図２(ｄ)、図３(ａ)、および図３(ｂ)の工程を繰り返し実行する。図３(ｃ)は、凹部４ｂの下に形成された凹部４ｃと、凹部４ａ〜４ｃの側面や底面に形成された膜５ｃを示している。このようにして、被加工層３の凹部の底面が徐々に低下していく。例えば、第Ｋサイクル（Ｋは２以上の整数）のエッチング工程においては、第１から第Ｋ−１サイクルのエッチング工程で被加工層３に形成された凹部の底面が低下することとなる。
その結果、被加工層３を貫通する穴４が形成される（図３(ｄ)）。図３(ｄ)は、一例として、４つの凹部４ａ〜４ｄにより形成された穴４を示している。なお、穴４が被加工層３を貫通するまでに形成される凹部４ａ〜４ｄの個数は、４個以外でもよい。
本実施形態のエッチング終点は、被加工層３を貫通する穴４が形成された時点である。本実施形態においては、各サイクルのエッチング工程における発光強度に基づいて、このエッチング終点を検知する。エッチング終点の検知方法の詳細は、後述する。
図４は、第１実施形態の変形例の半導体装置の製造方法を示す断面図である。
図４(ａ)の被加工層３は、層３ａと層３ｂとを含む積層層である。図４(ｂ)の被加工層３は、第１の材料で形成された第１層３ａ、３ｃと、第２の材料で形成された第２層３ｂ、３ｄとを交互に含む積層層である。第１層３ａ、３ｃの例は、シリコン酸化膜やシリコン窒化膜などの絶縁膜である。第２層３ｂ、３ｄの例は、ポリシリコン層などの半導体層やタングステン層などの金属層である。このように、本実施形態の被加工層３は、複数の層を含む積層層でもよい。
［第１実施形態の半導体製造方法］
図５〜図８は、第１実施形態の半導体製造方法を説明するためのグラフである。本実施形態の半導体製造方法は、図１の半導体製造装置により実行され、図２および図３に示す半導体装置を製造する。
図５の縦軸は、第Ｎ１サイクル、第Ｎ２サイクル、および第Ｎ３サイクルのエッチング工程と堆積工程における発光強度を表す。ただし、Ｎ１＜Ｎ２＜Ｎ３である。図５の横軸は、時間を表す。
本実施形態のエッチング工程の光は、次のように発生する。まず、エッチングプラズマと被加工層３が凹部の底面で反応して、反応化合物が発生する。次に、この反応化合物が解離して、プラズマが発生する。そして、このプラズマが励起状態から基底状態に遷移して、光が発生する。例えば、エッチングプラズマがＣｌ（塩素）プラズマ、被加工層３がＳｉ（シリコン）層の場合、反応化合物としてＳｉＣｌ２が発生し、ＳｉＣｌ２がＳｉ２＋とＣｌ−とに解離する。Ｓｉ２＋およびＣｌ−が励起状態から基底状態に遷移すると、光が発生する。
図５に示すように、本実施形態のエッチング工程の発光強度は、サイクルエッチングが進行するほど低下する。例えば、第Ｎ２サイクルのエッチング工程における発光強度は、第Ｎ１サイクルのエッチング工程における発光強度よりも低い。また、第Ｎ３サイクルのエッチング工程における発光強度は、第Ｎ２サイクルのエッチング工程における発光強度よりも低い。
このように発光強度が低下する理由は、次のように予想される。上述の反応化合物から発生したプラズマの一部は、励起状態から基底状態に遷移せずに、再び凹部の側面や底面に付着してしまう。このようなプラズマは、光を発生しない。そして、プラズマが凹部の側面や底面に付着する確率は、凹部の底面が深くなるほど高くなる。これが、本実施形態のエッチング工程の発光強度が、サイクルエッチングが進行するほど低下する理由であると予想される。
一方、本実施形態の堆積工程の発光強度は、サイクルエッチングが進行しても低下せず一定である（図５）。これは、本実施形態の堆積工程の光が、原料ガスのプラズマの遷移により発生し、凹部の底面の深さに影響されないためであると予想される。なお、本実施形態のブレークスルー工程の発光強度も、サイクルエッチングが進行しても低下せず一定である。
このように、本実施形態のエッチング工程の発光強度は、サイクルエッチングの進行に伴い変化するため、エッチング終点の検知に利用可能である。よって、本実施形態のモニタＰＣ１４は、エッチング終点の検知のために、サイクルエッチングの各サイクルのエッチング工程における発光強度を抽出する。具体的には、本実施形態のモニタＰＣ１４は、各サイクルのエッチング工程における発光波形を抽出し、この発光波形から発光強度を抽出する。
なお、エッチングプラズマがＣｌプラズマ、被加工層３がＳｉ層の場合、エッチング工程における光は、Ｓｉ２＋の遷移に関連する波長の光と、Ｃｌ−の遷移に関連する波長の光とを含んでいる。この場合、前者の光は、被加工層３のエッチングが終了すると観測されなくなるのに対し、後者の光は、被加工層３のエッチングが終了しても観測される。そのため、エッチング工程の発光強度を抽出する際に、Ｓｉ２＋の遷移に関連する波長域の発光強度だけを抽出すれば、エッチング終点をより正確に検知可能となる。これは、被加工層３がＳｉ層以外の場合にも同様である。
そのため、本実施形態のモニタＰＣ１４は、エッチング工程における発光強度を抽出する際に、被加工層３を構成する原子の遷移に関連する波長域の発光強度だけを抽出してもよい。
図６は、第Ｎ１、第Ｎ２、および第Ｎ３サイクルのエッチング工程における発光強度のピーク値ＡＮ１、ＡＮ２、ＡＮ３を示す。時間ｔＮ１、ｔＮ２、ｔＮ３はそれぞれ、発光強度がピーク値ＡＮ１、ＡＮ２、ＡＮ３に達する時間を表す。
図６はさらに、第Ｎ１、第Ｎ２、および第Ｎ３サイクルのエッチング工程における発光強度の平均値ＢＮ１、ＢＮ２、ＢＮ３を示す。平均値ＢＮ１、ＢＮ２、ＢＮ３は、各サイクルのエッチング工程のエッチング開始（プラズマ発生開始）からエッチング終了（プラズマ発生終了）までの発光強度の時間平均値を表す。
なお、本実施形態の各サイクルのエッチング工程の実行時間の例は、７秒程である。また、本実施形態の各サイクルの堆積工程の実行時間の例は、５秒程である。
本実施形態のモニタＰＣ１４は、各サイクルのエッチング工程における発光強度を抽出する際に、発光強度のピーク値または平均値を抽出する。抽出されたピーク値または平均値は、モニタＰＣ１４からメインＰＣ１５に送信される。そして、本実施形態のメインＰＣ１５は、後述するように、受信したピーク値または平均値に基づいて、サイクルエッチングのエッチング終点を検知する。
エッチング終点の検知にピーク値を使用することには例えば、ピーク値の方が一般に平均値よりも簡単に抽出できるという利点がある。一方、エッチング終点の検知に平均値を使用することには例えば、各サイクルの発光強度が飽和状態まで上昇しない場合にも正確な発光強度を抽出できるという利点がある。例えば、各サイクルのエッチング工程の実行時間が短い場合には、各サイクルの発光強度が飽和状態まで上昇しない可能性がある。
図７は、第１から第８サイクルのエッチング工程における発光強度のピーク値Ａ１〜Ａ８を示す。時間ｔ１〜ｔ８はそれぞれ、発光強度がピーク値Ａ１〜Ａ８に達する時間を表す。
本実施形態のメインＰＣ１５は、第１サイクルのピーク値Ａ１、第２サイクルのピーク値Ａ２、、、第Ｎサイクル（Ｎは２以上の整数）のピーク値ＡＮなど、複数サイクル分の発光強度のピーク値をモニタＰＣ１４から受信する。
そして、本実施形態のメインＰＣ１５は、これらのピーク値のグラフをメインＰＣ１５の画面上に表示する。図７は、このグラフの一例を示す。図７では、ピーク値Ａ１〜Ａ８が時間順にプロットされ、ピーク値Ａ１〜Ａ８が線で結ばれている。本実施形態の半導体製造装置のユーザは、このグラフを見て、サイクルエッチングのエッチング工程の発光強度が変化（低下）する様子を確認することができる。
なお、本実施形態のメインＰＣ１５は、発光強度の平均値を使用してこのグラフを生成してもよい。
図８は、本実施形態のエッチング終点の検知方法を説明するためのグラフである。
本実施形態のメインＰＣ１５は、複数サイクル分の発光強度に基づいて、サイクルエッチングのエッチング終点を検知する。具体的には、本実施形態のメインＰＣ１５は、第１サイクル（初期サイクル）の発光強度のピーク値に対する各サイクルの発光強度のピーク値の減少量に基づいて、エッチング終点を検知する。すなわち、本実施形態のメインＰＣ１５は、Ａ１−Ａ２、Ａ１−Ａ３、Ａ１−Ａ４、、、などの値に基づいて、エッチング終点を検知する。第１サイクルは、所定サイクルの例である。
符号Δは、この減少量の閾値を表す。本実施形態の閾値Δは、定数であり、メインＰＣ１５にあらかじめ設定されている。メインＰＣ１５は、各サイクルのピーク値の減少量を閾値Δと比較する。そして、メインＰＣ１５は、あるサイクルのピーク値の減少量が閾値Δに達した場合に、サイクルエッチングがそのサイクルでエッチング終点に到達したと判断する。図８は、第７サイクルのピーク値Ａ７の減少量Ａ１−Ａ７が閾値Δに達した様子を示している。本実施形態のメインＰＣ１５は、このようにしてエッチング終点を検知することができる。
本実施形態のメインＰＣ１５は、エッチング終点を検知した場合、ガス供給部１３やチャンバ１２の動作を停止することでサイクルエッチングを自動的に終了する。一方、本実施形態のメインＰＣ１５は、エッチング終点を検知した場合、サイクルエッチングがエッチング終点に到達したことを画面上に表示してもよい。この場合には、ユーザがサイクルエッチングを手動で終了してもよい。
なお、本実施形態のメインＰＣ１５は、第１サイクルのピーク値に対する各サイクルのピーク値の減少率に基づいて、エッチング終点を検知してもよい。すなわち、本実施形態のメインＰＣ１５は、（Ａ１−Ａ２）／Ａ１、（Ａ１−Ａ３）／Ａ１、（Ａ１−Ａ４）／Ａ１、、、などの値に基づいて、エッチング終点を検知してもよい。この場合、閾値Δは、減少率の閾値に置き換えられる。
また、本実施形態のメインＰＣ１５は、第１サイクルの平均値に対する各サイクルの平均値の減少量または減少率に基づいて、エッチング終点を検知してもよい。この場合のエッチング終点の検知方法は、ピーク値を使用する場合と同様である。
また、本実施形態のメインＰＣ１５は、比較の基準となる所定サイクルとして、第１サイクル以外のサイクルを採用してもよい。
図９は、第１実施形態の半導体製造方法を示すフローチャートである。図９は、図５〜図８で説明した半導体製造方法のフローの一例を示す。
まず、第１サイクルのエッチング工程を実行する（ステップＳ１）。この際、モニタＰＣ１４は、エッチング工程の発光強度をモニタリングし、発光強度のモニタリング結果をメインＰＣ１５に送信する（ステップＳ２）。モニタリング結果の例は、発光強度のピーク値または平均値である。そして、メインＰＣ１５は、第１サイクルのエッチング工程における発光強度のピーク値または平均値をグラフにプロットする（ステップＳ３）。次に、ステップＳ４を実行または省略し、第１サイクルの堆積工程を実行する（ステップＳ５）。
次に、第２サイクルが第１サイクルと同様に実行される。まず、第２サイクルのエッチング工程を実行する（ステップＳ１）。この際、モニタＰＣ１４は、エッチング工程の発光強度をモニタリングし、発光強度のモニタリング結果をメインＰＣ１５に送信する（ステップＳ２）。そして、メインＰＣ１５は、第２サイクルのエッチング工程における発光強度のピーク値または平均値をグラフにプロットする（ステップＳ３）。
次に、メインＰＣ１５は、第２サイクルの発光強度が所定の発光強度に達しているか否かを判断する（ステップＳ４）。例えば、メインＰＣ１５は、第２サイクルの発光強度のピーク値の減少量が閾値Δに達しているか否かを判断する。減少量が閾値Δに達していない場合には、第２サイクルの堆積工程が実行される（ステップＳ５）。ステップＳ１〜Ｓ５の処理は、この減少量が閾値Δに達するまで繰り返される。
一方、メインＰＣ１５は、この減少量が閾値Δに達した場合には、サイクルエッチングがエッチング終点に到達したと判断し、サイクルエッチングを終了する。
以上のように、本実施形態の半導体製造装置は、各サイクルのエッチング工程における発光強度を抽出し、抽出された複数サイクル分の発光強度に基づいて、サイクルエッチングのエッチング終点を検知する。
例えば、サイクルエッチングの発光強度をエッチング工程、堆積工程、およびブレークスルー工程を区別せずに計測する場合、発光強度は急激な増加および減少を繰り返す。この場合、サイクルエッチングのエッチング終点をこの発光強度から正確に検知することは困難である。
一方、本実施形態の半導体製造装置は、サイクルエッチングの発光強度から、各サイクルのエッチング工程の発光強度を抽出する。よって、本実施形態においては、図７や図８に示すように、サイクルエッチングの進行に伴う発光強度の変化（低下）を容易に検出することができる。よって、本実施形態によれば、抽出された複数サイクル分の発光強度に基づいてエッチング終点を検知することで、サイクルエッチングのエッチング終点を正確に検知することが可能となる。
以上、いくつかの実施形態を説明したが、これらの実施形態は、例としてのみ提示したものであり、発明の範囲を限定することを意図したものではない。本明細書で説明した新規な装置および方法は、その他の様々な形態で実施することができる。また、本明細書で説明した装置および方法の形態に対し、発明の要旨を逸脱しない範囲内で、種々の省略、置換、変更を行うことができる。添付の特許請求の範囲およびこれに均等な範囲は、発明の範囲や要旨に含まれるこのような形態や変形例を含むように意図されている。
１：ウェハ、２：下地層、３：被加工層、
４：穴、４ａ、４ｂ、４ｃ、４ｄ：凹部、５ａ、５ｂ、５ｃ：膜、
１１：ステージ、１２：チャンバ、１３：ガス供給部、
１４：モニタＰＣ、１５：メインＰＣ

Claims (7)

  1. 被加工層をエッチングする第１工程と、前記第１工程と異なる処理を行う第２工程とを複数サイクル繰り返すサイクルエッチングにおいて、各サイクルの前記第１工程における発光強度を抽出する抽出部と、
    複数サイクル分の前記発光強度に基づいて、前記サイクルエッチングにおける前記被加工層のエッチング終点を検知する検知部と、
    を備える半導体製造装置。
  2. 前記検知部は、各サイクルの前記発光強度のピーク値または平均値に基づいて、前記エッチング終点を検知する、請求項１に記載の半導体製造装置。
  3. 前記検知部は、所定サイクルの前記発光強度に対する各サイクルの前記発光強度の減少量または減少率に基づいて、前記エッチング終点を検知する、請求項１または２に記載の半導体製造装置。
  4. 前記第２工程は、前記被加工層上に膜を形成する工程を含む、請求項１から３のいずれか１項に記載の半導体製造装置。
  5. 前記第１工程は、前記膜をマスクとして前記被加工層をエッチングする工程を含む、請求項４に記載の半導体製造装置。
  6. 第Ｋサイクル（Ｋは２以上の整数）の前記第１工程では、第１から第Ｋ−１サイクルの前記第１工程で前記被加工層に形成された凹部の底面を低下させる、請求項１から５のいずれか１項に記載の半導体製造装置。
  7. 被加工層をエッチングする第１工程と、前記第１工程と異なる処理を行う第２工程とを複数サイクル繰り返すサイクルエッチングにおいて、各サイクルの前記第１工程における発光強度を抽出し、
    複数サイクル分の前記発光強度に基づいて、前記サイクルエッチングにおける前記被加工層のエッチング終点を検知する、
    ことを含む半導体製造方法。
JP2015022096A 2015-02-06 2015-02-06 半導体製造装置および半導体製造方法 Expired - Fee Related JP6356615B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015022096A JP6356615B2 (ja) 2015-02-06 2015-02-06 半導体製造装置および半導体製造方法
US14/793,047 US9899278B2 (en) 2015-02-06 2015-07-07 Semiconductor manufacturing apparatus and semiconductor manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015022096A JP6356615B2 (ja) 2015-02-06 2015-02-06 半導体製造装置および半導体製造方法

Publications (2)

Publication Number Publication Date
JP2016146384A true JP2016146384A (ja) 2016-08-12
JP6356615B2 JP6356615B2 (ja) 2018-07-11

Family

ID=56566133

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015022096A Expired - Fee Related JP6356615B2 (ja) 2015-02-06 2015-02-06 半導体製造装置および半導体製造方法

Country Status (2)

Country Link
US (1) US9899278B2 (ja)
JP (1) JP6356615B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019012732A (ja) * 2017-06-29 2019-01-24 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
KR20190039770A (ko) * 2016-09-02 2019-04-15 도쿄엘렉트론가부시키가이샤 원자층 에칭(ale)용 종점 검출 알고리즘

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10410873B2 (en) * 2016-01-20 2019-09-10 Tokyo Electron Limited Power modulation for etching high aspect ratio features

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001044171A (ja) * 1999-07-28 2001-02-16 Matsushita Electric Ind Co Ltd エッチング終点検出方法および装置
JP2003092286A (ja) * 2001-09-18 2003-03-28 Sumitomo Precision Prod Co Ltd プラズマエッチング終点検出方法及び装置
JP2007501532A (ja) * 2003-05-09 2007-01-25 ウナクシス ユーエスエイ、インコーポレイテッド 時分割多重プロセスにおける包絡線フォロア終点検出
JP2014007432A (ja) * 2009-12-15 2014-01-16 Univ Of Houston System パルスプラズマを用いた原子層エッチング

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060006139A1 (en) * 2003-05-09 2006-01-12 David Johnson Selection of wavelengths for end point in a time division multiplexed process
US8129283B2 (en) * 2007-02-13 2012-03-06 Hitachi High-Technologies Corporation Plasma processing method and plasma processing apparatus
JP5967710B2 (ja) 2012-09-28 2016-08-10 サムコ株式会社 プラズマエッチングの終点検出方法
JP2014150149A (ja) 2013-01-31 2014-08-21 Ulvac Japan Ltd エッチング方法及びエッチング装置
US9640371B2 (en) * 2014-10-20 2017-05-02 Lam Research Corporation System and method for detecting a process point in multi-mode pulse processes

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001044171A (ja) * 1999-07-28 2001-02-16 Matsushita Electric Ind Co Ltd エッチング終点検出方法および装置
JP2003092286A (ja) * 2001-09-18 2003-03-28 Sumitomo Precision Prod Co Ltd プラズマエッチング終点検出方法及び装置
JP2007501532A (ja) * 2003-05-09 2007-01-25 ウナクシス ユーエスエイ、インコーポレイテッド 時分割多重プロセスにおける包絡線フォロア終点検出
JP2014007432A (ja) * 2009-12-15 2014-01-16 Univ Of Houston System パルスプラズマを用いた原子層エッチング

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190039770A (ko) * 2016-09-02 2019-04-15 도쿄엘렉트론가부시키가이샤 원자층 에칭(ale)용 종점 검출 알고리즘
CN109643673A (zh) * 2016-09-02 2019-04-16 东京毅力科创株式会社 用于原子层蚀刻(ale)的终点检测算法
JP2019526939A (ja) * 2016-09-02 2019-09-19 東京エレクトロン株式会社 原子層エッチング（ａｌｅ）のためのエンドポイント検出アルゴリズム
JP7009010B2 (ja) 2016-09-02 2022-01-25 東京エレクトロン株式会社 原子層エッチング（ａｌｅ）のためのエンドポイント検出アルゴリズム
KR102489218B1 (ko) * 2016-09-02 2023-01-16 도쿄엘렉트론가부시키가이샤 원자층 에칭(ale)용 종점 검출 알고리즘
CN109643673B (zh) * 2016-09-02 2024-01-30 东京毅力科创株式会社 用于原子层蚀刻(ale)的终点检测算法
JP2019012732A (ja) * 2017-06-29 2019-01-24 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置

Also Published As

Publication number Publication date
US20160233135A1 (en) 2016-08-11
US9899278B2 (en) 2018-02-20
JP6356615B2 (ja) 2018-07-11

Similar Documents

Publication Publication Date Title
US9314854B2 (en) Ductile mode drilling methods for brittle components of plasma processing apparatuses
TW201841256A (zh) 氫活化原子層蝕刻
US8987140B2 (en) Methods for etching through-silicon vias with tunable profile angles
TW201843701A (zh) 矽氮化物之原子層蝕刻
JP6356615B2 (ja) 半導体製造装置および半導体製造方法
TWI654651B (zh) 半導體基板之蝕刻方法
US20150309474A1 (en) Process for manufacturing a strengthened timepiece component and corresponding timepiece component and timepiece
JP2022188064A (ja) プラズマ処理方法
US8759214B2 (en) Method of etching a semiconductor wafer
TW201820388A (zh) 用於半導體處理之矽基沉積
KR101735089B1 (ko) 기판 에칭 방법
JP2009302181A (ja) プラズマエッチング処理方法およびプラズマエッチング処理装置
KR102376841B1 (ko) 에칭 방법 및 반도체의 제조 방법
JP6002008B2 (ja) 半導体装置の製造方法
JP2014150149A (ja) エッチング方法及びエッチング装置
KR20200117041A (ko) 챔버 드리프트 (drift) 모니터링 방법
JP2017027995A (ja) エッチング終点検出方法及びプラズマ処理装置の制御装置
JP4769737B2 (ja) エッチング方法及びエッチング装置
CN111326415A (zh) 在半导体晶片中形成高深宽比特征的方法
JP5961794B2 (ja) 高アスペクト比の凹凸構造を有するシリコン基板の製造方法
TWI589516B (zh) 製造半導體裝置的方法
JP4700922B2 (ja) 半導体装置の製造方法
EP4167272A1 (en) Plasma processing gas, plasma processing method, and plasma processing apparatus
JP2019050305A (ja) プラズマエッチング方法、及び、半導体装置の製造方法
TW201828360A (zh) 高深寬比蝕刻

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170307

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170608

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180308

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180515

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180614

R150 Certificate of patent or registration of utility model

Ref document number: 6356615

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees