KR20200117041A - 챔버 드리프트 (drift) 모니터링 방법 - Google Patents

챔버 드리프트 (drift) 모니터링 방법 Download PDF

Info

Publication number
KR20200117041A
KR20200117041A KR1020207027881A KR20207027881A KR20200117041A KR 20200117041 A KR20200117041 A KR 20200117041A KR 1020207027881 A KR1020207027881 A KR 1020207027881A KR 20207027881 A KR20207027881 A KR 20207027881A KR 20200117041 A KR20200117041 A KR 20200117041A
Authority
KR
South Korea
Prior art keywords
processing chamber
plasma
plasma processing
drift
deposition layer
Prior art date
Application number
KR1020207027881A
Other languages
English (en)
Inventor
조셉 아벨
프루쇼탐 쿠마
애드리언 라브아
Original Assignee
램 리써치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 램 리써치 코포레이션 filed Critical 램 리써치 코포레이션
Publication of KR20200117041A publication Critical patent/KR20200117041A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
    • H01J37/32963—End-point detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/3299—Feedback systems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change

Abstract

반도체 프로세싱을 위한 플라즈마 프로세싱 챔버의 드리프트를 모니터링하기 위한 방법이 제공된다. 복수의 사이클들이 제공되고, 사이클 각각은 플라즈마 프로세싱 챔버 내의 척 위에 증착 층을 증착하는 단계, 증착 층을 플라즈마 에칭하는 단계, 및 증착 층을 에칭 스루하도록 증착 층의 플라즈마 에칭을 위한 시간을 측정하는 단계를 포함한다. 플라즈마 에칭을 위해 측정된 시간은 플라즈마 프로세싱 챔버 드리프트를 결정하기 위해 사용된다.

Description

챔버 드리프트 (drift) 모니터링 방법
관련된 출원에 대한 교차 참조
본 출원은 2018년 2월 27일에 출원된 미국 특허 출원 번호 제 15/906,332 호의 우선권의 이익을 주장하고, 이는 모든 목적들을 위해 참조로서 본 명세서에 인용된다.
본 개시는 반도체 디바이스들의 형성에 관한 것이다. 보다 구체적으로, 본 개시는 층들을 증착 및 에칭하기 위해 사용된 플라즈마 프로세싱 챔버에서의 반도체 디바이스들의 형성에 관한 것이다.
반도체 프로세싱에서, 블랭크 웨이퍼 (blank wafer) 가 프로세싱될 수도 있고, 나중에 챔버의 상태 및 성능을 결정하기 위해 계측 툴을 사용하여 측정되도록 챔버로부터 제거될 수도 있다.
전술한 것을 달성하고 본 개시의 목적에 따라, 반도체 프로세싱을 위한 플라즈마 프로세싱 챔버에서 드리프트를 모니터링하는 방법이 제공된다. 복수의 사이클들이 제공되고, 사이클 각각은 플라즈마 프로세싱 챔버 내의 척 위에 증착 층을 증착하는 단계, 증착 층을 플라즈마 에칭하는 단계, 및 증착 층을 에칭 스루하도록 (etch through) 증착 층의 플라즈마 에칭을 위한 시간을 측정하는 단계를 포함한다. 플라즈마 에칭을 위해 측정된 시간은 플라즈마 프로세싱 챔버 드리프트를 결정하기 위해 사용된다.
본 개시의 이들 및 다른 특징들은 본 개시의 상세한 기술 (description) 및 이하의 도면들과 함께 아래에 보다 상세하게 기술될 것이다.
본 개시는 유사한 참조 번호들이 유사한 엘리먼트들을 참조하는, 첨부한 도면들의 도면들에 제한이 아니라 예로서 예시된다.
도 1은 일 실시예의 고 레벨 플로우차트이다.
도 2는 일 실시예에서 사용될 수도 있는 플라즈마 프로세싱 챔버의 개략도이다.
도 3은 일 실시예의 실시에 사용될 수도 있는 컴퓨터 시스템의 개략도이다.
도 4a 및 도 4b는 일 실시예에 따라 프로세싱된 ESC의 일부의 단면도들이다.
도 5a 및 도 5b는 또 다른 실시예에 따라 프로세싱된 스택의 일부의 단면도들이다.
본 개시는 이제 첨부한 도면들에 예시된 바와 같이 몇 가지 바람직한 실시예들을 참조하여 상세히 기술될 것이다. 이하의 기술에서, 본 개시의 완전한 이해를 제공하기 위해 수많은 구체적 상세들이 제시된다. 그러나, 본 개시는 이들 구체적 상세들의 일부 또는 전부 없이 실시될 수도 있다는 것이 당업자에게 명백할 것이다. 다른 예들에서, 공지된 프로세스 단계들 및/또는 구조체들은 본 개시를 불필요하게 모호하게 하지 않기 위해 상세히 기술되지 않았다.
집적 회로 제조사들은 수율의 제어를 유지하기 위해 증착 레이트 및 에칭 레이트와 같은 툴 파라미터들을 모니터링한다. 증착 레이트들은 재료를 증착하고, 그리고 이후 계측 툴을 사용하여 두께를 결정하기 위해, 증착된 두께, 또는 일부 다른 파라미터를 증착 챔버의 엑스-시츄 (ex-situ) 측정함으로써 수집된다. 에칭 레이트들은 에칭 모듈들 내로 계측 툴에 의해 측정된 공지된 두께를 갖는 이전에 증착된 웨이퍼들을 로딩함으로써 결정된다. 웨이퍼는 이후 에칭되고, 그리고 제거된 재료의 양을 결정하기 위해 계측 툴로 엑스-시츄 측정된다. 이러한 테스트 웨이퍼들을 사용하여 웨이퍼를 모니터링하는 것은 비용을 증가시키고, 그리고 공장 내 툴들의 활용도를 낮춘다. 증가된 모니터링은 툴 문제들을 보다 빨리 캐치하게 할 수 있고, 따라서 제품 손실의 감소를 발생시킨다. 그러나 모니터링의 증가는 또한 생산을 실행하기 위한 보다 적은 시간을 의미한다. 또한 테스트 웨이퍼들을 사용하여 툴을 모니터링하는 비용이 있다. 공장은 에칭 툴들을 위해 테스트 웨이퍼들을 생성하기 위해 증착 툴들에 시간을 사거나 할애해야 한다. 증착 툴들은 증착 모니터링을 실행하기 위해 실행 공간 또는 툴 시간을 포기해야 한다. 또한 웨이퍼들을 재사용하기 위한 재생성 루프들을 유지하는 비용이 있다.
공장들이 플로우 레이트들, 전력들, 압력들, 등과 같은 툴 성능 파라미터들을 모니터링하고 에칭 레이트 및 증착 레이트와 이들을 상관시킬 수 있다면, 이는 항상 모니터링 테스트 웨이퍼를 구동하지 않고 툴 상태 (health) 를 모니터링하는 수단들을 공장들에 제공한다. 부정적인 면은 증착 레이트 및 에칭 레이트가 공지되지 않았다는 것이다. 결과로서, 챔버 컨디셔닝 (conditioning), 툴 유휴 시간, 오염에 의한 증착 레이트 및 에칭 레이트의 변화들은 툴 성능 파라미터들에 의해 검출되지 않는다.
이해를 용이하게 하기 위해, 도 1은 일 실시예의 고 레벨 플로우차트이다. 증착 층이 증착된다 (단계 (104)). 플라즈마 에칭이 증착 층을 에칭한다 (단계 (108)). 증착 층을 에칭하는 시간이 측정된다 (단계 (112)). 단계들 (104 내지 112) 은 1 회 이상 반복될 수도 있다 (단계 (116)). 측정된 시간은 플라즈마 프로세싱 챔버 드리프트를 결정하기 위해 사용된다 (단계 (120)). 단계들 (104 내지 120) 은 1 회 이상 반복될 수도 있다 (단계 (124)). 플라즈마 프로세싱 챔버가 너무 멀리 드리프팅되는 것으로 결정되면, 플라즈마 프로세싱 챔버는 컨디셔닝된다 (단계 (128)).
예들
도 2는 일 실시예에서 사용될 수도 있는 플라즈마 프로세싱 챔버의 개략도이다. 하나 이상의 실시예들에서, 플라즈마 프로세싱 챔버 (200) 가 챔버 벽 (252) 에 의해 인클로징된 (enclosed), 챔버 (249) 내에, 가스 유입구를 제공하는 가스 분배 플레이트 (206) 및 정전 척 (electrostatic chuck; ESC) (208) 을 포함한다. 챔버 (249) 내에서 웨이퍼 (203) 가, 기판 지지부인 ESC (208) 위에 위치된다. 에지 링 (209) 이 ESC (208) 를 둘러싼다. ESC 소스 (248) 가 ESC (208) 에 바이어스를 제공할 수도 있다. 가스 소스 (210) 가 가스 분배 플레이트 (206) 를 통해 챔버 (249) 에 연결된다. ESC 온도 제어기 (250) 가 ESC (208) 에 연결된다. 무선 주파수 (RF) 소스 (230) 가 이 실시예에서 ESC (208) 및 가스 분배 플레이트 (206) 인, 하부 전극 및/또는 상부 전극에 RF 전력을 제공한다. 일 예시적인 실시예에서, 400 ㎑, 60 ㎒, 및 선택 가능하게 2 ㎒, 27 ㎒ 전력 소스들이 RF 소스 (230) 및 ESC 소스 (248) 를 구성한다. 이 실시예에서, 상부 전극은 접지된다. 이 실시예에서, 1 개의 생성기가 주파수 각각에 제공된다. 다른 실시예들에서, 생성기들은 별개의 RF 소스들에 있을 수도 있고, 또는 별개의 RF 생성기들은 상이한 전극들에 연결될 수도 있다. 예를 들어, 상부 전극은 상이한 RF 소스들에 연결된 내측 전극 및 외측 전극을 가질 수도 있다. RF 소스들 및 전극들의 다른 배치들이 다른 실시예들에서 사용될 수도 있다. 광학 검출기가 챔버 (249) 에 광학적으로 연결된다. 제어기 (235) 가 RF 소스 (230), ESC 소스 (248), 배기 펌프 (220), 광학 검출기 (240), 및 가스 소스 (210) 에 제어 가능하게 연결된다. 이러한 챔버의 일 예는 CA, Fremont 소재의 Lam Research Corporation에 의해 제작된 StrikerTM Oxide 시스템이다.
도 3은 실시예들에서 사용된 제어기 (235) 를 구현하기에 적합한 컴퓨터 시스템 (300) 을 도시하는 고 레벨 블록도이다. 컴퓨터 시스템은 집적 회로, 인쇄 회로 보드, 및 소형 휴대용 디바이스부터 대형 슈퍼 컴퓨터까지 범위의 많은 물리적 형태들을 가질 수도 있다. 컴퓨터 시스템 (300) 은 하나 이상의 프로세서들 (302) 을 포함하고, (그래픽, 텍스트, 및 다른 데이터를 디스플레이하기 위한) 전자 디스플레이 디바이스 (304), 메인 메모리 (306) (예를 들어, RAM (Random Access Memory)), 저장 디바이스 (308) (예를 들어, 하드 디스크 드라이브), 이동식 저장 디바이스 (310) (예를 들어, 광학 디스크 드라이브), 사용자 인터페이스 디바이스들 (312) (예를 들어, 키보드들, 터치 스크린들, 키패드들, 마우스들 또는 다른 포인팅 디바이스들, 등), 및 통신 인터페이스 (314) (예를 들어, 무선 네트워크 인터페이스) 를 더 포함할 수 있다. 통신 인터페이스 (314) 는 소프트웨어 및 데이터로 하여금 링크를 통해 컴퓨터 시스템 (300) 과 외부 디바이스들 사이에서 이송되게 한다. 시스템은 또한 전술한 디바이스들/모듈들이 연결되는 통신 인프라스트럭처 (316) (예를 들어, 통신 버스, 크로스-오버 바, 또는 네트워크) 를 포함할 수도 있다.
통신 인터페이스 (314) 를 통해 전달된 정보는 신호들을 반송하고, 전선 또는 케이블, 광섬유, 전화선, 휴대전화 링크, 무선 주파수 링크, 및/또는 다른 통신 채널들을 사용하여 구현될 수도 있는 통신 링크를 통해, 통신 인터페이스 (314) 에 의해 수신될 수 있는 전자, 전자기, 광학, 또는 다른 신호들과 같은 신호들의 형태일 수도 있다. 이러한 통신 인터페이스를 사용하여, 하나 이상의 프로세서들 (302) 이 상기 기술된 방법 단계들을 수행하는 동안 네트워크로부터 정보를 수신할 수도 있고, 또는 네트워크에 정보를 출력할 수도 있다는 것이 고려된다. 또한, 방법 실시예들은 프로세서들 상에서만 실행될 수도 있거나, 프로세싱의 일부를 공유하는 원격 프로세서들과 함께 인터넷과 같은 네트워크를 통해 실행될 수도 있다.
용어 “비일시적 컴퓨터 판독가능 매체”는 일반적으로 메인 메모리, 보조 메모리, 이동식 저장장치, 및 하드 디스크들, 플래시 메모리, 디스크 드라이브 메모리, CD-ROM, 및 다른 형태들의 영구 메모리와 같은 저장 디바이스들과 같은 매체를 지칭하도록 사용되고, 반송파들 또는 신호들과 같은 일시적 주제를 커버하는 것으로 해석되지 않는다. 컴퓨터 코드의 예들은 컴파일러에 의해 생성된 것과 같은 머신 코드, 및 인터프리터 (interpreter) 를 사용하여 컴퓨터에 의해 실행되는 보다 고 레벨 코드를 포함하는 파일들을 포함한다. 컴퓨터 판독가능 매체는 또한 반송파에 구현된 컴퓨터 데이터 신호에 의해 송신되고, 프로세서에 의해 실행 가능한 인스트럭션들의 시퀀스를 나타내는 컴퓨터 코드일 수도 있다.
일 실시예에서, 증착 층이 척 위에 증착된다 (단계 (104)). 이 예에서, 증착은 플라즈마 프로세싱 챔버 (200) 내에 웨이퍼 없이 완료된다. 이 예에서, 증착된 층은 실리콘 옥사이드이다. 실리콘 옥사이드를 증착하기 위한 예시적인 레시피가 폴리실란 (H3Si-(SiH2)n--SiH3) (여기에서 n≥0), 실란 (SiH4), 디실란 (Si2H6), 및 메틸실란, 에틸실란, 이소프로필실란, t-부틸실란, 디메틸실란, 디에틸실란, 디-t-부틸실란, 알릴실란, sec-부틸실란, 덱실실란 (thexylsilane), 이소아밀실란, t-부틸디실란, 디-t-부틸디실란, 등과 같은 유기실란들과 같은 실리콘 함유 전구체를 먼저 제공할 수도 있다. 실리콘 함유 전구체는 실리콘 함유 층을 증착하기 위해 제공될 수도 있다. 산화제가 또한 플라즈마 프로세싱 챔버 (200) 내로 흐른다. 산화제는 산소, 물, 이산화탄소, 아산화질소, 또는 일산화탄소 중 하나 이상을 포함할 수도 있다. 일부 실시예들에서, 실리콘 함유 전구체 및 산화제는 동시에 흐를 수도 있다. 다른 실시예들에서, 실리콘 함유 전구체 및 산화제는 순차적으로 흐를 수도 있다. 도 4a는 ESC (208) 의 일부의 단면도이고, 증착 층 (404) 은 ESC (208) 의 상단 표면 상에 바로 증착되었다. 다른 실시예들에서, 다른 층들이 ESC (208) 와 증착 층 (404) 사이에 있을 수도 있고, 웨이퍼가 ESC (208) 와 증착 층 (404) 사이에 있지 않다.
증착 층이 플라즈마 에칭된다 (단계 (108)). 실리콘 옥사이드의 증착 층을 에칭하기 위한 에칭 레시피의 일 예가 플라즈마 프로세싱 챔버 (200) 내로 할로겐 함유 컴포넌트를 포함하는 에천트 (etchant) 가스를 제공한다. 할로겐 함유 컴포넌트는, 질소 트리플루오라이드 (NF3), 플루오로포름 (CHF3), 옥타플루오로사이클로부탄 (C4F8), 및 테트라플루오로메탄 (CF4) 과 같은 불소 함유 컴포넌트를 포함할 수도 있다. 에천트 가스는 실리콘 옥사이드의 증착 층을 에칭하는, 플라즈마 프로세싱 챔버 (200) 내의 인-시츄 플라즈마로 형성된다. 엔드포인트가 검출되면, 에칭은 중단된다. 이는 에천트 가스의 플로우를 중단함으로써 또는 플라즈마를 에너자이징하는 (energize) RF 전력을 중단함으로써 이루어질 수도 있다.
증착 층을 플라즈마 에칭하기 위한 시간이 측정된다 (단계 (112)). 이 예에서, 광학 검출기 (240) 는 증착 층이 에칭 스루된 (etched through) 시간을 결정하기 위해, 광학 방출 스펙트럼을 측정하기 위해 OES (Optical Emission Spectroscopy) 를 사용한다. OES는 에칭된 실리콘 옥사이드로부터의 종의 농도가 감소할 때 또는 실리콘 옥사이드 아래 층으로부터의 종이 증가할 때를 검출하기 위해 사용될 수도 있다. 일부 실시예들에서, 실리콘 나이트라이드 층이 ESC (208) 의 표면과 실리콘 옥사이드 증착 층 사이에 있을 수도 있다. 이러한 실시예들에서, 실리콘 나이트라이드 층으로부터의 종의 존재는 실리콘 옥사이드 증착 층이 에칭 스루되었다는 것을 나타내도록 사용될 수도 있다. 엔드포인트가 검출될 때, 에칭은 중단된다. 이는 에천트 가스의 플로우를 중단함으로써 또는 플라즈마를 에너자이징하는 RF 전력을 중단함으로써 이루어질 수도 있다. 도 4b는 증착 층이 에칭된 후 ESC (208) 의 일부의 단면도이다.
증착 층을 증착하는 것 (단계 (104)), 증착 층을 플라즈마 에칭하는 것 (단계 (108)) 및 플라즈마 에칭을 위한 시간을 측정하는 것 (단계 (112)) 은 1 회 이상 순환적으로 반복될 수도 있다 (단계 (116)). 측정된 시간은 플라즈마 프로세싱 챔버 드리프트를 결정하기 위해 사용된다 (단계 (120)). 이 실시예에서, 사이클 각각 후 측정된 시간이 기준 시간과 비교된다. 측정된 시간이 기준 시간으로부터 문턱값 거리 밖이 아니면, 이후 단계들 (104 내지 120) 이 반복된다 (단계 (124)). 측정된 시간이 문턱값 플라즈마 드리프트를 나타내는 기준 시간으로부터 문턱값 거리 밖이면, 플라즈마 프로세싱 챔버가 컨디셔닝되어야 한다는 것을 나타내도록 플래그가 들어올려질 수도 있다. 이러한 경우에, 기준 시간으로부터 문턱값 거리 내의 에칭 시간을 획득하기 위해 플라즈마 프로세싱 챔버가 컨디셔닝, 예컨대 세정된다 (단계 (128)). 다른 실시예들이 플라즈마 프로세싱 챔버 (200) 를 세정하고 이후 플라즈마 프로세싱 챔버 (200) 의 내부의 부품 상에 층을 증착하는, 컨디셔닝을 제공할 수도 있다. 사이클 각각 사이에, 하나 이상의 생산 웨이퍼들 (production wafers) 이 프로세싱될 수도 있다.
또 다른 실시예에서, 단계들 (104 내지 116) 의 복수의 사이클들 후, 복수의 측정된 시간들이 사이클에 대해 그래프로 도시되고 (graphed), 그래프는 플라즈마 프로세싱 챔버 드리프트를 결정하기 위해 사용된다 (단계 (120)). 그래프가 플라즈마 프로세싱 챔버가 컨디셔닝을 필요로 한다는 것을 나타내지 않으면, 이후 단계들 (104 내지 120) 이 반복된다 (단계 (124)). 그래프는 에칭 시간의 갑작스러운 변화를 도시할 수도 있다. 이러한 갑작스러운 변화는 플라즈마 프로세싱 챔버 컴포넌트의 고장을 나타낼 수도 있다. 챔버는 수리될 수도 있다. 에칭 시간의 점진적인 변화가 특정 지점에서, 세정되어야 할 수도 있는 플라즈마 프로세싱 챔버의 증착물의 빌드업 (buildup) 을 나타낼 수도 있다. 그래프의 형상은 필요한 세정의 유형 및 세정의 위치를 나타내도록 사용될 수도 있다. 챔버를 컨디셔닝한 (단계 (128)) 후, 웨이퍼들이 프로세싱될 수도 있다.
이 실시예는 정지 시간 (down time) 과 생산 웨이퍼 결함들의 조합을 최소화하면서 플라즈마 프로세싱 챔버 상태의 측정을 허용한다. 플라즈마 프로세싱 챔버 상태는 신속하게 결정될 수도 있어서 계측 디바이스에 의해 엑스-시츄 검사될 테스트 웨이퍼의 필요성 및 대기 시간을 감소 또는 제거한다. 또한, 테스트 웨이퍼가 사용되지 않기 때문에, 테스트 웨이퍼를 로딩 및 언로딩 (unloading) 하기 위해 필요한 시간이 제거된다. 또한, 이러한 테스트 웨이퍼를 준비하는 비용이 제거된다.
또 다른 실시예에서, 증착 층이 척 위에 증착된다 (단계 (104)). 이 예에서, 증착은 플라즈마 프로세싱 챔버 (200) 에서 생산 웨이퍼를 사용하여 이루어진다. 이 예에서, 증착된 층은 실리콘 옥사이드 층 위의 실리콘 나이트라이드이다. 도 5a는 위에 실리콘 나이트라이드 층 (512) 이 증착되는 실리콘 옥사이드 층 (508) 아래에 기판 (504) 을 갖는, 스택 (500) 의 일부의 단면도이다. 이 예에서, 측벽들을 갖는 에칭된 피처 (516) 가 실리콘 옥사이드 층 (508) 내에 형성된다. 에칭된 피처 (516) 는 슬롯 또는 홀 또는 일부 다른 유형의 애퍼처 (aperture) 일 수도 있다. 실리콘 나이트라이드 층 (512) 은 에칭된 피처 (516) 의 측벽들 상에 그리고 스택의 수평 표면들 상에 증착된다. 생산 웨이퍼 프로세싱에서, 프로세스의 일부는 측벽들 상에 증착된 실리콘 나이트라이드만을 남기고, 수평 표면들 상에 형성된 실리콘 나이트라이드 층 (512) 을 에칭 제거할 (etch away) 것이다. 다른 실시예들에서, 하나 이상의 층들이 기판 (504) 과 실리콘 나이트라이드 층 (512) 사이에 있을 수도 있다. 다른 실시예들에서, 다른 재료들의 다른 층들은 증착 층의 에칭의 엔드포인트가 에칭 프로세스 동안 결정될 수도 있는 한, 실리콘 나이트라이드 층 (512) 대신 사용될 수도 있다.
증착 층이 플라즈마 에칭된다 (단계 (108)). 도 5b는 증착 층 (512) 이 에칭된 후, 스택 (500) 의 일부의 단면도이다. 수평 표면들 상의 실리콘 나이트라이드 층 (512) 의 부분들이 에칭 제거되었지만, 수직 측벽들의 적어도 일부가 남는다.
증착 층의 플라즈마 에칭을 위한 시간이 측정된다 (단계 (112)). 이 예에서, 광학 검출기 (240) 는 증착 층이 에칭 스루되었을 때의 시간을 결정하기 위해 OES에 사용된다. OES는 에칭된 실리콘 나이트라이드로부터의 종의 농도가 감소될 때 또는 실리콘 옥사이드로부터의 종이 증가할 때를 검출하기 위해 사용될 수도 있다.
증착 층을 증착하는 것 (단계 (104)), 증착 층을 플라즈마 에칭하는 것 (단계 (108)) 및 플라즈마 에칭을 위한 시간을 측정하는 것 (단계 (112)) 은 1 회 이상 순환적으로 반복될 수도 있다 (단계 (116)). 사이클 각각 동안 생산 웨이퍼가 제거되고, 새로운 생산 웨이퍼가 제공된다. 측정된 시간은 플라즈마 프로세싱 챔버 드리프트를 결정하기 위해 사용된다 (단계 (120)). 일 실시예에서, 단계들 (104 내지 116) 의 복수의 사이클들 후, 복수의 측정된 시간들이 그래프로 도시되고, 그래프는 플라즈마 프로세싱 챔버 드리프트를 결정하기 위해 사용된다 (단계 (120)). 그래프가 플라즈마 프로세싱 챔버를 컨디셔닝을 필요로 한다는 것을 나타내지 않으면, 이후 단계들 (104 내지 120) 이 반복된다 (단계 (124)). 그래프는 에칭 시간의 갑작스러운 변화를 도시할 수도 있다. 이러한 갑작스러운 변화는 플라즈마 프로세싱 챔버 컴포넌트의 고장을 나타낼 수도 있다. 챔버는 수리될 수도 있다. 에칭 시간의 점진적인 변화가 특정 지점에서 세정되어야 할 수도 있는, 플라즈마 프로세싱 챔버의 증착물의 빌드업을 나타낼 수도 있다. 그래프의 형상은 필요한 세정의 유형 및 세정의 위치를 나타내도록 사용될 수도 있다. 챔버를 컨디셔닝한 (단계 (128)) 후, 부가적인 생산 웨이퍼들이 프로세싱될 수도 있다.
다양한 실시예들은 인-시츄 프로세스를 사용하여 챔버 성능을 보다 자주 측정하는 동안, 계측 툴 상의 인-시츄 측정들에 대한 필요성을 감소시키거나 제거함으로써 결함이 있는 생산 웨이퍼들의 감소와 함께 쓰루풋 (through put) 을 증가시킨다. 성능을 보다 자주 측정함으로써, 문제점들이 보다 신속하게 검출되고, 결함이 있는 웨이퍼들의 수를 감소시킨다. 일부 실시예들은 테스트 웨이퍼들을 필요로 하지 않아, 비용 및 테스트 시간을 감소시킨다. 일부 실시예들은 프로세스 파라미터의 변화가 어떻게 챔버 성능에 영향을 미치는지 측정할 수 있다. 또 다른 실시예에서, 타겟 증착 두께가 특정한 레시피에서 목표일 수도 있어서, 일 실시예가 증착 타겟 두께를 획득하기 위한 레시피를 결정하기 위해 플라즈마 프로세싱 챔버에서 사용될 수도 있다.
다양한 실시예들이 증착 층이 에칭 스루되는 때를 결정하기 위해 상이한 프로세스들을 사용할 수도 있다. 일 실시예에서, 광학 방출 분광법 (OES) 이 사용될 수 있다. 또 다른 실시예에서, 레이저 간섭법이 사용될 수 있다.
본 개시가 몇몇의 바람직한 실시예들의 측면에서 기술되었지만, 본 개시의 범위 내에 속하는 변경들, 수정들, 치환들, 및 다양한 대체 등가물들이 있다. 또한 본 개시의 방법들 및 장치들을 구현하는 많은 대안적인 방식들이 있다는 것에 유의해야 한다. 따라서 이하의 첨부된 청구항들은 본 개시의 진정한 정신 및 범위 내에 속하는 이러한 변경들, 수정들, 치환들, 및 다양한 대체 등가물들을 모두 포함하는 것으로 해석되는 것으로 의도된다.

Claims (15)

  1. 반도체 프로세싱을 위한 플라즈마 프로세싱 챔버의 드리프트 (drift) 를 모니터링하기 위한 방법에 있어서,
    복수의 사이클들로서, 사이클 각각은,
    플라즈마 프로세싱 챔버 내의 척 위에 증착 층을 증착하는 단계;
    상기 증착 층을 플라즈마 에칭하는 단계; 및
    상기 증착 층을 에칭 스루하도록 (etch through) 상기 증착 층의 플라즈마 에칭을 위한 시간을 측정하는 단계를 포함하는, 상기 복수의 사이클들; 및
    플라즈마 프로세싱 챔버 드리프트를 결정하기 위해 플라즈마 에칭을 위해 측정된 시간을 사용하는 단계를 포함하는, 플라즈마 프로세싱 챔버의 드리프트를 모니터링하기 위한 방법.
  2. 제 1 항에 있어서,
    상기 증착 층의 플라즈마 에칭을 위한 상기 시간을 측정하는 단계는 광학 방출 분광법 (optical emission spectroscopy) 또는 레이저 간섭법 (laser interferometry) 중 적어도 하나를 사용하는, 플라즈마 프로세싱 챔버의 드리프트를 모니터링하기 위한 방법.
  3. 제 1 항에 있어서,
    상기 플라즈마 에칭을 위해 측정된 시간을 사용하는 단계는 상기 플라즈마 에칭을 위해 측정된 시간과 상기 기준 시간을 비교하는 단계를 포함하고, 이는 상기 플라즈마 에칭을 위해 측정된 시간이 기준 시간으로부터 문턱값 거리 밖인지 결정하는, 플라즈마 프로세싱 챔버의 드리프트를 모니터링하기 위한 방법.
  4. 제 1 항에 있어서,
    상기 플라즈마 에칭을 위해 측정된 시간을 사용하는 단계는 상기 복수의 사이클들의 사이클 각각에 대해 플라즈마 에칭을 위한 시간의 그래프를 생성하는 단계를 포함하는, 플라즈마 프로세싱 챔버의 드리프트를 모니터링하기 위한 방법.
  5. 제 4 항에 있어서,
    챔버 상태를 결정하기 위해 상기 그래프를 사용하는 단계를 더 포함하는, 플라즈마 프로세싱 챔버의 드리프트를 모니터링하기 위한 방법.
  6. 제 4 항에 있어서,
    상기 플라즈마 프로세싱 챔버가 수리를 필요로 하는지 결정하기 위해 상기 그래프를 사용하는 단계를 더 포함하는, 플라즈마 프로세싱 챔버의 드리프트를 모니터링하기 위한 방법.
  7. 제 1 항에 있어서,
    상기 증착 층을 증착하는 단계는 웨이퍼 없이 수행되고, 상기 증착 층을 증착하는 단계는 상기 척의 표면 상에 바로 상기 증착 층을 증착하는, 플라즈마 프로세싱 챔버의 드리프트를 모니터링하기 위한 방법.
  8. 제 7 항에 있어서,
    적어도 하나의 생산 웨이퍼 (production wafer) 가 상기 복수의 사이클들의 사이클 각각 사이에서 프로세싱되는, 플라즈마 프로세싱 챔버의 드리프트를 모니터링하기 위한 방법.
  9. 제 1 항에 있어서,
    상기 증착 층을 증착하는 단계는 생산 웨이퍼를 사용하여 수행되고, 상기 증착 층을 증착하는 단계는 상기 척 위의 상기 생산 웨이퍼 위에 상기 증착 층을 증착하는, 플라즈마 프로세싱 챔버의 드리프트를 모니터링하기 위한 방법.
  10. 제 9 항에 있어서,
    상기 증착 층은 상기 생산 웨이퍼 상의 스택 상에 증착되고, 상기 스택은 측벽들을 갖는 적어도 하나의 피처를 갖고, 상기 증착 층은 상기 적어도 하나의 피처들의 측벽들 및 상기 스택의 수평 표면들 상에 증착되는, 플라즈마 프로세싱 챔버의 드리프트를 모니터링하기 위한 방법.
  11. 제 10 항에 있어서,
    상기 플라즈마 에칭은 상기 스택의 수평 표면들 상에 증착된 상기 증착 층을 에칭 제거하고 (etch away), 상기 적어도 하나의 피처의 측벽들 상에 증착된 상기 증착 층의 적어도 일부를 남기는, 플라즈마 프로세싱 챔버의 드리프트를 모니터링하기 위한 방법.
  12. 제 1 항에 있어서,
    상기 플라즈마 프로세싱 챔버 드리프트를 결정하기 위해 플라즈마 에칭을 위해 측정된 시간을 사용하는 단계는, 상기 플라즈마 프로세싱 챔버를 세정할 시기를 결정하기 위해 상기 플라즈마 에칭을 위해 측정된 시간을 사용하는 단계를 포함하는, 플라즈마 프로세싱 챔버의 드리프트를 모니터링하기 위한 방법.
  13. 제 1 항에 있어서,
    문턱값 플라즈마 드리프트가 결정될 때 상기 플라즈마 프로세싱 챔버를 세정하는 단계를 더 포함하는, 플라즈마 프로세싱 챔버의 드리프트를 모니터링하기 위한 방법.
  14. 제 1 항에 있어서,
    상기 증착 층을 플라즈마 에칭하는 단계는,
    상기 플라즈마 프로세싱 챔버 내로 할로겐 함유 컴포넌트를 포함하는 에천트 (etchant) 가스를 흘리는 단계; 및
    상기 플라즈마 프로세싱 챔버에서 상기 에천트 가스를 플라즈마로 형성하는 단계를 포함하는, 플라즈마 프로세싱 챔버의 드리프트를 모니터링하기 위한 방법.
  15. 제 1 항에 있어서,
    문턱값 이상의 드리프트가 결정될 때 상기 플라즈마 프로세싱 챔버를 컨디셔닝하는 (conditioning) 단계를 더 포함하는, 플라즈마 프로세싱 챔버의 드리프트를 모니터링하기 위한 방법.
KR1020207027881A 2018-02-27 2019-02-21 챔버 드리프트 (drift) 모니터링 방법 KR20200117041A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/906,332 2018-02-27
US15/906,332 US10636686B2 (en) 2018-02-27 2018-02-27 Method monitoring chamber drift
PCT/US2019/018918 WO2019168733A1 (en) 2018-02-27 2019-02-21 Method monitoring chamber drift

Publications (1)

Publication Number Publication Date
KR20200117041A true KR20200117041A (ko) 2020-10-13

Family

ID=67686105

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207027881A KR20200117041A (ko) 2018-02-27 2019-02-21 챔버 드리프트 (drift) 모니터링 방법

Country Status (4)

Country Link
US (1) US10636686B2 (ko)
KR (1) KR20200117041A (ko)
CN (1) CN111771271A (ko)
WO (1) WO2019168733A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11289355B2 (en) 2017-06-02 2022-03-29 Lam Research Corporation Electrostatic chuck for use in semiconductor processing
US11086233B2 (en) * 2018-03-20 2021-08-10 Lam Research Corporation Protective coating for electrostatic chucks

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001007084A (ja) * 1999-06-21 2001-01-12 Nec Corp エッチング終点判定方法
US6160621A (en) 1999-09-30 2000-12-12 Lam Research Corporation Method and apparatus for in-situ monitoring of plasma etch and deposition processes using a pulsed broadband light source
US6627463B1 (en) * 2000-10-19 2003-09-30 Applied Materials, Inc. Situ measurement of film nitridation using optical emission spectroscopy
KR100912748B1 (ko) * 2001-03-23 2009-08-18 도쿄엘렉트론가부시키가이샤 부분최소제곱을 사용한 종단점검출을 위한 방법 및 장치
US6673200B1 (en) * 2002-05-30 2004-01-06 Lsi Logic Corporation Method of reducing process plasma damage using optical spectroscopy
JP4365109B2 (ja) * 2003-01-29 2009-11-18 株式会社日立ハイテクノロジーズ プラズマ処理装置
US7067432B2 (en) * 2003-06-26 2006-06-27 Applied Materials, Inc. Methodology for in-situ and real-time chamber condition monitoring and process recovery during plasma processing
US20070224840A1 (en) * 2006-03-21 2007-09-27 Varian Semiconductor Equipment Associates, Inc. Method of Plasma Processing with In-Situ Monitoring and Process Parameter Tuning
US8206996B2 (en) 2006-03-28 2012-06-26 Lam Research Corporation Etch tool process indicator method and apparatus
US7286948B1 (en) * 2006-06-16 2007-10-23 Applied Materials, Inc. Method for determining plasma characteristics
US7813895B2 (en) * 2007-07-27 2010-10-12 Applied Materials, Inc. Methods for plasma matching between different chambers and plasma stability monitoring and control
US8257503B2 (en) * 2008-05-02 2012-09-04 Lam Research Corporation Method and apparatus for detecting plasma unconfinement
DE102008037943B4 (de) * 2008-08-14 2018-04-26 Nawotec Gmbh Verfahren und Vorrichtung zum elektronenstrahlinduzierten Ätzen und Halbleiterbauelement mit einer Struktur geätzt mittels eines derartigen Verfahrens
US8101906B2 (en) * 2008-10-08 2012-01-24 Applied Materials, Inc. Method and apparatus for calibrating optical path degradation useful for decoupled plasma nitridation chambers
JP5377993B2 (ja) 2009-01-30 2013-12-25 株式会社日立ハイテクノロジーズ プラズマ処理方法
US8368308B2 (en) * 2009-03-05 2013-02-05 Applied Materials, Inc. Inductively coupled plasma reactor having RF phase control and methods of use thereof
US8295966B2 (en) * 2009-06-30 2012-10-23 Lam Research Corporation Methods and apparatus to predict etch rate uniformity for qualification of a plasma chamber
US20140272341A1 (en) * 2013-03-14 2014-09-18 Applied Materials, Inc. Thermal treated sandwich structure layer to improve adhesive strength
US9502221B2 (en) * 2013-07-26 2016-11-22 Lam Research Corporation Etch rate modeling and use thereof with multiple parameters for in-chamber and chamber-to-chamber matching
GB201611652D0 (en) 2016-07-04 2016-08-17 Spts Technologies Ltd Method of detecting a condition
US10177017B1 (en) * 2017-07-05 2019-01-08 Applied Materials, Inc. Method for conditioning a processing chamber for steady etching rate control
US10541184B2 (en) * 2017-07-11 2020-01-21 Applied Materials, Inc. Optical emission spectroscopic techniques for monitoring etching
US10760158B2 (en) * 2017-12-15 2020-09-01 Lam Research Corporation Ex situ coating of chamber components for semiconductor processing

Also Published As

Publication number Publication date
US20190267268A1 (en) 2019-08-29
WO2019168733A1 (en) 2019-09-06
US10636686B2 (en) 2020-04-28
CN111771271A (zh) 2020-10-13

Similar Documents

Publication Publication Date Title
US10490418B2 (en) Systems and methods for internal surface conditioning assessment in plasma processing equipment
US11056322B2 (en) Method and apparatus for determining process rate
KR100521109B1 (ko) 처리 장치 및 클리닝 방법
CN101571477B (zh) 检测等离子体非约束的方法和装置
TWI734700B (zh) 處理速率決定設備
US7959970B2 (en) System and method of removing chamber residues from a plasma processing system in a dry cleaning process
US20190115267A1 (en) Method and apparatus for determining process parameters
KR20200117041A (ko) 챔버 드리프트 (drift) 모니터링 방법
JP2007158230A (ja) プラズマエッチング装置のクリーニング方法、およびプラズマエッチング装置
KR102013485B1 (ko) 기판 처리방법 및 장치
JP4068986B2 (ja) 試料のドライエッチング方法及びドライエッチング装置
KR102554542B1 (ko) 가스 배기 부산물 측정 시스템
JP2002110642A (ja) プラズマ処理方法
JP2011199072A (ja) 終点検出装置、プラズマ処理装置および終点検出方法
CN109841540B (zh) 新式气体喷射器、电浆处理系统及电浆处理方法
KR20210016478A (ko) 웨이퍼들을 프로세싱하기 위한 방법 및 장치
CN111261544A (zh) 原位实时等离子腔室状态监测
JP2009246088A (ja) プラズマ処理装置の検査方法、検査装置、プラズマ処理装置、プラズマ処理装置のクリーニング方法、および半導体装置の製造方法
KR100950788B1 (ko) 시료처리장치 및 시료처리제어장치
US20180068908A1 (en) Smart in situ chamber clean
KR20080097517A (ko) 플라즈마를 이용한 반도체 제조설비 및 그 설비의 플라즈마크린 설정에러 방지방법
KR20080089021A (ko) 플라즈마 식각 장비 및 이의 클리닝 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal