JP2016143394A - リニア電源及びこれを用いた電子機器 - Google Patents

Abstract

【課題】小規模な回路構成で低電圧駆動と安定駆動を両立する。
【解決手段】リニア電源１は、入力電圧Ｖｉｎの入力端と出力電圧Ｖｏｕｔの出力端との間に接続されたＰチャネル型（またはＰＮＰ型）の第１出力トランジスタ１０と、第１出力トランジスタ１０に対して並列に接続されたＮチャネル型（またはＮＰＮ型）の第２出力トランジスタ２０と、入力電圧Ｖｉｎから出力電圧Ｖｏｕｔを生成するための出力トランジスタとして第１出力トランジスタ１０を用いる第１モードと第２出力トランジスタ２０を用いる第２モードとを入力電圧Ｖｉｎに応じて切り替える制御回路３０とを有する。
【選択図】図１

Description

本発明は、シリーズレギュレータやＬＤＯ［low drop-out］レギュレータなどのリニア電源及びこれを用いた電子機器に関する。

従来より、出力トランジスタの導通度を連続的に制御して入力電圧Ｖｉｎから出力電圧Ｖｏｕｔを生成するリニア電源が種々の用途に供されている。なお、リニア電源は、Ｎチャネル型（またはＮＰＮ型）の出力トランジスタを用いるものと、Ｐチャネル型（またはＰＮＰ型）の出力トランジスタを用いるものの２種類に大別される。

上記に関連する従来技術の一例としては、特許文献１を挙げることができる。

特開２０１０−２１１７２１号公報

Ｎチャネル型（またはＮＰＮ型）の出力トランジスタを用いた場合には、出力トランジスタのゲート電圧（またはベース電圧）が入力電圧Ｖｉｎに対してあまり依存性を持たない。そのため、ツェナーダイオードなどを用いて出力トランジスタのゲート電圧（またはベース電圧）を生成する簡便な駆動形式を採用しても安定駆動を実現することができるので、リニア電源の回路規模を縮小することが可能となる。

ただし、Ｎチャネル型（またはＮＰＮ型）の出力トランジスタを用いた場合には、最低でも「Ｖｉｎ≧Ｖｏｕｔ＋Ｖｔｈ（ただしＶｔｈは出力トランジスタのオンスレッショルド電圧）」という条件を満たす入力電圧Ｖｉｎが必要となる。また、リニア電源の回路構成によっては、さらに多くの回路駆動電圧（電界効果トランジスタのドレイン・ソース電圧Ｖｄｓやバイポーラトランジスタの飽和電圧Ｖｓａｔなど）を入力電圧Ｖｉｎに上乗せしなければならなくなる。そのため、Ｎチャネル型（またはＮＰＮ型）の出力トランジスタを用いた場合には、低電圧駆動が難しいという課題があった。

一方、Ｐチャネル型（またはＰＮＰ型）の出力トランジスタを用いた場合には、入力電圧Ｖｉｎよりも低いゲート電圧（またはベース電圧）によって出力トランジスタの導通度を制御することができる。そのため、Ｎチャネル型（またはＮＰＮ型）の出力トランジスタを用いたリニア電源と比べて低電圧駆動が容易なので、より低い入力電圧Ｖｉｎから所望の出力電圧Ｖｏｕｔを生成することが可能となる。

ただし、Ｐチャネル型（またはＰＮＰ型）の出力トランジスタを用いた場合には、出力トランジスタのソース電圧（またはエミッタ電圧）が入力電圧Ｖｉｎに対して依存性を持つ。そのため、出力電圧を安定して生成するためには、差動増幅回路などを用いた複雑な負帰還制御が必要となるので、リニア電源の回路規模が増大するという課題があった。

本明細書中に開示されている発明は、本願の発明者らにより見出された上記の課題に鑑み、小規模な回路構成で低電圧駆動と安定駆動を両立することのできるリニア電源及びこれを用いた電子機器を提供することを目的とする。

本明細書中に開示されている発明に係るリニア電源は、入力電圧の入力端と出力電圧の出力端との間に接続されたＰチャネル型またはＰＮＰ型の第１出力トランジスタと、前記第１出力トランジスタに対して並列に接続されたＮチャネル型またはＮＰＮ型の第２出力トランジスタと、前記入力電圧から前記出力電圧を生成するための出力トランジスタとして前記第１出力トランジスタを用いる第１モードと前記第２出力トランジスタを用いる第２モードとを前記入力電圧に応じて切り替える制御回路と、を有する構成（第１の構成）とされている。

なお、第１の構成から成るリニア電源において、前記制御回路は、減電時に前記第１モードを選択し、非減電時に前記第２モードを選択する構成（第２の構成）にするとよい。

また、第１又は第２の構成から成るリニア電源において、前記制御回路は、前記入力電圧に応じた第１制御電圧を生成して前記第１出力トランジスタに供給する第１制御部と、所定の第２制御電圧を生成して前記第２出力トランジスタに供給する第２制御部とを含む構成（第３の構成）にするとよい。

また、第３の構成から成るリニア電源において、前記第１制御部は、前記入力電圧と所定の閾値電圧との比較結果に応じて、前記第１出力トランジスタをオン／オフさせる構成（第４の構成）にするとよい。

また、第４の構成から成るリニア電源において、前記第１制御部は、前記入力電圧の入力端と前記第１出力トランジスタの制御端との間に接続されて上側電流を生成する上側電流源と、前記第１出力トランジスタの制御端と接地端との間に接続されて下側電流を生成する下側電流源と、前記入力電圧と前記閾値電圧との比較結果に応じて前記上側電流源をオン／オフさせる入力電圧監視部と、を含む構成（第５の構成）にするとよい。

また、第５の構成から成るリニア電源において、前記入力電圧監視部は、第１端が前記入力電圧の印加端に接続された電流源と、アノードが前記電流源の第２端に接続されてカソードが前記上側電流源の制御端に接続されたダイオードまたはダイオード列と、カソードが前記上側電流源の制御端に接続されてアノードが接地端に接続されたツェナーダイオードと、含む構成（第６の構成）にするとよい。

また、第３の構成から成るリニア電源において、前記第１制御部は、前記入力電圧に応じて前記第１出力トランジスタの導通度を徐々に変化させる構成（第７の構成）にするとよい。

また、第７の構成から成るリニア電源において、前記第１制御部は、前記入力電圧の入力端と前記第１出力トランジスタの制御端との間に接続されて上側電流を生成する上側電流源と、前記第１出力トランジスタの制御端と接地端との間に接続されて下側電流を生成する下側電流源と、前記入力電圧に応じて前記上側電流の電流値を徐々に変化させる入力電圧監視部と、を含む構成（第８の構成）にするとよい。

また、第８の構成から成るリニア電源において、前記入力電圧監視部は、アノードが前記入力電圧の印加端に接続されたダイオードまたはダイオード列と、第１端が前記ダイオードまたは前記ダイオード列のカソードに接続された抵抗と、前記抵抗の第２端から流れ込む電流をミラーして入力監視電流を生成するカレントミラーを含み、前記上側電流源は前記入力監視電流に応じて前記上側電流を生成する構成（第９の構成）にするとよい。

また、第３〜第９いずれかの構成から成るリニア電源において、前記第２制御部は、カソードが前記第２出力トランジスタの制御端に接続されてアノードが接地端に接続されたツェナーダイオードと、前記ツェナーダイオードに定電流を供給する電流源と、を含む構成（第１０の構成）にするとよい。

また、本明細書中に開示されている電子機器は、入力電圧から出力電圧を生成する第１〜第１０いずれかの構成から成るリニア電源と、前記出力電圧から所定の基準電圧を生成する基準電圧源と、を有する構成（第１１の構成）とされている。

なお、第１１の構成から成る電子機器において、前記制御回路は、前記入力電圧が前記基準電圧源の動作可能電圧に前記第２出力トランジスタのオンスレッショルド電圧を加えた電圧よりも高くなって以降に、前記第１モードから前記第２モードへの切替を行う構成（第１２の構成）にするとよい。

本明細書中に開示されているリニア電源及びこれを用いた電子機器であれば、小規模な回路構成で低電圧駆動と安定駆動を両立することが可能となる。

リニア電源１の全体構成を示すブロック図 制御回路３０の第１構成例を示す回路図 リニア電源１の動作イメージ図 リニア電源１を用いた電子機器の一例を示すブロック図 モード切替タイミングの一例を示すタイムチャート 制御回路３０の第２構成例を示す回路図 制御回路３０の第３構成例を示す回路図 オーバーラップ切替動作を説明するためのイメージ図 車両Ｘの一構成例を示す外観図

＜リニア電源＞
図１はリニア電源１の全体構成を示すブロック図である。本構成例のリニア電源１は、第１出力トランジスタ１０と、第２出力トランジスタ２０と、制御回路３０とを有する。

第１出力トランジスタ１０は、ソースが入力電圧Ｖｉｎの入力端に接続されてドレインが出力電圧Ｖｏｕｔの出力端に接続されてゲートが第１制御電圧Ｇ１の印加端に接続されたＰチャネル型ＭＯＳ［metal oxide semiconductor］電界効果トランジスタである。なお、第１出力トランジスタ１０としては、ＰＮＰ型バイポーラトランジスタを用いることも可能である。

第２出力トランジスタ２０は、ドレインが入力電圧Ｖｉｎの入力端に接続されてソースが出力電圧Ｖｏｕｔの出力端に接続されてゲートが第２制御電圧Ｇ２の印加端に接続されたＮチャネル型ＭＯＳ電界効果トランジスタである。すなわち、第２出力トランジスタ２０は、第１出力トランジスタ１０に対して並列に接続されている。なお、第２出力トランジスタ２０としては、ＮＰＮ型バイポーラトランジスタを用いることも可能である。

制御回路３０は、第１制御電圧Ｇ１と第２制御電圧Ｇ２を生成して第１出力トランジスタ１０と第２出力トランジスタ２０を各々制御する。特に、制御回路３０は、入力電圧Ｖｉｎから出力電圧Ｖｏｕｔを生成するための出力トランジスタとして、第１出力トランジスタ１０を用いる第１モードと、第２出力トランジスタ２０を用いる第２モードとを入力電圧Ｖｉｎに応じて切り替える機能を備えている。なお、制御回路３０は、減電時（＝入力電圧Ｖｉｎが所定値よりも低い状態）に第１モードを選択し、非減電時（＝入力電圧Ｖｉｎが所定値よりも高い状態）に第２モードを選択する。

第１モードでは、複雑な負帰還制御を要することなく第１出力トランジスタ１０がフルオンされ、入力電圧Ｖｉｎがそのまま出力電圧Ｖｏｕｔとしてスルー出力される。一方、第２モードでは、ツェナーダイオードなどを用いた簡便な駆動形式で第２出力トランジスタ２０の導通度が制御され、入力電圧Ｖｉｎから所望の出力電圧Ｖｏｕｔが生成される。

すなわち、入力電圧Ｖｉｎが低いときにはＰチャネル型（またはＰＮＰ型）の第１出力トランジスタ１０を用いて低電圧駆動が実現され、入力電圧Ｖｉｎが十分に高くなったときにはＮチャネル型（またはＮＰＮ型）の第２出力トランジスタ２０を用いて入力変動に依らない安定駆動が実現される。

このように、本構成例のリニア電源１であれば、互いに並列に接続されたＰチャネル型（またはＰＮＰ型）の第１出力トランジスタ１０とＮチャネル型（またはＮＰＮ型）の第２出力トランジスタ２０を入力電圧Ｖｉｎに応じて適宜使い分けることにより、小規模な回路構成で低電圧駆動と安定駆動を両立することが可能となる。

＜制御回路（第１構成例）＞
図２は、制御回路３０の第１構成例を示す回路図である。本構成例の制御回路３０は、入力電圧Ｖｉｎに応じた第１制御電圧Ｇ１を生成して第１出力トランジスタ１０に供給する第１制御部３１と、所定の第２制御電圧Ｇ２を生成して第２出力トランジスタ２０に供給する第２制御部３２と、を含む。

第１制御部３１は、Ｐチャネル型ＭＯＳ電界効果トランジスタＰ１〜Ｐ４と、Ｎチャネル型ＭＯＳ電界効果トランジスタＮ１と、ダイオード列ＤＳ１と、ツェナーダイオードＺＤ１と、電流源ＣＳ１と、抵抗Ｒ１と、を含む。また、第２制御部３２は、Ｐチャネル型ＭＯＳ電界効果トランジスタＰ５及びＰ６と、ツェナーダイオードＺＤ２と、電流源ＣＳ２と、を含む。なお、本図の例では、ダイオード列ＤＳ１として、３段のダイオードＤ１〜Ｄ３が直列に接続されているが、その段数は１段や２段であっても構わないし、若しくは、４段以上であっても構わない。

各回路要素の接続関係について述べる。トランジスタＰ１、トランジスタＰ５、及び、トランジスタＰ６のソースは、いずれも入力電圧Ｖｉｎの入力端に接続されている。トランジスタＰ１、トランジスタＰ５、及び、トランジスタＰ６のゲートは、いずれもトランジスタＰ５のドレインに接続されている。トランジスタＰ５のドレインは、電流源ＣＳ２の第１端に接続されている。電流源ＣＳ２の第２端は、接地端に接続されている。電流源ＣＳ２の制御端は、イネーブル信号ＥＮの入力端に接続されている。なお、電流源ＣＳ２は、イネーブル信号ＥＮがハイレベル（イネーブル時の論理レベル）であるときに動作状態となり、イネーブル信号ＥＮがローレベル（ディセーブル時の論理レベル）であるときに停止状態となる。トランジスタＰ６のドレインとツェナーダイオードＺＤ２のカソードは、いずれも第２制御電圧Ｇ２の出力端（＝第２出力トランジスタ２０のゲート）に接続されている。ツェナーダイオードＺＤ２のアノードは、接地端に接続されている。

トランジスタＰ１のドレインは、ダイオード列ＤＳ１のアノードに接続されている。ダイオード列ＤＳ１のカソードとツェナーダイオードＺＤ１のカソードは、いずれもトランジスタＮ１のゲートに接続されている。トランジスタＮ１のソースは、接地されている。トランジスタＮ１のドレインは、トランジスタＰ２のドレインに接続されている。

トランジスタＰ２及びＰ３のソースは、いずれも入力電圧Ｖｉｎの入力端に接続されている。トランジスタＰ２及びＰ３のゲートは、いずれもトランジスタＰ２のドレインに接続されている。トランジスタＰ３のドレインと電流源ＣＳ１の第１端は、いずれも第１制御電圧Ｇ１の出力端（＝第１出力トランジスタ１０のゲート）に接続されている。電流源ＣＳ１の第２端は、接地端に接続されている。電流源ＣＳ１の制御端は、イネーブル信号ＥＮの入力端に接続されている。なお、電流源ＣＳ１は、イネーブル信号ＥＮがハイレベル（イネーブル時の論理レベル）であるときに動作状態となり、イネーブル信号ＥＮがローレベル（ディセーブル時の論理レベル）であるときに停止状態となる。

抵抗Ｒ１の第１端とトランジスタＰ４のソースは、いずれも入力電圧Ｖｉｎの入力端に接続されている。抵抗Ｒ１の第２端とトランジスタＰ４のゲート及びドレインは、いずれも第１制御電圧Ｇ１の出力端に接続されている。

次に、各回路要素の機能について説明する。トランジスタＰ２及びＰ３は、トランジスタＮ１に流れる入力監視電流Ｉｍをミラーして上側電流ＩＨを生成する上側電流源として機能する。一方、電流源ＣＳ１は、下側電流ＩＬ（ただしＩＬ＜ＩＨ）を生成する下側電流源として機能する。なお、トランジスタＮ１のゲートは、入力電圧Ｖｉｎに応じて上側電流源（延いては入力監視電流Ｉｍ）をオン／オフさせるための制御端として機能する。

また、トランジスタＰ１、ダイオード列ＤＳ１、及び、ツェナーダイオードＺＤ１は、入力電圧Ｖｉｎと所定の閾値電圧との比較結果（より正確にはトランジスタＮ１のゲート電圧Ｖ１（＝Ｖｉｎ−３Ｖｆ）とオンスレッショルド電圧Ｖｔｈ（Ｎ１）との比較結果）に応じて上側電流源をオン／オフさせる入力電圧監視部として機能する。なお、トランジスタＰ１及びＰ５は、電流源ＣＳ０で生成された基準電流Ｉ０をミラーして入力電圧監視部に駆動電流Ｉ２を供給する電流源として機能する。

また、トランジスタＰ５及びＰ６は、基準電流Ｉ０をミラーしてツェナーダイオードＺＤ１に駆動電流Ｉ１を供給する電流源として機能する。

次に、上記構成から成る制御回路３０の動作について詳細に説明する。入力電圧Ｖｉｎの減電状態（Ｖ１＜Ｖｔｈ（Ｎ１））では、トランジスタＮ１がオフとなる。従って、トランジスタＮ１及びＰ２には入力監視電流Ｉｍが流れないので、トランジスタＰ３にも上側電流ＩＨは流れない。その結果、第１制御電圧Ｇ１は、下側電流ＩＬによってローレベルにプルダウンされるので、第１出力トランジスタ１０がフルオンされる。このとき、出力電圧Ｖｏｕｔは、ほぼ入力電圧Ｖｉｎとなる。

また、第１出力トランジスタ１０がフルオンされている間、第２出力トランジスタ２０のソースにはほぼ入力電圧Ｖｉｎに等しい高電圧が印加される。従って、第２出力トランジスタ２０のゲート・ソース間電圧は、必ずオンスレッショルド電圧Ｖｔｈよりも低くなるので、第２出力トランジスタ２０はオフとなる。

このように、入力電圧Ｖｉｎの減電時に選択される第１モードでは、複雑な負帰還制御を要することなく第１出力トランジスタ１０がフルオンされ、入力電圧Ｖｉｎがそのまま出力電圧Ｖｏｕｔとしてスルー出力される。

その後、入力電圧Ｖｉｎが上昇して非減電状態（Ｖ１≧Ｖｔｈ）に至ると、トランジスタＮ１がオンとなる。従って、トランジスタＮ１及びＰ２に入力監視電流Ｉｍが流れるので、トランジスタＰ３にも上側電流ＩＨが流れる。その結果、第１制御電圧Ｇ１が上昇して第１出力トランジスタ１０がオフされる。なお、入力電圧Ｖｉｎがどれだけ上昇してもトランジスタＮ１のゲート電圧Ｖ１はツェナーダイオードＺＤ１によりクランプされるので、上側監視電流Ｉｍが過大となることはない。また、上側監視電流Ｉｍを制限する場合はトランジスタＮ１のドレイン（またはソース）に直列に抵抗を接続すれば良い。

第１出力トランジスタ１０がオフされると、第２出力トランジスタ２０が第２制御電圧Ｇ２に応じた導通度でオンする。このとき、リニア電源１では、第２制御電圧Ｇ２から第２出力トランジスタ２０のオンスレッショルド電圧Ｖｔｈを差し引いた出力電圧Ｖｏｕｔ（＝Ｇ２−Ｖｔｈ）が生成される。

なお、入力電圧Ｖｉｎが十分に上昇すると、第２制御電圧Ｇ２がツェナーダイオードＺＤ２の降伏電圧ＶＺＤ２でクランプされる。従って、リニア電源１の定常出力時には、降伏電圧ＶＺＤ２からオンスレッショルド電圧Ｖｔｈを差し引いた出力電圧Ｖｏｕｔ（＝ＶＺＤ２−Ｖｔｈ）が生成される。

このように、入力電圧Ｖｉｎの非減電時に選択される第２モードでは、ツェナーダイオードＺＤ２を用いた簡便な駆動形式で第２出力トランジスタ２０の導通度が制御され、入力電圧Ｖｉｎから所望の出力電圧Ｖｏｕｔが生成される。

なお、入力電圧Ｖｉｎが急峻に上昇するなどして第１出力トランジスタ１０のオフタイミングが遅れると、出力電圧Ｖｏｕｔにオーバーシュートを生じるおそれがある。このような不具合を回避するためには、第１出力トランジスタ１０や第１制御部３１の応答性を高めるように、各々の素子設計や回路設計を行っておくことが重要である。

また、第１出力トランジスタ１０のゲート・ソース間にクランプ素子（本図のトランジスタＰ４がこれに相当）を接続しておけば、第１出力トランジスタ１０の導通度に上限を設けることができるので、上記の不具合を未然に防止することが可能となる。

また、回路規模の増大が許容される場合には、出力電圧Ｖｏｕｔが所定の上限値よりも高くなったときに第１出力トランジスタ１０を強制的にオフさせるオーバーシュート防止回路を設けておくことも有用である。

また、本構成例の第１制御部３１は、第１出力トランジスタ１０のオフ閾値設定手段として、ダイオード列ＤＳ１（＝ダイオードＤ１〜Ｄ３）によるゲート電圧Ｖ１の電圧値調整方式を採用している。ダイオードＤ１〜Ｄ３の順方向降下電圧Ｖｆは、それぞれ、比較的大きな負の温度特性を持つ。従って、周囲温度が低いほどトランジスタＮ１のゲート電圧Ｖ１が低くなるので、第１出力トランジスタ１０のオフタイミング（＝第１モードから第２モードへの切替タイミング）が遅れる。すなわち、周囲温度が低いほど出力電圧Ｖｏｕｔとして入力電圧Ｖｉｎをスルー出力する期間が長くなり、出力電圧Ｖｏｕｔがより長期間に亘って高電圧に維持される。

ところで、出力電圧Ｖｏｕｔの供給を受ける後段回路は、一般に、周囲温度が低いほどその起動に高電圧を要する。従って、順方向降下電圧Ｖｆの温度特性により第１出力トランジスタ１０のオフタイミングが変化する構成は、回路設計として妥当であると言える。

また、本構成例の第１制御部３１では、ダイオード列ＤＳ１に流れる駆動電流Ｉ２が入力電圧Ｖｉｎに依ることなく常に一定値に維持されている。従って、入力電圧Ｖｉｎを分圧してゲート電圧Ｖ１を生成する構成と比べて回路電流的に有利である。また、抵抗分割回路を用いずにゲート電圧Ｖ１を生成する本構成例の第１制御部３１では、駆動電流Ｉ２を低減するために高抵抗素子を用いる必要もないので、回路面積的にも有利である。

図３は、リニア電源１の動作イメージ図である。（ａ）欄で示したように、Ｎチャネル型（またはＮＰＮ型）の第２出力トランジスタ２０のみを用いて出力動作を行った場合、入力電圧Ｖｉｎの減電時には、入力電圧Ｖｉｎからオンスレッショルド電圧Ｖｔｈを差し引いた出力電圧Ｖｏｕｔ（＝Ｖｉｎ−Ｖｔｈ）しか出力することができない。そのため、本構成を採用したリニア電源１では、入力電圧Ｖｉｎが十分に上昇するまで後段回路の起動を待機する必要がある。

一方、（ｂ）欄で示すように、Ｐチャネル型（またはＰＮＰ型）の第１出力トランジスタ１０を用いて出力動作を行った場合には、入力電圧Ｖｉｎの減電時においても、ほぼ入力電圧Ｖｉｎと等しい出力電圧Ｖｏｕｔを出力することができる。従って、後段回路の起動タイミングを早めることが可能となる。ただし、本動作中には何ら負帰還制御が掛けられていないので、第１出力トランジスタ１０は、出力電圧Ｖｏｕｔが目標値を上回るまでにオフさせる必要がある。

（ｃ）欄では、第１出力トランジスタ１０と第２出力トランジスタ２０を組み合わせて使用した場合の出力挙動が示されている。このような出力動作によれば、第１出力トランジスタ１０の長所（低電圧駆動）と第２出力トランジスタ２０の長所（簡易構成による安定駆動）を各々享受することができる。従って、リニア電源１のヘッドルーム電圧（＝後段回路の動作に支障を生じない出力電圧Ｖｏｕｔを生成することが可能となる入力電圧Ｖｉｎ）を第２出力トランジスタ２０のオンスレッショルド電圧Ｖｔｈ分だけ引き下げることが可能となる。

例えば、第２出力トランジスタ２０のみを用いた場合には、３Ｖ以上のヘッドルーム電圧が必要であるところ、第１出力トランジスタ１０と第２出力トランジスタ２０を併用することにより、ヘッドルーム電圧を２Ｖ程度まで引き下げることができる。従って、入力電圧Ｖｉｎの動作可能範囲をより低域側に広げることが可能となる。

＜電子機器への適用＞
図４は、リニア電源１を用いた電子機器の一例を示すブロック図である。（ａ）欄の電子機器１００は、プリレギュレータ１１０と、基準電圧源１２０と、メインレギュレータ１３０と、を有する。

プリレギュレータ１１０は、電源電圧Ｖｃｃから所定のプリ電源電圧Ｖｐｒｅｇを生成する。プリレギュレータ１１０には、できる限り小規模な回路構成で低電圧駆動と安定駆動の両方を実現することが求められる。従って、この要求を満たすことのできる先述のリニア電源１は、プリレギュレータ１１０として極めて好適であると言える。

基準電圧源１２０では、プリ電源電圧Ｖｐｒｅｇから所定の基準電圧Ｖｒｅｆが生成される。特に、電源電圧Ｖｃｃの変動範囲が広い場合には、電源電圧Ｖｃｃから基準電圧Ｖｒｅｆを直接生成するのではなく、電源電圧Ｖｃｃをある程度安定化させたプリ電源電圧Ｖｐｒｅｇから基準電圧Ｖｒｅｆを生成することが望ましい。このような構成であれば、電源電圧Ｖｃｃの変動に依ることなく所望の基準電圧Ｖｒｅｆを安定して生成することが可能となる。

メインレギュレータ１３０は、電源電圧Ｖｃｃから内部電源電圧Ｖｒｅｇを生成する回路ブロックであり、Ｐチャネル型ＭＯＳ電界効果トランジスタ１３１と、帰還電圧生成部１３２と、オペアンプ１３３と、を含む。

トランジスタ１３１は、メインレギュレータ１３０の出力トランジスタである。トランジスタ１３１のソースは、電源電圧Ｖｃｃの入力端に接続されている。トランジスタ１３１のドレインは、内部電源電圧Ｖｒｅｇの出力端に接続されている。トランジスタ１３１のゲートは、オペアンプ１３３の出力端に接続されている。

帰還電圧生成部１３２は、内部電源電圧Ｖｒｅｇに応じた帰還電圧Ｖｆｂ（例えば内部電源電圧Ｖｒｅｇの分圧電圧）を生成する。

オペアンプ１３３は、帰還電圧Ｖｆｂと基準電圧Ｖｒｅｆとが一致（イマジナリーショート）するようにトランジスタ１３１のゲート制御を行う。

ただし、リニア電源１の適用対象は、プリレギュレータ１１０に限定されるものではなく、例えば、（ｂ）欄の電子機器２００で示したように、電源電圧Ｖｃｃからコンパレータ２２０の基準電圧Ｖｒｅｆを生成する基準電圧源２１０として、リニア電源１を適用することも構わない。また、（ａ）欄では、メインレギュレータ１３０として、連続的に出力トランジスタを制御するリニア電源が例示されているが、基準電圧を必要とする回路構成であれば、メインレギュレータ１３０の形式は何ら限定されるものではない。例えば、基準電圧を必要とするＤＣＤＣコンバータなど、非連続的に出力トランジスタを制御するスイッチング電源をメインレギュレータ１３０として採用することも当然に可能である。

図５は、リニア電源１のモード切替タイミングの一例を示すタイムチャートである。なお、本図の例では、図４（ａ）欄のプリレギュレータ１１０としてリニア電源１が適用されている場合を想定して説明を行う。

電源電圧Ｖｃｃの投入後、時刻ｔ１において、プリ電源電圧Ｖｐｒｅｇが基準電圧源１２０の動作可能電圧ＶＬ（例えば２Ｖ程度）まで上昇すると、基準電圧源１２０で所望の基準電圧Ｖｒｅｆを生成することが可能な状態となる。ただし、この時点で第１モードから第２モードへの切替（第１出力トランジスタ１０のオフ切替）を行うと、プリ電源電圧Ｖｐｒｅｇが再び基準電圧源１２０の動作可能電圧ＶＬを下回り、基準電圧源１２０の動作に支障を生じるおそれ（基準電圧Ｖｒｅｆが意図せずに低下するおそれ）がある。

そこで、制御回路３０は、Ｖｉｎ≧ＶＬとなる時刻ｔ１ではなく、Ｖｉｎ≧ＶＬ＋Ｖｔｈとなる時刻ｔ２以降において、第１モードから第２モードへの切替（第１出力トランジスタ１０のオフ切替）を行う構成とされている。なお、本図の例では、入力電圧Ｖｉｎがプリ電源電圧Ｖｐｒｅｇの目標値（＞ＶＬ＋Ｖｔｈ）とほぼ一致する時刻ｔ３において、第１モードから第２モードへの切替が行われている。

このようなモード切替動作によれば、第２モードへの切替時にプリ電源電圧Ｖｐｒｅｇが基準電圧源１２０の動作可能電圧ＶＬを下回ることがなくなるので、基準電圧源１２０の動作に支障を生じずに済む。

＜制御回路（第２構成例）＞
図６は、制御回路３０の第２構成例を示す回路図である。第２構成例は、基本的に第１構成例と同様であり、先出のトランジスタＰ１、ダイオード列ＤＳ１、ツェナーダイオードＺＤ１、及び、トランジスタＮ１に代えて、ＮＰＮ型バイポーラトランジスタＱ１と、抵抗Ｒ２及びＲ３と、を含む点に特徴を有する。そこで、第１構成例と同様の構成要素については、先出の図２と同一の符号を付すことで重複した説明を割愛し、以下では、第２構成例の特徴部分について重点的な説明を行う。

抵抗Ｒ２及びＲ３は、入力電圧Ｖｉｎの印加端と接地端との間に直列接続されて相互間の接続ノードがトランジスタＱ１のベース（上側電流源の制御端に相当）に接続された第１抵抗及び第２抵抗に相当する。すなわち、トランジスタＱ１のベース電圧Ｖ２は、入力電圧Ｖｉｎを分圧した電圧値（＝Ｖｉｎ×（Ｒ３／Ｒ２＋Ｒ３））となる。

トランジスタＱ１のエミッタは、接地端に接続されている。トランジスタＮ１のコレクタは、トランジスタＰ２のドレインに接続されている。トランジスタＱ１のベースは、抵抗Ｒ２と抵抗Ｒ３との接続ノード（ベース電圧Ｖ２の印加端）に接続されている。このように、抵抗による分圧を使用すれば、よりシンプルな構成にすることも可能である。

＜制御回路（第３構成例）＞
図７は、制御回路３０の第３構成例を示す回路図である。第３構成例は、基本的に第１構成例と同様であり、先出のトランジスタＰ１、ダイオード列ＤＳ１、及び、ツェナーダイオードＺＤ１に代えて、トランジスタＮ２、抵抗Ｒ４、及び、ダイオード列ＤＳ２を含む点に特徴を有する。なお、本図の例では、ダイオード列ＤＳ２として３段のダイオードＤ４〜Ｄ６が直列に接続されているが、その段数は１段や２段であっても構わないし、或いは、４段以上であっても構わない。

第２構成例と同じく、第１構成例と同様の構成要素については、先出の図２と同一の符号を付すことで重複した説明を割愛し、以下では、第３構成例の特徴部分について重点的な説明を行う。

各回路要素の接続関係について述べる。ダイオード列ＤＳ２のアノードは、入力電圧Ｖｉｎの入力端に接続されている。ダイオード列ＤＳ２のカソードは、抵抗Ｒ４の第１端に接続されている。抵抗Ｒ４の第２端は、トランジスタＮ２のドレインに接続されている。トランジスタＮ１及びＮ２のソースは、それぞれ接地端に接続されている。トランジスタＮ１及びＮ２のゲートは、いずれもトランジスタＮ２のドレインに接続されている。

ダイオード列ＤＳ２、抵抗Ｒ４、及び、トランジスタＮ２は、入力電圧Ｖｉｎと所定の閾値電圧との比較結果（より正確には、トランジスタＮ２のドレイン電圧Ｖ３（＝Ｖｉｎ−３Ｖｆ−｛Ｉ３×Ｒ４（＝駆動開始時はほぼ０Ｖ）｝）とオンスレッショルド電圧Ｖｔｈ（Ｎ２）との比較結果）に応じて上側電流源をオン／オフさせる入力電圧監視部として機能する。すなわち、ダイオード列ＤＳ２は、第１構成例と同じく、第１出力トランジスタ１０のオフ閾値設定手段となる。なお、抵抗Ｒ４は、入力電圧Ｖｉｎに応じてトランジスタＮ２に流れる電流Ｉ３（延いては入力監視電流Ｉｍ）を徐々に変化させるための制御抵抗として機能する。また、トランジスタＮ１とＮ２は、電流Ｉ３をミラーして入力電圧監視部に駆動電流Ｉｍを供給する電流源として機能する。

次に、上記構成から成る制御回路３０の動作について詳細に説明する。入力電圧Ｖｉｎの上昇に伴いトランジスタＮ２のゲート電圧（＝ドレイン電圧）Ｖ３が上昇していくと、トランジスタＮ２及びＮ１が導通し、入力監視電流Ｉｍが流れ出す。なお、入力監視電流Ｉｍは、トランジスタのペア性により、電流Ｉ３とほぼ等しい。さらに入力電圧Ｖｉｎが上昇していくと、ダイオード列ＤＳ２のカソードに現れる電圧Ｖ４が上昇していくが、トランジスタＮ２のゲート電圧（＝ドレイン電圧）Ｖ３はほとんど変化しないので、抵抗Ｒ４の両端に加わる電圧（＝Ｖ４−Ｖ３）が大きくなっていく。抵抗Ｒ４の両端に加わる電圧が徐々に大きくなると、そこに流れる電流Ｉ３も徐々に大きくなっていくので、トランジスタＮ２及びＮ１（延いてはトランジスタＰ２）に流れる入力監視電流Ｉｍも徐々に大きくなる。その結果、第１制御電圧Ｇ１も上昇していくので、第１出力トランジスタ１０の導通度が徐々に低下していく。一方、第１出力トランジスタ１０の導通度が低下するほど、第２出力トランジスタ２０のゲート・ソース間電圧が高くなるので、第２出力トランジスタ２０の導通度が大きくなっていく。

このように、本構成例の制御回路３０を採用した場合には、第１モードと第２モードとが互いに重なり合うように、オーバーラップ切替動作が行われる。

図８は、オーバーラップ切替動作を説明するためのイメージ図である。なお、実線Ｌ１０は第１出力トランジスタ１０の導通度を概念的に示しており、破線Ｌ２０は第２出力トランジスタ２０の導通度を概念的に示している。本図から分かるように、入力電圧ＶｉｎがＶｉｎＬ＜Ｖｉｎ＜ＶｉｎＨとなる電圧範囲において、第１モードと第２モードが互いに重なり合っている。このようなオーバーラップ切替動作を行うことにより、よりリニアな出力動作を実現することが可能となる。

＜車両への適用＞
図９は、車両Ｘの一構成例を示す外観図である。本構成例の車両Ｘは、バッテリ（本図では不図示）からバッテリ電圧Ｖｂａｔの供給を受けて動作する種々の電子機器Ｘ１１〜Ｘ１８を搭載している。なお、本図における電子機器Ｘ１１〜Ｘ１８の搭載位置については、図示の便宜上、実際とは異なる場合がある。

電子機器Ｘ１１は、エンジンに関連する制御（インジェクション制御、電子スロットル制御、アイドリング制御、酸素センサヒータ制御、及び、オートクルーズ制御など）を行うエンジンコントロールユニットである。

電子機器Ｘ１２は、ＨＩＤ［high intensity discharged lamp］やＤＲＬ［daytime running lamp］などの点消灯制御を行うランプコントロールユニットである。

電子機器Ｘ１３は、トランスミッションに関連する制御を行うトランスミッションコントロールユニットである。

電子機器Ｘ１４は、車両Ｘの運動に関連する制御（ＡＢＳ［anti-lock brake system］制御、ＥＰＳ［electric power steering］制御、電子サスペンション制御など）を行うボディコントロールユニットである。

電子機器Ｘ１５は、ドアロックや防犯アラームなどの駆動制御を行うセキュリティコントロールユニットである。

電子機器Ｘ１６は、ワイパー、電動ドアミラー、パワーウィンドウ、ダンパー（ショックアブソーバー）、電動サンルーフ、及び、電動シートなど、標準装備品やメーカーオプション品として、工場出荷段階で車両Ｘに組み込まれている電子機器である。

電子機器Ｘ１７は、車載Ａ／Ｖ［audio/visual］機器、カーナビゲーションシステム、及び、ＥＴＣ［electronic toll collection system］など、ユーザオプション品として任意で車両Ｘに装着される電子機器である。

電子機器Ｘ１８は、車載ブロア、オイルポンプ、ウォーターポンプ、バッテリ冷却ファンなど、高耐圧系モータを備えた電子機器である。

なお、先に説明したリニア電源１は、電子機器Ｘ１１〜Ｘ１８のいずれにも組み込むことが可能である。減電対策が施された先述のリニア電源１であれば、寒冷下でバッテリ電圧Ｖｂａｔが瞬間的に２．５Ｖ〜３Ｖに低下した場合でも、電子機器Ｘ１１〜Ｘ１８の各部に適切な電力供給を行うことが可能である。

もちろん、リニア電源１の適用対象は、車両Ｘに搭載される電子機器Ｘ１１〜Ｘ１８に限定されるものではなく、例えば、家電機器や携帯機器にも適用することが可能である。リニア電源１は、従来よりも低い入力電圧から所望の出力電圧を生成することができるので、これを搭載した電子機器の動作時間を延ばすことが可能となる。

＜その他の変形例＞
また、本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。例えば、バイポーラトランジスタとＭＯＳ電界効果トランジスタとの相互置換や、各種信号の論理レベル反転は任意である。すなわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。

本明細書中に開示されているリニア電源は、例えば、半導体集積回路装置の内部電源として利用することが可能である。

１ リニア電源
１０ 第１出力トランジスタ（Ｐチャネル型ＭＯＳ電界効果トランジスタ）
２０ 第２出力トランジスタ（Ｎチャネル型ＭＯＳ電界効果トランジスタ）
３０ 制御回路
３１ 第１制御部
３２ 第２制御部
１００ 電子機器
１１０ プリレギュレータ（リニア電源）
１２０ 基準電圧源
１３０ メインレギュレータ
１３１ Ｐチャネル型ＭＯＳ電界効果トランジスタ
１３２ 帰還電圧生成部
１３３ オペアンプ
２００ 電子機器
２１０ 基準電圧源（リニア電源）
２２０ コンパレータ
Ｐ１〜Ｐ６ Ｐチャネル型ＭＯＳ電界効果トランジスタ
Ｎ１、Ｎ２ Ｎチャネル型ＭＯＳ電界効果トランジスタ
Ｑ１ ＮＰＮ型バイポーラトランジスタ
ＤＳ１、ＤＳ２ ダイオード列
Ｄ１〜Ｄ６ ダイオード
ＺＤ１、ＺＤ２ ツェナーダイオード
ＣＳ１、ＣＳ２ 電流源
Ｒ１〜Ｒ４ 抵抗
Ｘ 車両
Ｘ１１〜Ｘ１８ 電子機器

Claims (12)

1. 入力電圧の入力端と出力電圧の出力端との間に接続されたＰチャネル型またはＰＮＰ型の第１出力トランジスタと、
   前記第１出力トランジスタに対して並列に接続されたＮチャネル型またはＮＰＮ型の第２出力トランジスタと、
   前記入力電圧から前記出力電圧を生成するための出力トランジスタとして前記第１出力トランジスタを用いる第１モードと前記第２出力トランジスタを用いる第２モードとを前記入力電圧に応じて切り替える制御回路と、
   を有することを特徴とするリニア電源。
2. 前記制御回路は、減電時に前記第１モードを選択し、非減電時に前記第２モードを選択することを特徴とする請求項１に記載のリニア電源。
3. 前記制御回路は、
   前記入力電圧に応じた第１制御電圧を生成して前記第１出力トランジスタに供給する第１制御部と、
   所定の第２制御電圧を生成して前記第２出力トランジスタに供給する第２制御部と、
   を含むことを特徴とする請求項１または請求項２に記載のリニア電源。
4. 前記第１制御部は、前記入力電圧と所定の閾値電圧との比較結果に応じて前記第１出力トランジスタをオン／オフさせることを特徴とする請求項３に記載のリニア電源。
5. 前記第１制御部は、
   前記入力電圧の入力端と前記第１出力トランジスタの制御端との間に接続されて上側電流を生成する上側電流源と、
   前記第１出力トランジスタの制御端と接地端との間に接続されて下側電流を生成する下側電流源と、
   前記入力電圧と前記閾値電圧との比較結果に応じて前記上側電流源をオン／オフさせる入力電圧監視部と、
   を含むことを特徴とする請求項４に記載のリニア電源。
6. 前記入力電圧監視部は、
   第１端が前記入力電圧の印加端に接続された電流源と、
   アノードが前記電流源の第２端に接続されてカソードが前記上側電流源の制御端に接続されたダイオードまたはダイオード列と、
   カソードが前記上側電流源の制御端に接続されてアノードが接地端に接続されたツェナーダイオードと、
   を含むことを特徴とする請求項５に記載のリニア電源。
7. 前記第１制御部は、前記入力電圧に応じて前記第１出力トランジスタの導通度を徐々に変化させることを特徴とする請求項３に記載のリニア電源。
8. 前記第１制御部は、
   前記入力電圧の入力端と前記第１出力トランジスタの制御端との間に接続されて上側電流を生成する上側電流源と、
   前記第１出力トランジスタの制御端と接地端との間に接続されて下側電流を生成する下側電流源と、
   前記入力電圧に応じて前記上側電流の電流値を徐々に変化させる入力電圧監視部と、
   を含むことを特徴とする請求項７に記載のリニア電源。
9. 前記入力電圧監視部は、
   アノードが前記入力電圧の印加端に接続されたダイオードまたはダイオード列と、
   第１端が前記ダイオードまたは前記ダイオード列のカソードに接続された抵抗と、
   前記抵抗の第２端から流れ込む電流をミラーして入力監視電流を生成するカレントミラーと、
   を含み、
   前記上側電流源は、前記入力監視電流に応じて前記上側電流を生成することを特徴とする請求項８に記載のリニア電源。
10. 前記第２制御部は、
    カソードが前記第２出力トランジスタの制御端に接続されてアノードが接地端に接続されたツェナーダイオードと、
    前記ツェナーダイオードに定電流を供給する電流源と、
    を含むことを特徴とする請求項３〜請求項９のいずれか一項に記載のリニア電源。
11. 入力電圧から出力電圧を生成する請求項１〜請求項１０のいずれか一項に記載のリニア電源と、
    前記出力電圧から所定の基準電圧を生成する基準電圧源と、
    を有することを特徴とする電子機器。
12. 前記制御回路は、前記入力電圧が前記基準電圧源の動作可能電圧に前記第２出力トランジスタのオンスレッショルド電圧を加えた電圧よりも高くなって以降に、前記第１モードから前記第２モードへの切替を行うことを特徴とする請求項１１に記載の電子機器。

Images