JP2016139875A - 撮像装置 - Google Patents

撮像装置 Download PDF

Info

Publication number
JP2016139875A
JP2016139875A JP2015012750A JP2015012750A JP2016139875A JP 2016139875 A JP2016139875 A JP 2016139875A JP 2015012750 A JP2015012750 A JP 2015012750A JP 2015012750 A JP2015012750 A JP 2015012750A JP 2016139875 A JP2016139875 A JP 2016139875A
Authority
JP
Japan
Prior art keywords
pixel
region
wiring
photoelectric conversion
well
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015012750A
Other languages
English (en)
Inventor
敏治 上田
Toshiharu Ueda
敏治 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2015012750A priority Critical patent/JP2016139875A/ja
Publication of JP2016139875A publication Critical patent/JP2016139875A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】画素領域の構成上のスペース効率を極力下げることなく、ウエルコンタクトを設置できる仕組みを提供する。
【解決手段】画像撮像用に設けられた第1の画素1110−1と、システム制御用に設けられた第2の画素1110−2a及び1110−2bとを有し、第2の画素1110−2a及び1110−2bを、その上面の少なくとも一部に設けられ、光束を遮るための上面配線1119と、上面配線1119の下方に設けられ、ウエル電位を固定するためのウエルコンタクト1118a及び1118bとを含み構成する。
【選択図】図2

Description

本発明は、画像撮像用に設けられた第1の画素と、システム制御用に設けられた第2の画素とを備える撮像装置に関するものである。
近年、撮像装置(撮像素子)は、デジタルカメラ等の数多くの画像入力装置に用いられている。この撮像装置の代表的な種類として、CCD型やMOS型等が挙げられる。
特許文献1には、MOS型の撮像装置において、出力信号に生じるシェーディングを低減するために、ウエルに基準電圧を供給するためのウエルコンタクトを画素配列エリアの内側に複数設ける技術が開示されている。
また、特許文献2には、ウエルコンタクトを配置した画素の感度低下等の問題に着目し、ウエルコンタクトを複数の画素のうちの一部の画素のみに配置すること、及び、ウエルコンタクトを配置する列を特定することで、ウエルコンタクトによる特性劣化を抑制するとともにウエルコンタクトが配された画素の補正を行い易くする技術が開示されている。さらに、特許文献3には、撮像信号を得る撮像用画素と、測距用等のシステム制御用信号を得るためのシステム制御用画素を備え、システム制御用画素は画像信号としては用いない前提で、システム制御用画素にウエルコンタクトを配置する技術が開示されている。
特開2001−230400号公報 特開2013−13141号公報 特開2008−67241号公報
しかしながら、特許文献3において、ウエルコンタクトの具体的な配置や配線構成等の詳細な説明はなく、例えば、システム制御用画素の性能を損なわずにウエルコンタクトを配置するための画素レイアウトや配線構成等について課題が残る。
即ち、上述した従来の技術では、画素領域の構成上のスペース効率を極力下げることなく、ウエルコンタクトを設置するという観点が欠如していた。
本発明は、このような問題点に鑑みてなされたものであり、画素領域の構成上のスペース効率を極力下げることなく、ウエルコンタクトを設置できる仕組みを提供することを目的とする。
本発明の撮像装置は、画像撮像用に設けられた第1の画素と、システム制御用に設けられた第2の画素とを有し、前記第2の画素は、その上面の少なくとも一部に設けられ、光束を遮るための上面配線と、前記上面配線の下方に設けられ、ウエル電位を固定するためのウエルコンタクトとを含み構成されている。
本発明によれば、画素領域の構成上のスペース効率を極力下げることなく、ウエルコンタクトを設置することができる。
本発明の第1の実施形態に係る撮像装置(撮像素子)の概略構成の一例を示す図である。 図1に示す画素の内部構成の一例を示す図である。 図2に示す画素の等価回路の一例を示す図である。 図2に示す画素の一部の断面構造の一例を示す図である。 本発明の第1の実施形態を示し、画像撮像時(画像生成時)においてシステム制御用画素である第2の画素の画素信号(画素値)に係る処理の一例を示す図である。 本発明の第2の実施形態に係る撮像装置(撮像素子)の画素の内部構成の一例を示す図である。
以下に、図面を参照しながら、本発明を実施するための形態(実施形態)について説明する。具体的に、以下に、本発明に係る撮像装置及びその製造方法について説明する。
(第1の実施形態)
まず、本発明の第1の実施形態について説明する。
図1は、本発明の第1の実施形態に係る撮像装置(撮像素子)の概略構成の一例を示す図である。
本実施形態に係る撮像装置(撮像素子)1000は、図1(A)に示すように、画素領域1100を有して構成されている。また、この画素領域1100には、2次元状に配置された複数の画素1110(図1に示す例では、1800画素×1200画素からなる合計216万画素)が設けられている。
図1(B)は、図1(A)に示す画素領域1100のうちの一部の領域(具体的には、6画素×6画素からなる合計36画素の領域)の画素1110を示す平面模式図である。
図1(B)において、画素1−1〜6−6は図1(A)の画素1110に対応する。なお、図1(B)では、特定の配線以外の構成は簡略化のために不図示とし、また、その説明も省略するが、各画素1110に対して同様に配置されていることを前提とする。また、図1(B)のX方向は画素1110の列方向であり、Y方向は画素1110の行方向である。例えば、図1(B)において、画素1−1は1行1列目の画素を意味しており、また、画素1110の外縁を1110aで示している。
本実施形態に係る撮像装置1000は、画像撮像用に設けられた第1の画素(画像撮像用画素)1110−1と、システム制御用に設けられた第2の画素(システム制御用画素)1110−2とを備えて構成されている。
具体的に、第1の画素1110−1は、ベイヤー配列のカラーフィルタを有しており、図1(B)に示す符号Bは青フィルタ、符号Gは緑フィルタ、符号Rは赤フィルタを示している。以下、青フィルタを有する第1の画素1110−1をB画素、緑フィルタを有する第1の画素1110−1をG画素、赤フィルタを有する第1の画素1110−1をR画素と称する。
また、具体的に、本実施形態では、第2の画素1110−2として、右左の焦点検出用の画素1110−2a及び1110−2bが構成されている。図1(B)において、符号AFaの画素は焦点検出用の画素1110−2aであり、符号AFbの画素は焦点検出用の画素1110−2bである。この焦点検出用の画素1110−2a及び1110−2bには、その上面の少なくとも一部に、光束を制限する(遮る)ための遮光層である上面配線1119が形成されている。さらに、焦点検出用の画素1110−2a及び1110−2bには、それぞれ、上面配線1119の下方に、ウエル電位を固定するためのウエルコンタクト1118a及び1118bが形成されている。
また、図1(B)には、各画素1110に電圧供給を行うための電圧供給用配線1121、及び、各画素1110の画素信号を出力するための画素出力用配線1122等が示されている。なお、実際には、撮像装置1000には、多数の電圧用配線等が構成されているが、図1(B)では、説明の便宜上、上述した2つの配線1121及び1122のみを記載している。
また、上面配線1119は、電圧供給用配線1121と接続されており、第2の画素(システム制御用画素)1110−2の遮光層は電圧供給用配線1121と同電位となっている。さらに、電圧供給用配線1121には、ウエルコンタクト1118a及び1118bが電気的に接続されており、当該電圧供給用配線1121は第1の電位に接続されている。本実施形態において、第1の電位とは接地電位GNDであり、ウエルは接地電位GNDに固定される。なお、上述した電圧供給用配線1121は、ウエルコンタクト専用である必要はなく、他の電圧供給配線と共通化で使用しても何ら問題はない。また、上面配線1119は、「4−1 AFa」や「1−2 AFb」等の白抜き部分には形成されていない。
図2は、図1に示す画素の内部構成の一例を示す図である。具体的に、図2は、図1(B)に示す画素1110のうち、画素1−1,1−2,4−1,4−2,6−1,6−2の6つの画素を抜き出して拡大した平面模式図である。また、図3は、図2に示す画素の等価回路の一例を示す図である。この図2及び図3において、図1に示す構成と同様の構成については同じ符号を付している。
図2及び図3に示すように、第1の画素1110−1は、光電変換部(フォトダイオード)1111、転送MOSトランジスタ1112、リセットMOSトランジスタ1113、増幅MOSトランジスタ1114、選択MOSトランジスタ1115、及び、浮遊拡散領域(以下、「FD領域」と称する)1116を含み構成されている。また、図2には、増幅MOSトランジスタ1114のゲート電極とFD領域1116とを接続する接続配線1117が示されている。ここで、増幅MOSトランジスタ1114は、ソースフォロア回路を構成する。
転送MOSトランジスタ1112によって光電変換部1111からFD領域1116に電荷が転送され、当該電荷に基づく信号が増幅MOSトランジスタ1114、選択MOSトランジスタ1115を介して画素出力用配線1122に出力される。リセットMOSトランジスタ1113は、増幅MOSトランジスタ1114の入力段のリセット(所定電位に設定する動作)を行う。増幅MOSトランジスタ1114のゲート電極と同じノードの部分は.ソースフォロア回路の入力段となる。具体的に、入力段となるのは、増幅MOSトランジスタ1114のゲート電極、FD領域1116、転送MOSトランジスタ1112及びリセットMOSトランジスタ1113のドレイン、FD領域1116と接続配線1117等である。
また、図2及び図3に示す第2の画素1110−2の焦点検出用の画素1110−2aは、上述した第1の画素1110−1の内部構成(1111〜1117)に加えて、ウエルコンタクト1118a及び上面配線1119を含み構成されている。同様に、図2及び図3に示す第2の画素1110−2の焦点検出用の画素1110−2bは、上述した第1の画素1110−1の内部構成(1111〜1117)に加えて、ウエルコンタクト1118b及び上面配線1119を含み構成されている。
なお、本実施形態において、図2及び図3におけるMOSトランジスタは全てN型であり、図3に示す駆動配線PRES,PTX,PSELによってゲート電極がHiレベルとなることでオン状態となるものとする。また、図2及び図3においても、図1と同様に、説明の便宜上、上述した2つの配線1121及び1122のみを記載している。
図4は、図2に示す画素の一部の断面構造の一例を示す図である。この図4において、図2及び図3に示す構成と同様の構成については同じ符号を付している。
具体的に、図4(A)は、図2に示す第1の画素1110−1(画素1−1)のA−A'断面構造の一例を示す図である。P型半導体層301(ウエル)内にN型不純物領域302を形成し、これにより図2及び図3に示す光電変換部(フォトダイオード)1111が形成されている。また、図4(A)には、所定の位置に、転送MOSトランジスタ1112及びFD領域1116が配設されている。
図4(B)は、図2に示す第2の画素1110−2である焦点検出用の画素1110−2a及び1110−2b(画素4−1及び画素1−2)のB−B'断面構造及びC−C'断面構造の一例を示す図である。なお、焦点検出用の画素1110−2a及び1110−2bは、システム制御用画素として詳細は異なるが、略左右対称の構成であり、便宜上、同一の断面図として説明する。また、図4(B)において、図4(A)に示す構成と同様の構成については同じ符号を付している。また、焦点検出用の画素1110−2aのウエルコンタクト1118a、及び、焦点検出用の画素1110−2bのウエルコンタクト1118bに相当する構成については、単に「1118」と記載している。
図4(B)に示す断面構造は、図4(A)に示す断面構造に対して、画素の上部に配線層が配設されている。図4(A)と同様に、P型半導体層301(ウエル)内にN型不純物領域302を形成し、これにより図2及び図3に示す光電変換部(フォトダイオード)1111が形成されている。但し、図4(B)に示す断面箇所では、N型不純物領域302は、その上方が上面配線1119により遮光されており、光が到達せず、光電変換が行なわれない領域が含まれている。このため、図4(B)に示す第2の画素1110−2のN型不純物領域302は、図4(A)に示す第1の画素1110−1のN型不純物領域302よりも狭い領域としている。つまり、第2の画素1110−2では、第1の画素1110−1と比べてN型不純物領域302を狭くすることで、第1の画素1110−1の光電変換部1111の形成領域(N型不純物領域302が形成されている領域)に対応する第2の画素1110−2の領域にP型半導体層301(ウエル)領域が残っている状態となっている。そして、第2の画素1110−2では、このP型半導体層301(ウエル)領域に、ウエルコンタクト1118が形成されている。即ち、第2の画素1110−2では、第1の画素1110−1の光電変換部1111の形成領域(N型不純物領域302が形成されている領域)に対応する第2の画素1110−2の領域であって第2の画素1110−2の光電変換部1111が非形成の上面配線1119の下方の領域に、ウエルコンタクト1118が形成されている。
図4(B)に示す断面構造では、ウエルコンタクト1118は、その直上の配線層である配線311に接続されており、また、この配線311は、さらに上の配線層(遮光層)である上面配線1119に接続されている。この上面配線1119は、図1〜図3に示す電圧供給用配線1121と接続されており、第1の電位(接地電位)となっている。これにより、第2の画素1110−2では、P型半導体層301(ウエル)は、上面配線1119の下方にあるウエルコンタクト1118から、配線311を介して、上面配線1119の電位である第1の電位(接地電位)に接続されることとなる。
なお、図4(B)に、システム制御用画素である第2の画素1110−2の断面構造の一例を示したが、本発明においてはこの態様に特化したものではなく、他の態様を採用することも可能である。例えば、図4(C)に示す第2の画素1110−2の断面構造や、図4(D)に示す第2の画素1110−2の断面構造の態様を採用することも可能である。具体的に、図4(C)は、遮光用の上面配線1119の下方に位置する配線312が第1の電位に接続された配線である場合に、当該配線312をウエルコンタクト1118に接続する態様である。この図4(C)に示す態様では、上面配線1119を介すことなく、P型半導体層301(ウエル)を第1の電位に接続することが可能となる。また、図4(D)は、配線313を介さずに、第1の電位に接続されている上面配線1119を直接、ウエルコンタクト1118に接続する態様である。
このように、第2の画素1110−2において、遮光用の上面配線1119の下方にウエルコンタクト1118を配設してウエル電位を固定することで、画素領域の構成上のスペース効率を極力下げることなく、ウエルコンタクト1118を設置することができる。
図5は、本発明の第1の実施形態を示し、画像撮像時(画像生成時)において、システム制御用画素である第2の画素の画素信号(画素値)に係る処理の一例を示す図である。
図5に示すように、第2の画素1110−2のうちの符号AFaの画素である焦点検出用の画素1110−2aは、第1の画素1110−1のうちのR画素が本来配置される位置に配置されている。また、図5に示すように、第2の画素1110−2のうちの符号AFbの画素である焦点検出用の画素1110−2bは、第1の画素1110−1のうちのB画素が本来配置される位置に配置されている。
そして、画像生成時には、図5(A)に示すように、第2の画素1110−2のうちの焦点検出用の画素1110−2aについては、隣接同色画素(R画素)の出力画素値を平均化した値で補間し、図5(B)に示す擬似R画素値(R')を出力する。同様に、画像生成時には、図5(A)に示すように、第2の画素1110−2のうちの焦点検出用の画素1110−2bについては、隣接同色画素(B画素)の出力画素値を平均化した値で補間し、図5(B)に示す擬似B画素値(B')を出力する。このように、画像生成時には、第2の画素1110−2の出力値を置き換えて画像生成を行う。
なお、図5に示す例は、第2の画素1110−2の画素値として補間された値を用いる態様を示したが、本発明においてはこの態様に特化したものではなく、他の態様を採用することも可能である。例えば、第2の画素1110−2の画素値として補正された値を用いる態様を採用することも可能である。例えば、本実施形態の第2の画素1110−2は、図1及び図2に示すように、「4−1 AFa」や「1−2 AFb」等の白抜き部分には光が入射するため、当該部分の光電変換部(フォトダイオード)1111では光電変換が可能である。そのため、例えば、「4−1 AFa」や「1−2 AFb」等の白抜き部分において得られた出力値(画素値)に、当該白抜き部分の面積等に応じた重み付けを行って、出力する画素値を補正してもよい。
また、画像生成時における第2の画素1110−2の画素値の補正処理や補間処理の方法は、上述した方法に限定されるものではなく、例えば、使用する画素の位置で重み付けを変えたり、周辺G画素の出力画素値を加味したりしてもよい。
第1の実施形態によれば、遮光用の上面配線1119の下方にウエル電位を固定するためのウエルコンタクト1118を配設するようにしたので、画素領域の構成上のスペース効率を極力下げることなく、ウエルコンタクト1118を設置することができる。具体的に、第2の画素(システム制御用画素)の光電変換部領域を、第1の画素(画像撮像用画素)の光電変換部領域よりも狭くし、光電変換部領域を狭くしたウエル領域にウエルコンタクト1118を設置することで、スペース効率を維持している。さらに、第1の実施形態によれば、画像信号に使用しないというシステム制御用画素の特徴を生かして、補正もしくは補間して画像を生成することで、ウエルコンタクト1118による画質への影響も低減することができる。
(第2の実施形態)
次に、本発明の第2の実施形態について説明する。
上述した第1の実施形態では、システム制御用画素である第2の画素1110−2として、焦点検出用の画素を適用した例について説明したが、本発明においてはこの形態に限定されるものではない。例えば、システム制御用画素である第2の画素1110−2として、画素領域1100内の各所の温度を検知するための温度検出用の画素を適用することも可能である。そこで、第2の実施形態は、システム制御用画素である第2の画素1110−2として、温度検出用の画素を適用した形態とする。
図6は、本発明の第2の実施形態に係る撮像装置(撮像素子)の画素の内部構成の一例を示す図である。図6において、図2に示す構成と同様の構成については同じ符号を付し、その詳細な説明は省略する。
図2に示す第1の実施形態と異なる点は、画素4−1が、焦点検出用の画素1110−2aから温度検出用の画素1110−2cに変更され、画素1−2が、焦点検出用の画素1110−2bから温度検出用の画素1110−2dに変更された点である。さらに、図2に示す第1の実施形態と異なる点は、上面配線1119が、図2では「4−1 AFa」や「1−2 AFb」等の白抜き部分には形成されていないが、図6ではこの白抜き部分に対応する非形成領域が存在しない点である。なお、図6に示す画素の等価回路は、図3に示す等価回路と同様であり、また、図6に示す画素の一部の断面構造は、図5に示す断面構造と同様である。
第2の画素1110−2として温度検出用の画素1110−2c及び1110−2dを用いる場合、第1の実施形態と同様に光電変換部(フォトダイオード)1111を用いるが、外光による影響を除去する必要があるため、遮光を施すことが必要となる。この際、光電変換部(フォトダイオード)1111の出力に対して、温度相関係数等を持たせて、出力値と絶対温度との相関を取った上でシステム制御用として使用するのが一般的である。このため、第1の実施形態と同様に、第2の画素1110−2の光電変換部(フォトダイオード)1111の領域が、第1の画素1110−1の光電変換部(フォトダイオード)1111の領域に対して、狭い領域であっても問題ない。
以上のことから、第2の画素1110−2である温度検出用の画素1110−2c及び1110−2dの上面には、図6に示すように、光束を遮る上面配線1119が設けられている。さらに、この上面配線1119は、図2〜図4と同様に、電位固定された電圧供給用配線1121と接続されている。そして、第2の実施形態においても、上述した第1の実施形態と同様に、第2の画素1110−2では、遮光層である上面配線1119の下方の、光電変換部1111を狭くしたウエル領域にウエルコンタクト1118を配設し、電位を固定する。
また、第2の実施形態においても、画像生成時には、図5に示す第1の実施形態と同様の補間処理を行って、画像生成を行う。
第2の実施形態によれば、遮光用の上面配線1119の下方にウエル電位を固定するためのウエルコンタクト1118を配設するようにしたので、画素領域の構成上のスペース効率を極力下げることなく、ウエルコンタクト1118を設置することができる。具体的に、第2の画素(システム制御用画素)の光電変換部領域を、第1の画素(画像撮像用画素)の光電変換部領域よりも狭くし、光電変換部領域を狭くしたウエル領域にウエルコンタクト1118を設置することで、スペース効率を維持している。さらに、第2の実施形態によれば、画像信号に使用しないというシステム制御用画素の特徴を生かして、補間して画像を生成することで、ウエルコンタクト1118による画質への影響も低減することができる。
なお、上述した本発明の実施形態は、いずれも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。即ち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
1000 撮像装置、1100 画素領域、1110 画素、1110a 画素の外縁、1110−1 第1の画素(画像撮像用画素)、1110−2 第2の画素(システム制御用画素)、1110−2a,1110−2b 焦点検出用の画素、1110−2c,1110−2d 温度検出用の画素、1111 光電変換部(フォトダイオード)、1112 転送MOSトランジスタ、1113 リセットMOSトランジスタ、1114 増幅MOSトランジスタ、1115 選択MOSトランジスタ、1116 浮遊拡散領域(FD領域)、1117 接続配線、1118a,1118b ウエルコンタクト、1119 上面配線、1221 電圧供給用配線、1222 画素出力用配線

Claims (5)

  1. 画像撮像用に設けられた第1の画素と、
    システム制御用に設けられた第2の画素と
    を有し、
    前記第2の画素は、
    その上面の少なくとも一部に設けられ、光束を遮るための上面配線と、
    前記上面配線の下方に設けられ、ウエル電位を固定するためのウエルコンタクトと
    を含み構成されていることを特徴とする撮像装置。
  2. 前記第1の画素および前記第2の画素は、光電変換部を含み構成されており、
    前記第2の画素の前記光電変換部は、前記上面配線の下方に、前記第1の画素の前記光電変換部の形成領域よりも狭い領域に形成されており、
    前記ウエルコンタクトは、前記第1の画素の前記光電変換部の形成領域に対応する前記第2の画素の領域であって前記第2の画素の前記光電変換部が非形成の領域に形成されていることを特徴とする請求項1に記載の撮像装置。
  3. 画像を生成する際には、前記第2の画素の画素値は、補正もしくは補間された値を用いることを特徴とする請求項1または2に記載の撮像装置。
  4. 前記第2の画素は、焦点検出用の画素であることを特徴とする請求項1乃至3のいずれか1項に記載の撮像装置。
  5. 前記第2の画素は、温度検出用の画素であることを特徴とする請求項1乃至3のいずれか1項に記載の撮像装置。
JP2015012750A 2015-01-26 2015-01-26 撮像装置 Pending JP2016139875A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015012750A JP2016139875A (ja) 2015-01-26 2015-01-26 撮像装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015012750A JP2016139875A (ja) 2015-01-26 2015-01-26 撮像装置

Publications (1)

Publication Number Publication Date
JP2016139875A true JP2016139875A (ja) 2016-08-04

Family

ID=56560498

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015012750A Pending JP2016139875A (ja) 2015-01-26 2015-01-26 撮像装置

Country Status (1)

Country Link
JP (1) JP2016139875A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019012752A (ja) * 2017-06-29 2019-01-24 キヤノン株式会社 撮像装置、撮像システム、移動体

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019012752A (ja) * 2017-06-29 2019-01-24 キヤノン株式会社 撮像装置、撮像システム、移動体
JP7066342B2 (ja) 2017-06-29 2022-05-13 キヤノン株式会社 撮像装置、撮像システム、移動体

Similar Documents

Publication Publication Date Title
US10424613B2 (en) Solid-state imaging device, manufacturing method of solid-state imaging device, and imaging system
US10199408B2 (en) Imaging device including first and second pixels
US9252174B2 (en) Solid-state imaging apparatus and electronic apparatus including shielding members connecting with element isolation regions
US7800191B2 (en) Solid-state imaging device and method for driving the same
US9094624B2 (en) Solid-state imaging apparatus and camera
CN102097444B (zh) 固体摄像器件、其制造方法以及电子装置
JP6295526B2 (ja) 固体撮像装置および電子機器
TW202147588A (zh) 固體攝像元件及其製造方法以及電子機器
JP2010130657A (ja) 固体撮像装置及びそれを用いた撮像システム
US10840277B2 (en) Solid state imaging device having variation in optical black pixel structures relative to image generating pixel structures to provide substantially equivalent dark current
TW201523849A (zh) 固態影像感測裝置
JP5219555B2 (ja) 撮像装置及び撮像装置を用いた撮像システム
US9786579B2 (en) Imaging device, imaging apparatus, production apparatus and method, and semiconductor device
US9277151B2 (en) Solid-state image sensor with an effective pixel area, and image pickup apparatus
JP5216259B2 (ja) 固体撮像素子および撮像装置
JP2010021450A (ja) 固体撮像素子
JP2016139875A (ja) 撮像装置
JP2012124213A (ja) 固体撮像素子
JP2005223133A (ja) 固体撮像装置およびそれを用いた撮像システム
JP5539458B2 (ja) 光電変換装置および光電変換装置を用いた撮像システム
JP5436642B2 (ja) 撮像装置及び撮像装置を用いた撮像システム
JP7167747B2 (ja) 撮像素子、撮像装置、及び半導体素子
JP6462550B2 (ja) 固体撮像装置および固体撮像装置の製造方法
JP2017037995A (ja) 撮像素子及び撮像装置
JP2017092084A (ja) 撮像素子及びその製造方法