JP7167747B2 - 撮像素子、撮像装置、及び半導体素子 - Google Patents
撮像素子、撮像装置、及び半導体素子 Download PDFInfo
- Publication number
- JP7167747B2 JP7167747B2 JP2019019698A JP2019019698A JP7167747B2 JP 7167747 B2 JP7167747 B2 JP 7167747B2 JP 2019019698 A JP2019019698 A JP 2019019698A JP 2019019698 A JP2019019698 A JP 2019019698A JP 7167747 B2 JP7167747 B2 JP 7167747B2
- Authority
- JP
- Japan
- Prior art keywords
- unit
- photoelectric conversion
- signal
- imaging device
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明の第2の態様によると、撮像装置は、光を光電変換して電荷を生成する第1の光電変換部を有する画素と、前記画素を制御する又は前記画素の信号を処理する回路部と、光を光電変換して電荷を生成する第2の光電変換部と、前記第2の光電変換部への光の一部を遮光する遮光部とを有する撮像部と、前記第2の光電変換部で生成された電荷に基づく信号に基づいて、前記回路部におけるラッチアップの発生を検出する検出部と、前記検出部による検出結果に基づいて、前記回路部への電力の供給を制御する制御部と、を備える。
本発明の第3の態様によると、半導体素子は、複数のトランジスタを有する回路部と、光を光電変換して電荷を生成する光電変換部と、前記光電変換部への光の一部を遮光する遮光部と、前記光電変換部で生成された電荷に基づく信号に基づいて、前記回路部におけるラッチアップの発生を検出する検出部と、を備える。
図1は、第1の実施の形態に係る撮像装置の一例であるカメラ1の構成例を示す図である。カメラ1は、撮影光学系(結像光学系)2、撮像素子3、制御部4、メモリ5、表示部6、及び操作部7を備える。撮影光学系2は、焦点調節レンズ(フォーカスレンズ)を含む複数のレンズ及び開口絞りを有し、撮像素子3に被写体像を結像する。なお、撮影光学系2は、カメラ1から着脱可能にしてもよい。
制御部4は、撮像素子3から出力される判定信号に基づきラッチアップが発生したことを把握すると、撮像素子3に対する電力の供給を停止させる。これにより、カメラ1は、寄生サイリスタの動作を停止させて、ラッチアップを解消することができる。
以下では、本実施の形態に係る生成部の制御例について、図面を参照して説明する。
(1)撮像素子3は、光を光電変換して電荷を生成する第1の光電変換部を有し、第1の光電変換部で生成された電荷に基づく第1信号(撮像信号)を生成する画素10と、画素を制御する又は画素の第1信号を処理する回路部と、光を光電変換して電荷を生成する第2の光電変換部を有し、第2の光電変換部で生成された電荷に基づく第2信号(検出信号)を生成する生成部30と、第2の光電変換部への光の一部を遮光する遮光部65と、生成部の第2信号に基づいて、回路部におけるラッチアップの発生を検出する検出部40と、を備える。ラッチアップにより発生した赤外光は、基板(シリコン基板)中を透過して生成部30の光電変換部31に達する。このため、生成部30から出力される検出信号を用いて撮像素子3におけるラッチアップの発生を検出することができる。また、特許文献1に記載のような導波路は配置されないため、チップ面積が増大することを抑制することができる。
上述した実施の形態では、生成部30に1つの光電変換部が配置される例について説明したが、生成部30の構成を、2つ以上の光電変換部を有する構成にしてもよい。図8は、変形例1に係る生成部30の構成例を示す図である。本変形例では、信号ΦTG2がハイレベルとなることで、第1の光電変換部31a及び第2の光電変換部31bでそれぞれ生成された電荷が、それぞれ第1の転送部32a、第2の転送部32bを介してFD33に転送されて加算される。生成部30は、加算された電荷に基づく検出信号を検出部40に出力する。検出部40は、加算された電荷に基づく検出信号を用いて、ラッチアップの発生の検出を行う。このため、1つの光電変換部で変換された電荷に基づく検出信号のみを用いてラッチアップの検出を行う場合よりも、S/N比を向上させることができ、ラッチアップの検出精度を向上させることができる。
図9は、変形例2に係る生成部の構成例を示す図であり、図10は、変形例に係る生成部の動作の一例を示す図である。図9に示すように、本変形に係る制御回路部45は、第1の転送部32aと第2の転送部32bとを、互いに異なる制御信号(ΦTG2、ΦTG3)を用いてオンオフ制御する。図10に示す例の場合、時刻t16において信号ΦTG2がハイレベルとなることで、生成部30は、電荷蓄積期間T3の間に第1の光電変換部31aで蓄積された電荷に基づく第1の検出信号を、検出部40に出力する。また、時刻t19において信号ΦTG3がハイレベルとなることで、生成部30は、電荷蓄積期間T4の間に第2の光電変換部31bで蓄積された電荷に基づく第2の検出信号を、検出部40に出力する。
上述した実施の形態では、複数の生成部30の検出信号を、互いに異なる信号線に出力させる例について説明した。しかし、図11に示すように、複数の生成部30の検出信号を1つの信号線38に出力させるようにしてもよい。この場合、複数の生成部30の各々の増幅部35のソース端子が、信号線38に電気的に接続される。信号線38に接続された電流源37の電流は、複数の生成部30に分流(分配)される。信号線38では、複数の生成部30の検出信号が加算(混合)され、加算検出信号となる。検出部40は、信号線38を介して入力される加算検出信号を用いて、ラッチアップの発生の検出を行う。このように、本変形例では、複数の生成部30の検出信号を加算して読み出すため、複数の生成部30と検出部40とに接続される信号線を削減することができ、チップ面積を低減させることができる。
上述した実施の形態および変形例で説明した撮像素子を、複数の基板(例えば、複数の半導体基板)を積層して構成される積層センサ(積層型の撮像素子)に適用してもよい。例えば、図12(a)、(b)に示すように、複数の画素10を第1の基板110に配置し、生成部30を第2の基板120に離散的に配置してもよい。また、複数の生成部30を覆うように遮光部65を配置してもよいし、図12(b)に示すように生成部30毎に遮光部65を配置してもよい。また、積層センサは3つ以上の基板を用いて構成してもよい。
OB領域60に配置された複数のOB画素のうちの一部のOB画素を、生成部30として用いるようにしてもよい。この場合、一部のOB画素は、OB画素として機能すると共に生成部としても機能する。この場合、OB画素としても機能する生成部の電荷蓄積期間は、OB画素の電荷蓄積期間T1と同じ長さとなる。なお、有効画素領域55に設けられた複数の画素10の一部に置換して、生成部30を配置するようにしてもよい。
上記の実施の形態および変形例では、撮像素子3に含まれる生成部30及び検出部40として示したが、これに限られない。上述の実施の形態及び変形例で説明した生成部及び検出部は、ラッチアップを発生し得る他の半導体素子にも適用可能である。
上述の実施の形態及び変形例で説明した撮像素子及び撮像装置は、カメラ、スマートフォン、タブレット、PCに内蔵のカメラ、車載カメラ、無人航空機(ドローン、ラジコン機等)に搭載されるカメラ等に適用されてもよい。
Claims (14)
- 光を光電変換して電荷を生成する第1の光電変換部を有し、前記第1の光電変換部で生成された電荷に基づく第1信号を生成する画素と、
前記画素を制御する又は前記画素の前記第1信号を処理する回路部と、
光を光電変換して電荷を生成する第2の光電変換部を有し、前記第2の光電変換部で生成された電荷に基づく第2信号を生成する生成部と、
前記第2の光電変換部への光の一部を遮光する遮光部と、
前記生成部の前記第2信号に基づいて、前記回路部におけるラッチアップの発生を検出する検出部と、
を備える撮像素子。 - 請求項1に記載の撮像素子において、
前記回路部は、前記画素を制御して、第1の期間において、前記第1の光電変換部に入射した光を光電変換して生成された電荷に基づく前記第1信号を生成させ、
前記回路部は、前記生成部を制御して、前記第1の期間とは異なる第2の期間において、前記第2の光電変換部に入射した光を光電変換して生成された電荷に基づく前記第2信号を生成させる撮像素子。 - 請求項1または請求項2に記載の撮像素子において、
前記検出部は、前記第2信号と基準レベルとを比較し、比較結果に基づいて前記ラッチアップの発生を検出する撮像素子。 - 請求項1から請求項3までのいずれか一項に記載の撮像素子において、
前記生成部は、複数の前記第2の光電変換部を有し、
前記回路部は、前記生成部を制御して、第3の期間において、複数の前記第2の光電変換部のうちの一部の前記第2の光電変換部で生成された電荷に基づく第3信号を生成させ、前記第3の期間とは異なる第4の期間において、前記複数の前記第2の光電変換部のうちの他の前記第2の光電変換部で生成された電荷に基づく第4信号を生成させ、
前記検出部は、前記第3信号及び前記第4信号に基づいて、前記ラッチアップの発生を検出する撮像素子。 - 請求項2に記載の撮像素子において、
前記生成部は、複数の前記第2の光電変換部を有し、
前記回路部は、前記生成部を制御して、前記第2の期間において、複数の前記第2の光電変換部のうちの一部の前記第2の光電変換部で生成された電荷に基づく前記第2信号を生成するとともに、前記第1の期間において、複数の前記第2の光電変換部のうちの他の前記第2の光電変換部で生成された電荷に基づく第5信号を生成させる撮像素子。 - 請求項1から請求項5までのいずれか一項に記載の撮像素子において、
複数の前記画素が配置される第1の領域と、前記第1の領域と前記回路部との間に設けられ、複数の前記第2の光電変換部と前記遮光部とが配置される第2の領域とを有する撮像素子。 - 請求項6に記載の撮像素子において、
前記第2の領域の少なくとも一部が、前記第1の領域に囲まれて配置されている撮像素子。 - 請求項1から請求項7までのいずれか一項に記載の撮像素子において、
前記画素が設けられる第1の基板と、
前記第1の基板に積層され、前記検出部が設けられる第2の基板と、を有する撮像素子。 - 請求項8に記載の撮像素子において、
前記生成部のうち、少なくとも前記第2の光電変換部は、前記第2の基板に設けられる撮像素子。 - 請求項1から請求項9までのいずれか一項に記載の撮像素子において、
前記回路部と前記第2の光電変換部との間隔は、2mm以下である撮像素子。 - 請求項1から請求項9までのいずれか一項に記載の撮像素子において、
前記第2の光電変換部は、2mm以下の間隔で複数配置される撮像素子。 - 請求項1から請求項11までのいずれか一項に記載の撮像素子と、
前記画素の前記第1信号に基づいて画像データを生成する画像生成部と、
を備える撮像装置。 - 光を光電変換して電荷を生成する第1の光電変換部を有する画素と、前記画素を制御する又は前記画素の信号を処理する回路部と、光を光電変換して電荷を生成する第2の光電変換部と、前記第2の光電変換部への光の一部を遮光する遮光部とを有する撮像部と、
前記第2の光電変換部で生成された電荷に基づく信号に基づいて、前記回路部におけるラッチアップの発生を検出する検出部と、
前記検出部による検出結果に基づいて、前記回路部への電力の供給を制御する制御部と、
を備える撮像装置。 - 複数のトランジスタを有する回路部と、
光を光電変換して電荷を生成する光電変換部と、
前記光電変換部への光の一部を遮光する遮光部と、
前記光電変換部で生成された電荷に基づく信号に基づいて、前記回路部におけるラッチアップの発生を検出する検出部と、
を備える半導体素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019019698A JP7167747B2 (ja) | 2019-02-06 | 2019-02-06 | 撮像素子、撮像装置、及び半導体素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019019698A JP7167747B2 (ja) | 2019-02-06 | 2019-02-06 | 撮像素子、撮像装置、及び半導体素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020127167A JP2020127167A (ja) | 2020-08-20 |
JP7167747B2 true JP7167747B2 (ja) | 2022-11-09 |
Family
ID=72084261
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019019698A Active JP7167747B2 (ja) | 2019-02-06 | 2019-02-06 | 撮像素子、撮像装置、及び半導体素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7167747B2 (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016009832A1 (ja) | 2014-07-14 | 2016-01-21 | ソニー株式会社 | 比較器、ad変換器、固体撮像装置、電子機器、および比較器の制御方法 |
JP2018061234A (ja) | 2016-09-30 | 2018-04-12 | キヤノン株式会社 | 撮像装置、撮像システム、移動体、および、制御方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05160358A (ja) * | 1991-12-06 | 1993-06-25 | Nec Eng Ltd | 耐ラッチアップ半導体デバイス |
-
2019
- 2019-02-06 JP JP2019019698A patent/JP7167747B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016009832A1 (ja) | 2014-07-14 | 2016-01-21 | ソニー株式会社 | 比較器、ad変換器、固体撮像装置、電子機器、および比較器の制御方法 |
JP2018061234A (ja) | 2016-09-30 | 2018-04-12 | キヤノン株式会社 | 撮像装置、撮像システム、移動体、および、制御方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2020127167A (ja) | 2020-08-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11444115B2 (en) | Solid-state imaging device and electronic apparatus | |
US11575847B2 (en) | Solid-state imaging device, method of driving the same, and electronic apparatus | |
US10021321B2 (en) | Imaging device and imaging system | |
US9484371B2 (en) | Solid-state image pickup device and method of driving the same | |
US8159580B2 (en) | Solid-state imaging device and imaging apparatus using the same | |
US9478574B2 (en) | Image sensor pixels with light guides and light shield structures | |
US9584744B2 (en) | Image sensors with voltage-biased trench isolation structures | |
US9117728B2 (en) | Solid-state imaging device, method of manufacturing same, and electronic apparatus | |
US20130113966A1 (en) | Solid-state imaging apparatus | |
US20090290059A1 (en) | Connection/separation element in photoelectric converter portion, solid-state imaging device, and imaging apparatus | |
JP5407761B2 (ja) | 固体撮像装置、電子機器 | |
JP2007157912A (ja) | 固体撮像装置 | |
JP2006222751A (ja) | 固体撮像素子 | |
JP3977342B2 (ja) | 固体撮像装置の設計方法及び撮像システム | |
JP7167747B2 (ja) | 撮像素子、撮像装置、及び半導体素子 | |
JP2007129473A (ja) | 固体撮像装置及び撮像システム | |
JP2006147816A (ja) | 物理量分布検知装置および物理情報取得装置 | |
JP2005109370A (ja) | 固体撮像装置 | |
JP7384212B2 (ja) | 撮像素子、及び、撮像装置 | |
JP7384211B2 (ja) | 撮像素子、及び、撮像装置 | |
JP4542063B2 (ja) | 固体撮像装置およびそれを用いた撮像システム | |
JP2005354740A (ja) | シフトレジスタ | |
JP2016139875A (ja) | 撮像装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20210423 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20210715 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20210817 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211018 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220914 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220927 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221010 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7167747 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |