JP2016111248A - 積層セラミックコンデンサ - Google Patents

Abstract

【課題】所望の静電容量を確保しつつ、クラックを抑制する。【解決手段】積層セラミックコンデンサＣ１は、素体３と、端子電極５，６と、複数の内部電極群１１，１２と、を備える。内部電極群１１は、素体３内に積層方向で並置された２つの内部電極７，９を有し、内部電極群１２は、素体３内に積層方向で並置された３つの内部電極７，９を有する。素体３のＸ方向での長さＴが、素体３のＺ方向での長さＬより長く、且つ、素体３のＹ方向での長さＷ以下である。内部電極７，９のＹ方向での長さＷ１が、内部電極７，９のＺ方向での長さＬ１よりも長い。内部電極群１１と内部電極群１２とは、内部電極群１１に含まれる２つの内部電極７のうちの１つと内部電極群１２に含まれる３つの内部電極９のうちの１つとが積層方向で互いに対向するように、積層方向で交互に位置している。【選択図】図２

Description

本発明は、積層セラミックコンデンサに関する。

従来の積層セラミックコンデンサとして、第一方向及び第一方向に交差する第二方向に延び且つ互いに対向する第一及び第二主面と、第一及び第二主面の間を連結するように第二方向と第一及び第二主面の対向方向である第三方向とに延び且つ互いに対向する第一及び第二側面と、第一及び第二主面の間を連結するように第一方向及び第三方向に延び且つ互いに対向する第三及び第四側面と、を有し、誘電体からなる素体と、第一主面に配置された第一端子電極及び第二主面に配置された第二端子電極と、素体の内部において互いに対向するように配置された複数の内部電極と、を備えた積層セラミックコンデンサが知られている（例えば、特許文献１参照）。

特許文献１に記載されている積層セラミックコンデンサにおいて、素体の内部に配置された複数の内部電極は、第一端子電極に接続された複数の第一内部電極と、第二端子電極に接続された複数の第二内部電極とを有している。第一内部電極と第二内部電極とは、互いに隣接するように交互に配置されている。このように、互いに異極性の端子電極に接続された第一内部電極と第二内部電極とが隣接して対向することにより、第一内部電極と第二内部電極との間の対向領域に静電容量が生じる。

特開平１０−２２１６０号公報

上記特許文献１に記載の積層セラミックコンデンサでは、所望の静電容量を確保するために必要な数の第一及び第二内部電極が、素体の内部において第一方向で中心側に偏って配置されている。すなわち、素体において、内部電極が配置された中心側の領域に比べて、内部電極が配置されていない外側の誘電体の領域が多くなっている。このような場合、素体の内部にクラックが生じる可能性がある。

例えば、内部電極材料と誘電体材料とでは焼成工程における加熱後の熱収縮率に差があるため、上記特許文献１に記載の積層セラミックコンデンサのように、内部電極が配置された領域と内部電極が配置されていない誘電体の領域とのバランスが悪いと、この熱収縮率の差を起因とするクラックが生じる可能性がある。

本発明は、所望の静電容量を確保しつつ、クラックを抑制することができる積層セラミック電子部品を提供することを目的とする。

本発明に係る積層セラミックコンデンサは、第一方向及び第一方向に交差する第二方向に延び且つ互いに対向する第一及び第二主面と、第一及び第二主面の間を連結するように第二方向と第一及び第二主面の対向方向である第三方向とに延び且つ互いに対向する第一及び第二側面と、第一及び第二主面の間を連結するように第一方向及び第三方向に延び且つ互いに対向する第三及び第四側面と、を有し、誘電体からなる素体と、第一主面に配置された第一端子電極及び第二主面に配置された第二端子電極と、第一端子電極に接続され且つ素体内に第一方向で並置された第１の数の第一内部電極を有する複数の第一内部電極群と、第二端子電極に接続され且つ素体内に第一方向で並置された第２の数の第二内部電極を有する複数の第二内部電極群と、を備え、素体の第一方向での長さが、素体の第三方向での長さより長く、且つ、素体の第二方向での長さ以下であり、各第一及び第二内部電極の第二方向での長さが、各第一及び第二内部電極の第三方向での長さより長く、第１の数及び第２の数は、２以上の互いに異なる整数であり、各第一内部電極群に含まれる第一内部電極同士の第一方向での間隔、各第二内部電極群に含まれる第二内部電極同士の第一方向での間隔、及び、各第一内部電極群に含まれる第一内部電極と各第二内部電極群に含まれる第二内部電極との第一方向での間隔は、同等であり、各第一内部電極群と各第二内部電極群とは、各第一内部電極群に含まれる第１の数の第一内部電極のうちの１つと各第二内部電極群に含まれる第２の数の第二内部電極のうちの１つとが第一方向で互いに対向するように、第一方向で交互に並んでいる。

本発明に係る積層セラミックコンデンサでは、素体の第一方向での長さが、第三方向での長さより長く、且つ、素体の第二方向での長さ以下であるため、低背である。素体の主面は、端子電極が配置されていることにより、他の電子機器に対する実装面を構成する。この実装面を構成する素体の主面と平行な第一方向に複数の誘電体層を積層することにより素体を構成した場合には、積層数を増加させても低背の積層セラミックコンデンサが実現される。

第一方向で交互に並んだ各第一内部電極群と各第二内部電極群との間の領域では、各第一内部電極群に含まれる第１の数の第一内部電極のうちの１つと各第二内部電極群に含まれる第２の数の第二内部電極のうちの１つとが第一方向で互いに対向する。これにより、静電容量が生じる複数の領域が素体内に形成されている。

各第一内部電極群に含まれる第１の数の第一内部電極は全て同じ極性である。よって、第１の数の第一内部電極のうち第一方向で両端に位置する第一内部電極同士の間には、静電容量が生じない複数の領域が形成されている。

各第二内部電極群に含まれる第２の数の第二内部電極は全て同じ極性である。よって、第２の数の第二内部電極のうち第一方向で両端に位置する第二内部電極同士の間には、静電容量が生じない複数の領域が素体内に形成されている。

したがって、静電容量が生じる複数の領域により所望の静電容量を確保しつつ、静電容量が生じない複数の領域により、同じ大きさの従来の積層セラミックコンデンサの素体に比して、内部電極が配置されていない領域を狭くすることができる。これにより、内部電極材料と誘電体材料との熱収縮率の差を起因とするクラックを抑制することが可能となる。

各第一内部電極群に含まれる第一内部電極同士の第一方向での間隔、各第二内部電極群に含まれる第二内部電極同士の第一方向での間隔、及び、各第一内部電極群に含まれる第一内部電極と各第二内部電極群に含まれる第二内部電極との第一方向での間隔は、同等である。第１の数及び第２の数は、２以上の互いに異なる整数である。よって、第一内部電極群に含まれる第１の数の第一内部電極により形成される静電容量が生じない領域の第一方向での幅と、第二内部電極群に含まれる第２の数の第二内部電極により形成される静電容量が生じない領域の第一方向での幅とは、少なくとも互いに対向する第一内部電極と第二内部電極とにより形成される静電容量が生じる領域の第一方向での幅以上であり、且つ、互いに異なる。

このような異なる幅の静電容量が生じない領域により、素体における内部電極が配置されていない誘電体の領域を可能な限り狭めることができる。これにより、所望の静電容量を変えることなく、内部電極が配置された領域と内部電極が配置されていない誘電体の領域とのバランスをよりよくすることができ、内部電極材料と誘電体材料との熱収縮率の差を起因とするクラックをより抑制することが可能となる。

以上より、所望の静電容量を確保しつつ、クラックを抑制することができる積層セラミック電子部品が提供可能となる。

本発明に係る積層セラミックコンデンサは、第一方向及び第一方向に交差する第二方向に延び且つ互いに対向する第一及び第二主面と、第一及び第二主面の間を連結するように第二方向と第一及び第二主面の対向方向である第三方向とに延び且つ互いに対向する第一及び第二側面と、第一及び第二主面の間を連結するように第一方向及び前記第三方向に延び且つ互いに対向する第三及び第四側面と、を有し、誘電体からなる素体と、第一主面に配置された第一端子電極及び第二主面に配置された第二端子電極と、第一端子電極に接続され且つ素体内に第一方向で並置された第１の数の第一内部電極を有する複数の第一内部電極群と、第二端子電極に接続され且つ素体内に第一方向で並置された第１の数の第二内部電極を有する複数の第二内部電極群と、第一端子電極に接続され且つ素体内に第一方向で並置された第２の数の第一内部電極を有する複数の第三内部電極群と、第二端子電極に接続され且つ素体内に第一方向で並置された第２の数の第二内部電極を有する複数の第四内部電極群と、を備え、素体の第一方向での長さが、素体の第三方向での長さより長く、且つ、素体の第二方向での長さ以下であり、各第一及び第二内部電極の第二方向での長さが、各第一及び第二内部電極の第三方向での長さより長く、第１の数及び第２の数は、２以上の互いに異なる整数であり、素体は、内側部分と、内側部分を第一方向で挟むように位置する一対の外側部分とを有し、各第一内部電極群に含まれる第一内部電極同士の第一方向での間隔、各第二内部電極群に含まれる第二内部電極同士の第一方向での間隔、各第一内部電極群に含まれる第一内部電極と各第二内部電極群に含まれる第二内部電極との第一方向での間隔、各第三内部電極群に含まれる第一内部電極同士の第一方向での間隔、各第四内部電極群に含まれる第二内部電極同士の第一方向での間隔、及び、各第三内部電極群に含まれる第一内部電極と第四内部電極群に含まれる第二内部電極との第一方向での間隔は、同等であり、各第一内部電極群と各第二内部電極群とは、一対の外側部分に位置していると共に、各第一内部電極群に含まれる第１の数の第一内部電極のうちの１つと各第二内部電極群に含まれる第１の数の第二内部電極のうちの１つとが第一方向で互いに対向するように、第一方向で交互に並んでおり、各第三内部電極群と各第四内部電極群とは、内側部分に位置していると共に、各第三内部電極群に含まれる第２の数の第一内部電極のうちの１つと各第四内部電極群に含まれる第２の数の第二内部電極のうちの１つとが第一方向で互いに対向するように、第一方向で交互に並んでいる。

本発明に係る積層セラミックコンデンサでは、素体の第一方向での長さが、第三方向での長さより長く、且つ、素体の第二方向での長さ以下であるため、低背である。素体の主面は、端子電極が配置されていることにより、他の電子機器に対する実装面を構成する。この実装面を構成する素体の主面と平行な第一方向に複数の誘電体層を積層することにより素体を構成した場合には、積層数を増加させても低背の積層セラミックコンデンサが実現される。

第一方向で交互に並んだ各第一内部電極群と各第二内部電極群との間の領域では、各第一内部電極群に含まれる第１の数の第一内部電極のうちの１つと各第二内部電極群に含まれる第１の数の第二内部電極のうちの１つとが第一方向で互いに対向する。これにより、静電容量が生じる複数の領域が素体内に形成されている。

各第一内部電極群に含まれる第１の数の第一内部電極は全て同じ極性であると共に、各第二内部電極群に含まれる第１の数の第二内部電極は全て同じ極性である。よって、第１の数の第一内部電極のうち第一方向で両端に位置する第一内部電極同士の間と、第１の数の第二内部電極のうち第一方向で両端に位置する第二内部電極同士の間とには、静電容量が生じない複数の領域が形成されている。

第一方向で交互に並んだ各第三内部電極群と各第四内部電極群との間の領域では、各第一内部電極群に含まれる第２の数の第一内部電極のうちの１つと各第二内部電極群に含まれる第２の数の第二内部電極のうちの１つとが第一方向で互いに対向する。これにより、静電容量が生じる複数の領域が素体内に形成されている。

各第三内部電極群に含まれる第２の数の第一内部電極は全て同じ極性であると共に、各第四内部電極群に含まれる第２の数の第二内部電極は全て同じ極性である。よって、第２の数の第一内部電極のうち第一方向で両端に位置する第一内部電極同士の間と、第２の数の第二内部電極のうち第一方向で両端に位置する第二内部電極同士の間とには、静電容量が生じない複数の領域が形成されている。

したがって、静電容量が生じる複数の領域により所望の静電容量を確保しつつ、静電容量が生じない複数の領域により、同じ大きさの従来の積層セラミックコンデンサの素体に比して、内部電極が配置されていない領域を狭くすることができる。これにより、内部電極材料と誘電体材料との熱収縮率の差を起因とするクラックを抑制することが可能となる。

各第一内部電極群に含まれる第一内部電極同士の第一方向での間隔、各第二に含まれる第二内部電極同士の第一方向での間隔、各第一内部電極群に含まれる第一内部電極と各第二内部電極群に含まれる第二内部電極との第一方向での間隔、各第三内部電極群に含まれる第一内部電極同士の第一方向での間隔、各第四内部電極群に含まれる第二内部電極同士の第一方向での間隔、及び、各第三内部電極群に含まれる第一内部電極と各第四内部電極群に含まれる第二内部電極との第一方向での間隔は、同等である。第１の数及び第２の数は、２以上の互いに異なる整数である。よって、第一内部電極群に含まれる第１の数の第一内部電極により形成される静電容量が生じない領域の第一方向での幅、及び第二内部電極群に含まれる第１の数の第二内部電極により形成される静電容量が生じない領域の第一方向での幅と、第三内部電極群に含まれる第２の数の第一内部電極により形成される静電容量が生じない領域の第一方向での幅、及び第四内部電極群に含まれる第２の数の第二内部電極により形成される静電容量が生じない領域の第一方向での幅とは、少なくとも互いに対向する第一内部電極と第二内部電極とにより形成される静電容量が生じる領域の第一方向での幅以上であり、且つ、互いに異なる。

このような異なる幅の静電容量が生じない領域により、素体における内部電極が配置されていない誘電体の領域を可能な限り狭めることができる。これにより、所望の静電容量を変えることなく、内部電極が配置された領域と内部電極が配置されていない誘電体の領域とのバランスをよりよくすることができ、内部電極材料と誘電体材料との熱収縮率の差を起因とするクラックをより抑制することが可能となる。

以上より、所望の静電容量を確保しつつ、クラックを抑制することができる積層セラミック電子部品が提供可能となる。

第１の数は、第２の数よりも少なくとも１つ多くてもよい。この場合、素体の外側部分に位置する第一及び第二内部電極群に含まれる第一及び第二内部電極の数の方が、素体の内側部分に位置する第三及び第四内部電極群に含まれる第一及び第二内部電極の数よりも多い。すなわち、素体の内側部分よりも外側部分の方が、静電容量が生じない領域を形成する内部電極の数が多い。よって、例え素体の外側部分にクラックが発生したとしても、当該クラックが静電容量に寄与する異極性の内部電極に到達することを防ぐことができる。

第２の数は、第１の数よりも少なくとも１つ多くてもよい。この場合、素体の内側部分に位置する第三及び第四内部電極群に含まれる第一及び第二内部電極の数の方が、素体の外側部分に位置する第一及び第二内部電極群に含まれる第一内部電極の数よりも多い。すなわち、素体の外側部分よりも内側部分の方が、静電容量が生じない領域を形成する内部電極の数が多い。これにより、バレル研磨され難い素体の内側部分においても、第一及び第二内部電極と第一及び第二端子電極との接続性を高めることができる。

第１の数の第一内部電極のうち前記第一方向で最外層に位置する第一内部電極に対向するように配置され、且つ、第二端子電極に接続されていると共に第一端子電極に接続されていない調整電極を更に備えてもよい。この場合、第一方向で最外層に、静電容量に寄与する調整電極が配置されるので、当該調整電極により、積層段階において静電容量を微調整することができる。

本発明によれば、所望の静電容量を確保しつつ、クラックを抑制することができる積層セラミック電子部品を提供することができる。

第１実施形態に係る積層セラミックコンデンサを示す斜視図である。 図１に示すII−II線に沿った断面図である。 図１に示すII−II線に沿った断面図である。 第１実施形態に係る積層セラミックコンデンサの、内部電極を含む断面図である。 第１実施形態に係る積層セラミックコンデンサの、内部電極を含む断面図である。 第２実施形態に係る積層セラミックコンデンサを示す断面図である。 第２実施形態に係る積層セラミックコンデンサを示す断面図である。 第３実施形態に係る積層セラミックコンデンサを示す断面図である。 第３実施形態に係る積層セラミックコンデンサを示す断面図である。 第４実施形態に係る積層セラミックコンデンサを示す断面図である。 第５実施形態に係る積層セラミックコンデンサを示す断面図である。

以下、添付図面を参照して、本発明の実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。

（第１実施形態）
まず、図１〜図５を参照して、第１実施形態に係る積層セラミックコンデンサの構成を説明する。図１は、第１実施形態に係る積層セラミックコンデンサを示す斜視図である。図２及び図３は、図１に示すII−II線に沿った断面図である。図４及び図５は、第１実施形態に係る積層セラミックコンデンサの、内部電極を含む断面図である。なお、図面においては、構成の説明のため、必要に応じてＸＹＺ方向を記載している。

図１〜図５に示すように、積層セラミックコンデンサＣ１は、素体３と、端子電極５，６と、複数の内部電極群１１，１２と、を備えている。

素体３は、略直方体形状を呈している。素体３は、Ｘ方向での長さＴがＺ方向での長さＬより長く、且つ、Ｘ方向での長さＴがＹ方向での長さＷ以下である。

素体３は、その外表面として、Ｘ方向及びＹ方向に延び且つ互いに対向する第一主面３ａ及び第二主面３ｂと、Ｙ方向及びＺ方向に延び且つ互いに対向する第一側面３ｃ及び第二側面３ｄと、Ｘ方向及びＺ方向に延び且つ互いに対向する第三側面３ｅ及び第四側面３ｆと、を有している。第一側面３ｃ、第二側面３ｄ、第三側面３ｅ、及び第四側面３ｆは、それぞれ第一主面３ａと第二主面３ｂとの間を連結するように延びている。

素体３は、第一側面３ｃ及び第二側面３ｄの対向方向であるＸ方向に、複数の誘電体層が積層された誘電体４から構成されている。素体３では、複数の誘電体層の積層方向（以下、単に「積層方向」と称する。）が、第一及び第二側面３ｃ，３ｄの対向方向（Ｘ方向）と一致する。各誘電体層は、例えば誘電体材料（ＢａＴｉＯ_３系、Ｂａ（Ｔｉ，Ｚｒ）Ｏ_３系、又は（Ｂａ，Ｃａ）ＴｉＯ_３系などの誘電体セラミック）を含むセラミックグリーンシートの焼結体から構成される。実際の素体３では、各誘電体層は、各誘電体層の間の境界が視認できない程度に一体化されている。

端子電極５は、第一主面３ａに配置されている。端子電極５は、第一主面３ａと、第一〜第四側面３ｃ，３ｄ，３ｅ，３ｆの各縁部と、を覆うように形成されている。すなわち、端子電極５は、第一主面３ａ上に位置する電極部分と、第一〜第四側面３ｃ，３ｄ，３ｅ，３ｆの一部上に位置する電極部分と、を有している。

端子電極６は、第二主面３ｂに配置されている。端子電極６は、第二主面３ｂと、第一〜第四側面３ｃ，３ｄ，３ｅ，３ｆの各縁部と、を覆うように形成されている。すなわち、端子電極６は、第二主面３ｂ上に位置する電極部分と、第一〜第四側面３ｃ，３ｄ，３ｅ，３ｆの一部上に位置する電極部分と、を有している。

端子電極５，６は、焼付層４０と、めっき層４１，４２とを有する。焼付層４０は、例えば導電性金属粉末及びガラスフリットを含む導電性ペーストを素体３の外表面に付与し、焼き付けることによって形成される。焼付層の導電性金属には、Ｃｕ又はＮｉ等が好ましい。めっき層４１，４２は、焼付層４０の上にめっき法により形成される。めっき層４１，４２は、Ｎｉ、Ｃｕ、Ｓｎ、又はＡｕ等が好ましく、最外表面のめっき層４２は、Ａｕ又はＳｎ等が好ましい。端子電極５，６同士は、素体３の外表面上においては互いに電気的に絶縁されている。

内部電極群１１は、素体３内に積層方向で並置された２つの内部電極７を有している。２つの内部電極７は、積層方向で隣り合って互いに対向している。内部電極７の一端部は、素体３の第一主面３ａに露出している。これにより、内部電極７は端子電極５に接続されている。内部電極７の他端部は、素体３内に位置しており、第二主面３ｂには露出していない。すなわち、内部電極７は、端子電極６に接続されていない。

内部電極群１２は、素体３内に積層方向で並置された３つの内部電極９を有している。３つの内部電極９は、積層方向で隣り合う内部電極９同士が互いに対向するように、積層方向に連続して並んでいる。内部電極９の一端部は、素体３の第二主面３ｂに露出している。これにより、内部電極９は端子電極６に接続されている。内部電極９の他端部は、素体３内に位置しており、第二主面３ｂには露出していない。すなわち、内部電極９は、端子電極５に接続されていない。

内部電極７，９は、例えば平面視で略矩形形状を呈している。内部電極７，９は、Ｙ方向での長さＷ１がＺ方向での長さＬ１よりも大きい（図４及び図５参照）。内部電極７〜１０は、積層型の電気素子の内部電極として通常用いられる導電性材料（例えば、Ｎｉ又はＣｕ等）からなる。内部電極７，９は、上記導電性材料を含む導電性ペーストの焼結体として構成される。

内部電極群１１と、内部電極群１２とは、積層方向で交互に並んでいる。内部電極群１１に含まれる２つの内部電極７のうちの１つの内部電極７と、内部電極群１２に含まれる３つの内部電極９のうちの１つの内部電極９とが、積層方向で互いに対向している。内部電極７と内部電極９とは、互いに異なる極性の端子電極に接続されているので、互いに極性が異なる。これにより、積層方向で互いに対向する内部電極７と内部電極９との間では、静電容量が生じる。すなわち、積層方向で隣り合って対向する内部電極７と内部電極９との間に、静電容量が生じる異極性対向領域２０Ａが形成されている（図３参照）。

内部電極群１１に含まれる２つの内部電極７は、何れも端子電極５に接続されているので、互いに極性が同じである。よって、内部電極群１１に含まれる２つの対向する内部電極７同士の間では、静電容量が生じない。すなわち、積層方向で隣り合って対向する２つの内部電極７同士の間に、静電容量が生じない同極性対向領域２０Ｂが形成されている（図３参照）。

内部電極群１２に含まれる３つの内部電極９は、何れも端子電極６に接続されているので、互いに極性が同じである。よって、内部電極群１２に含まれる３つの内部電極９のうち、積層方向で両端に位置する内部電極９同士の間では、静電容量が生じない。すなわち、１つの内部電極９を間に挟んで対向する内部電極９同士の間に、静電容量が生じない同極性対向領域２０Ｃが形成されている（図３参照）。

内部電極群１１に含まれる内部電極７同士の積層方向での間隔と、内部電極群１２に含まれる内部電極９同士の積層方向での間隔と、内部電極群１１に含まれる内部電極７と内部電極群１２に含まれる内部電極９との積層方向での間隔とは、同等である。すなわち、素体３内に位置する全ての内部電極７，９が、積層方向に同等の間隔で並んでいる。ここで、同等とは、等しいことに加えて、予め設定した範囲での微差又は製造誤差などを含んだ値を同等としてもよい。例えば、隣り合う内部電極７，９の間隔が、当該間隔の平均値から±１０％の範囲内であれば、同等の間隔であるとする。

同極性対向領域２０Ｂと、同極性対向領域２０Ｃとは、異極性対向領域２０Ａを間に挟んで積層方向で交互に並んでいる。同極性対向領域２０Ｂ、同極性対向領域２０Ｃ、及び異極性対向領域２０Ａが、素体３内に均一に広がって分布している。

積層方向で隣り合う２つの内部電極７同士の間に形成される同極性対向領域２０Ｂの積層方向での幅と、１つの内部電極９を間に挟んで対向する内部電極９同士の間に形成される同極性対向領域２０Ｃの積層方向での幅とは、互いに異なる。同極性対向領域２０Ｂの積層方向での幅は、互いに対向する内部電極７及び内部電極９に挟まれる異極性対向領域２０Ａの積層方向での幅に等しい。同極性対向領域２０Ｃの積層方向での幅は、異極性対向領域２０Ａの積層方向での幅よりも大きい。

積層セラミックコンデンサＣ１は、不図示の電子機器（例えば、回路基板や電子部品等）に実装される。積層セラミックコンデンサＣ１では、素体３の第一及び第二主面３ａ，３ｂが電子機器に対する実装面とされる。例えば、第二主面３ｂに配置された端子電極６が、第二主面３ｂと電子機器とが対向する状態で導電性接着剤又はＡｕ／Ｓｎハンダにより電子機器に接続されると共に、第一主面３ａに配置された端子電極５がワイヤにより電子機器に接続されるワイヤボンディング方式によって実装される。また、第一主面３ａに配置された端子電極５が、第一主面３ａと電子機器とが対向する状態で導電性接着剤又はＡｕ／Ｓｎハンダにより電子機器に接続されると共に、第二主面３ｂに配置された端子電極６がワイヤにより電子機器に接続されるワイヤボンディング方式によって実装されてもよい。

以上、本実施形態に係る積層セラミックコンデンサＣ１によれば、素体３のＸ方向での長さＴが、素体３のＺ方向での長さＬより長く、且つ、素体３のＹ方向での長さＷ以下であるため、低背である。素体３の第一及び第二主面３ａ，３ｂは、端子電極５，６が配置されていることにより、他の電子機器に対する実装面を構成する。この実装面を構成する素体３の第一及び第二主面３ａ，３ｂと平行なＸ方向に複数の誘電体層を積層することにより素体３を構成した場合には、積層数を増加させても低背の積層セラミックコンデンサＣ１が実現される。

積層方向で交互に並んだ各内部電極群１１と各内部電極群１２との間の領域では、各内部電極群１１に含まれる２つの内部電極７のうちの１つと各内部電極群１２に含まれる３つの内部電極９のうちの１つとが積層方向で互いに対向する。これにより、複数の異極性対向領域２０Ａが素体３内に形成されている。

各内部電極群１１に含まれる２つの内部電極７は全て同じ極性である。よって、２つの内部電極７のうち積層方向で両端に位置する内部電極７同士の間には、複数の同極性対向領域２０Ｂが形成されている。

各内部電極群１２に含まれる３つの内部電極９は全て同じ極性である。よって、３つの内部電極９のうち積層方向で両端に位置する内部電極９同士の間には、複数の同極性対向領域２０Ｃが形成されている。

よって、静電容量が生じる複数の異極性対向領域２０Ａにより所望の静電容量を確保しつつ、静電容量が生じない複数の同極性対向領域２０Ｂ，２０Ｃにより、同じ大きさの従来の積層セラミックコンデンサの素体に比して、内部電極７，９が配置されていない領域を狭くすることができる。これにより、内部電極材料と誘電体材料との熱収縮率の差を起因とするクラックを抑制することが可能となる。

各内部電極群１１に含まれる内部電極７同士の積層方向での間隔、各内部電極群１２に含まれる内部電極９同士の積層方向での間隔、及び、各内部電極群１１に含まれる内部電極７と各内部電極群１２に含まれる内部電極９との積層方向での間隔は、同等である。内部電極群１１に含まれる内部電極７の数（２つ）と、内部電極群１２に含まれる内部電極９の数（３つ）とは、２以上の互いに異なる整数である。よって、内部電極群１１に含まれる２つの内部電極７により形成される同極性対向領域２０Ｂの積層方向での幅と、内部電極群１２に含まれる３つの第二内部電極により形成される同極性対向領域２０Ｃの積層方向での幅とは、少なくとも互いに対向する内部電極７と内部電極９とにより形成される静電容量が生じる領域の積層方向での幅以上であり、且つ、互いに異なる。

このような異なる幅の同極性対向領域２０Ｂ，２０Ｃにより、素体３における内部電極７，９が配置されていない誘電体４の領域を可能な限り狭めることができる。これにより、所望の静電容量を変えることなく、内部電極７，９が配置された領域と内部電極７，９が配置されていない誘電体４の領域とのバランスをよりよくすることができ、内部電極材料と誘電体材料との熱収縮率の差により素体３内で生じる内部応力を抑制することができ、当該内部応力によって生じるクラックをより抑制することが可能となる。

以上より、所望の静電容量を確保しつつ、クラックを抑制することができる。

本実施形態に係る積層セラミックコンデンサＣ１によれば、上述したように、素体３内で生じる内部応力を抑制することができる。その結果、積層セラミックコンデサＣ１の実装においてハンダが固化する際に、積層セラミックコンデンサＣ１（素体３）に引っ張り応力が加わる場合でも、上記内部応力に起因するクラックの発生を抑制することができる。

さらに本実施形態によれば、内部電極群１１と内部電極群１２とが積層方向で交互に配置されるので、２つの組の内部電極７と３つの組の内部電極９とが素体３内の全体で均一に分散して位置している。よって、素体３を均一に焼成することができ、内部電極材料と誘電体材料との熱収縮率の差を起因とするクラックをより抑制することができる。

本実施形態によれば、内部電極群１１に含まれる内部電極７の数と内部電極群１２に含まれる内部電極９の数とが互いに異なるので、一方の端子電極５に接続されるために第一主面３ａに引き出される内部電極７の数と他方の端子電極６に接続されるために第二主面３ｂに引き出される内部電極９の数とが互いに異なる。これにより、第一及び第二主面３ａ，３ｂを識別することができる。

（第２実施形態）
次に、図６及び図７を参照して、第２実施形態に係る積層セラミックコンデンサの構成を説明する。図６及び図７は、第２実施形態に係る積層セラミックコンデンサを示すＸＺ断面図である。図６は第１実施形態における図１に対応し、図７は第１実施形態における図２に対応する。

図６及び図７に示すように、本実施形態に係る積層セラミックコンデンサＣ２は、上記実施形態に係る積層セラミックコンデンサＣ１と同様、素体３と、端子電極５，６とを備えている。

本実施形態に係る積層セラミックコンデンサＣ２が第１実施形態に係る積層セラミックコンデンサＣ１と異なる点は、素体３が、内側部分１３と、内側部分１３を積層方向で挟むように位置する一対の外側部分１４とを有しており、複数の内部電極群１１，１２に代えて、複数の内部電極群３１，３２，３３，３４を備えている点である。複数の内部電極群３１，３２は、素体３の外側部分１４に位置しており、複数の内部電極群３３，３４は、素体３の内側部分に位置している。

内部電極群３１は、素体３内に積層方向で並置された３つの内部電極７を有している。３つの内部電極７は、積層方向で隣り合う内部電極９同士が互いに対向するように、積層方向に連続して並んでいる。

内部電極群３２は、素体３内に積層方向で並置された３つの内部電極９を有している。３つの内部電極９は、積層方向で隣り合う内部電極９同士が互いに対向するように、積層方向に連続して並んでいる。

内部電極群３３は、素体３内に積層方向で並置された２つの内部電極７を有している。２つの内部電極７は、積層方向で隣り合って互いに対向している。

内部電極群３４は、素体３内に積層方向で並置された２つの内部電極９を有している。２つの内部電極９は、積層方向で隣り合って互いに対向している。

内部電極群３１，３３に含まれる内部電極７の一端部は、素体３の第一主面３ａに露出している。これにより、内部電極７は端子電極５に接続されている。内部電極７の他端部は、素体３内に位置しており、第二主面３ｂには露出していない。すなわち、内部電極７は、端子電極６に接続されていない。

内部電極群３２，３４に含まれる内部電極９の一端部は、素体３の第二主面３ｂに露出している。これにより、内部電極９は端子電極６に接続されている。内部電極９の他端部は、素体３内に位置しており、第二主面３ｂには露出していない。すなわち、内部電極９は、端子電極５に接続されていない。

内部電極７，９は、第１実施形態同様、例えば平面視で略矩形形状を呈している。内部電極７，９は、Ｙ方向での長さＷ１がＺ方向での長さＬ１よりも大きい（図３参照）。内部電極７〜１０は、積層型の電気素子の内部電極として通常用いられる導電性材料（例えば、Ｎｉ又はＣｕ等）からなる。内部電極７，９は、上記導電性材料を含む導電性ペーストの焼結体として構成される。

内部電極群３１と内部電極群３２とが積層方向で交互に並んでいる。内部電極群３１に含まれる３つの内部電極７のうちの１つの内部電極７と、内部電極群３２に含まれる３つの内部電極９のうちの１つの内部電極９とが、積層方向で互いに対向している。内部電極７と内部電極９とは、互いに異なる極性の端子電極に接続されているので、互いに極性が異なる。これにより、積層方向で隣り合って対向する内部電極７と内部電極９との間では、静電容量が生じる異極性対向領域２０Ａが形成されている。

内部電極群３１に含まれる３つの内部電極７は、何れも端子電極５に接続されているので、互いに極性が同じである。よって、内部電極群３１に含まれる３つの内部電極７のうち、積層方向で両端に位置する内部電極７同士の間では、静電容量が生じない。すなわち、１つの内部電極７を間に挟んで対向する内部電極７同士の間に、静電容量が生じない同極性対向領域２０Ｃが形成されている。このように、本実施形態では、３つの内部電極７により形成された同極性対向領域２０Ｃが、素体３の外側部分１４に位置している。

内部電極群３２に含まれる３つの内部電極９は、何れも端子電極６に接続されているので、互いに極性が同じである。よって、内部電極群３２に含まれる３つの内部電極９のうち、積層方向で両端に位置する内部電極９同士の間では、静電容量が生じない。すなわち、１つの内部電極９を間に挟んで対向する内部電極９同士の間に、静電容量が生じない同極性対向領域２０Ｃが形成されている。このように、本実施形態では、３つの内部電極９により形成された同極性対向領域２０Ｃが、素体３の外側部分１４に位置している。

内部電極群３３と、内部電極群３４とは、積層方向で交互に並んでいる。内部電極群３３に含まれる２つの内部電極７のうちの１つの内部電極７と、内部電極群３４に含まれる２つの内部電極９のうちの１つの内部電極９とが、積層方向で互いに対向している。内部電極７と内部電極９とは、互いに異なる極性の端子電極に接続されているので、互いに極性が異なる。これにより、積層方向で隣り合って対向する内部電極７と内部電極９との間では、静電容量が生じる異極性対向領域２０Ａが形成されている。

内部電極群３３に含まれる２つの内部電極７は、何れも端子電極５に接続されているので、互いに極性が同じである。よって、内部電極群３３に含まれる２つの対向する内部電極７同士の間では、静電容量が生じない。すなわち、積層方向で隣り合って対向する内部電極７同士の間に、静電容量が生じない同極性対向領域２０Ｂが形成されている。このように、本実施形態では、２つの内部電極７により形成された同極性対向領域２０Ｂが、素体３の内側部分１３に位置している。

内部電極群３４に含まれる２つの内部電極９は、何れも端子電極６に接続されているので、互いに極性が同じである。よって、内部電極群３４に含まれる２つの対向する内部電極９同士の間では、静電容量が生じない。すなわち、積層方向で隣り合って対向する内部電極９同士の間に、静電容量が生じない同極性対向領域２０Ｂが形成されている。このように、本実施形態では、２つの内部電極７により形成された同極性対向領域２０Ｂが、素体３の内側部分１３に位置している。

内部電極群３１に含まれる内部電極７同士の積層方向での間隔と、内部電極群３２に含まれる内部電極９同士の積層方向での間隔と、内部電極群３１に含まれる内部電極７と内部電極群３２に含まれる内部電極９との積層方向での間隔と、内部電極群３３に含まれる内部電極７同士の積層方向での間隔と、内部電極群３４に含まれる内部電極９同士の積層方向での間隔と、内部電極群３３に含まれる内部電極７と内部電極群３４に含まれる内部電極９との積層方向での間隔とは、同等である。すなわち、素体３の外側部分１４及び内側部分１３のそれぞれに位置する全ての内部電極７，９が、積層方向に同等の間隔で並んでいる。

さらに、素体３の外側部分１４と内側部分１３との境界を挟むように位置する内部電極７，９も、素体３の外側部分１４及び内側部分１３のそれぞれに位置する内部電極７，９が積層方向に並ぶ間隔と同等の間隔で並んでいる。すなわち、内部電極群３２に含まれる内部電極９と内部電極群３３に含まれる内部電極７との積層方向での間隔と、素体３の外側部分１４及び内側部分１３のそれぞれに位置する内部電極７，９が積層方向に並ぶ間隔とは、同等である。すなわち、素体３内に位置する全ての内部電極７，９が、積層方向に同等の間隔で並んでいる。

同極性対向領域２０Ｂと、同極性対向領域２０Ｃとは、異極性対向領域２０Ａを間に挟んで積層方向で交互に並んでいる。同極性対向領域２０Ｂ、同極性対向領域２０Ｃ、及び異極性対向領域２０Ａが、素体３内に均一に広がって分布している。

積層方向で隣り合う２つの内部電極７同士の間に形成される同極性対向領域２０Ｂの積層方向での幅と、１つの内部電極９を間に挟んで対向する内部電極９同士の間に形成される同極性対向領域２０Ｃの積層方向での幅とは、互いに異なる。同極性対向領域２０Ｂの積層方向での幅は、互いに対向する内部電極７及び内部電極９に挟まれる異極性対向領域２０Ａの積層方向での幅に等しい。同極性対向領域２０Ｃの積層方向での幅は、異極性対向領域２０Ａの積層方向での幅よりも大きい。

以上、本実施形態に係る積層セラミックコンデンサＣ２においても、積層方向で交互に並んだ各内部電極群３１と各内部電極群３２との間の領域では、各内部電極群３１に含まれる３つの内部電極７のうちの１つと各内部電極群３２に含まれる３つの内部電極９のうちの１つとが積層方向で互いに対向する。これにより、静電容量が生じる複数の異極性対向領域２０Ａが素体３内に形成されている。

各内部電極群３１に含まれる３つの内部電極７は全て同じ極性であると共に、各内部電極群３２に含まれる３つの数の内部電極９は全て同じ極性である。よって、３つの数の内部電極７のうち積層方向で両端に位置する内部電極７同士の間と、３つの内部電極９のうち積層方向で両端に位置する内部電極９同士の間とには、静電容量が生じない複数の同極性対向領域２０Ｃが形成されている。

積層方向で交互に並んだ各内部電極群３３と各内部電極群３４との間の領域では、各内部電極群３３に含まれる２つの内部電極７のうちの１つと各内部電極群３４に含まれる２つの内部電極９のうちの１つとが積層方向で互いに対向する。これにより、静電容量が生じる複数の異極性対向領域２０Ａが素体３内に形成されている。

各内部電極群３３に含まれる２つの内部電極７は全て同じ極性であると共に、各内部電極群３４に含まれる２つの内部電極９は全て同じ極性である。よって、積層方向で隣り合う２つの内部電極７同士の間と、積層方向で隣り合う２つの内部電極９同士の間とには、静電容量が生じない複数の同極性対向領域２０Ｂが形成されている。

したがって、静電容量が生じる複数の異極性対向領域２０Ａにより所望の静電容量を確保しつつ、静電容量が生じない複数の同極性対向領域２０Ｂにより、同じ大きさの従来の積層セラミックコンデンサの素体に比して、内部電極７，９が配置されていない領域を狭くすることができる。これにより、内部電極材料と誘電体材料との熱収縮率の差を起因とするクラックを抑制することが可能となる。

各内部電極群３１に含まれる内部電極７同士の積層方向での間隔、各内部電極群３２に含まれる内部電極９同士の積層方向での間隔、各内部電極群３１に含まれる内部電極７と各内部電極群３２に含まれる内部電極９との積層方向での間隔、各内部電極群３３に含まれる内部電極７同士の積層方向での間隔、各内部電極群３４に含まれる内部電極９同士の積層方向での間隔、及び、各内部電極群３３に含まれる内部電極７と各内部電極群３４に含まれる内部電極９との積層方向での間隔は、同等である。内部電極群３１，３２に含まれる内部電極７，９の数（３つ）と、内部電極群３３，３４に含まれる内部電極７，９の数（２つ）とは、２以上の互いに異なる整数である。よって、内部電極群３１に含まれる３つの内部電極７により形成される同極性対向領域２０Ｃの積層方向での幅、及び内部電極群３２に含まれる３つの内部電極９により形成される同極性対向領域２０Ｃの積層方向での幅と、内部電極群３３に含まれる２つの内部電極７により形成される同極性対向領域２０Ｂの積層方向での幅、及び内部電極群３４に含まれる２つの内部電極９により形成される同極性対向領域２０Ｂの積層方向での幅とは、少なくとも互いに対向する内部電極７と内部電極９とにより形成される異極性対向領域２０Ａの積層方向での幅以上であり、且つ、互いに異なる。

このような異なる幅の同極性対向領域２０Ｂ，２０Ｃにより、素体３における内部電極７，９が配置されていない誘電体４の領域を可能な限り狭めることができる。これにより、所望の静電容量を変えることなく、内部電極７，９が配置された領域と内部電極７，９が配置されていない誘電体４の領域とのバランスをよりよくすることができ、内部電極材料と誘電体材料との熱収縮率の差を起因とするクラックをより抑制することが可能となる。

以上より、所望の静電容量を確保しつつ、クラックを抑制することができる。

さらに、本実施形態に係る積層セラミックコンデンサＣ２によれば、素体３の外側部分１４には、３つの内部電極７，９により形成された同極性対向領域２０Ｃが位置していると共に、素体３の内側部分１３には、２つの内部電極７，９により形成された同極性対向領域２０Ｂが位置している。すなわち、素体３の内側部分１３よりも素体３の外側部分１４の方が、静電容量を生じない領域を形成する内部電極の数が多い。よって、例え素体３の外側部分１４にクラックが発生したとしても、当該クラックが静電容量に寄与する異極性の内部電極に到達することを防ぐことができる。

（第３実施形態）
次に、図８及び図９を参照して、第３実施形態に係る積層セラミックコンデンサの構成を説明する。図８及び図９は、第３実施形態に係る積層セラミックコンデンサを示すＸＺ断面図である。図８は第１実施形態における図１に対応し、図９は第１実施形態における図２に対応する。

図８及び図９に示すように、本実施形態に係る積層セラミックコンデンサＣ３は、上記実施形態に係る積層セラミックコンデンサＣ２と同様、素体３と、端子電極５，６と、複数の内部電極群３１，３２，３３，３４と、を備えている。

本実施形態に係る積層セラミックコンデンサＣ３が第１実施形態に係る積層セラミックコンデンサＣ２と異なる点は、素体３の外側部分１４に位置する内部電極群３１，３２に含まれる内部電極７，９の数よりも、素体３の内側部分１３に位置する内部電極群３３，３４に含まれる内部電極７，９の数の方が多い点である。

内部電極群３１と、内部電極群３２とは、積層方向で交互に並んでいる。内部電極群３１に含まれる２つの内部電極７のうちの１つの内部電極７と、内部電極群３２に含まれる２つの内部電極９のうちの１つの内部電極９とが、積層方向で互いに対向している。これにより、積層方向で隣り合って対向する内部電極７と内部電極９との間では、静電容量が生じる異極性対向領域２０Ａが形成されている。

内部電極群３１は、素体３内の外側部分１４に積層方向で並置された２つの内部電極７を有している。積層方向で隣り合って対向する内部電極７同士の間には、静電容量が生じない同極性対向領域２０Ｂが形成されている。このように、本実施形態では、２つの内部電極７により形成された同極性対向領域２０Ｂが、素体３の外側部分１４に位置している。

内部電極群３２は、素体３内の外側部分１４に積層方向で並置された２つの内部電極９を有している。積層方向で隣り合って対向する内部電極９同士の間には、静電容量が生じない同極性対向領域２０Ｂが形成されている。このように、本実施形態では、２つの内部電極９により形成された同極性対向領域２０Ｂが、素体３の外側部分１４に位置している。

内部電極群３３と、内部電極群３４とは、積層方向で交互に並んでいる。内部電極群３３に含まれる３つの内部電極７のうちの１つの内部電極７と、内部電極群３４に含まれる３つの内部電極９のうちの１つの内部電極９とが、積層方向で互いに対向している。これにより、積層方向で隣り合って対向する内部電極７と内部電極９との間では、静電容量が生じる異極性対向領域２０Ａが形成されている。

内部電極群３３は、素体３内の内側に積層方向で並置された３つの内部電極７を有している。１つの内部電極７を間に挟んで対向する内部電極７同士の間には、静電容量が生じない同極性対向領域２０Ｃが形成されている。このように、本実施形態では、３つの内部電極７により形成された同極性対向領域２０Ｃが、素体３の内側部分１３に位置している。

内部電極群３４は、素体３内の内側に積層方向で並置された３つの内部電極９を有している。１つの内部電極９を間に挟んで対向する内部電極９同士の間には、静電容量が生じない同極性対向領域２０Ｃが形成されている。このように、本実施形態では、３つの内部電極９により形成された同極性対向領域２０Ｃが、素体３の内側部分１３に位置している。

上記実施形態に係る積層セラミックコンデンサＣ２と同様、内部電極群３１に含まれる内部電極７同士の積層方向での間隔と、内部電極群３２に含まれる内部電極９同士の積層方向での間隔と、内部電極群３１に含まれる内部電極７と内部電極群３２に含まれる内部電極９との積層方向での間隔と、内部電極群３３に含まれる内部電極７同士の積層方向での間隔と、内部電極群３４に含まれる内部電極９同士の積層方向での間隔と、内部電極群３３に含まれる内部電極７と内部電極群３４に含まれる内部電極９との積層方向での間隔とは、同等である。すなわち、素体３の外側部分１４及び内側部分１３のそれぞれに位置する全ての内部電極７，９が、積層方向に同等の間隔で並んでいる。

さらに、素体３の外側部分１４と内側部分１３との境界を挟むように位置する内部電極７，９も、素体３の外側部分１４及び内側部分１３のそれぞれに位置する内部電極７，９が積層方向に並ぶ間隔と同等の間隔で並んでいる。すなわち、内部電極群３２に含まれる内部電極９と内部電極群３３に含まれる内部電極７との積層方向での間隔と、素体３の外側部分１４及び内側部分１３のそれぞれに位置する内部電極７，９が積層方向に並ぶ間隔とは、同等である。すなわち、素体３内に位置する全ての内部電極７，９が、積層方向に同等の間隔で並んでいる。

以上、本実施形態に係る積層セラミックコンデンサＣ３においても、上記実施形態同様、静電容量が生じる複数の異極性対向領域２０Ａにより所望の静電容量を確保しつつ、静電容量が生じない複数の同極性対向領域２０Ｂにより、同じ大きさの従来の積層セラミックコンデンサの素体に比して、内部電極７，９が配置されていない領域を狭くすることができる。これにより、内部電極材料と誘電体材料との熱収縮率の差を起因とするクラックを抑制することが可能となる。

異なる幅の同極性対向領域２０Ｂ，２０Ｃにより、素体３における内部電極７，９が配置されていない誘電体４の領域を可能な限り狭めることができる。これにより、所望の静電容量を変えることなく、内部電極７，９が配置された領域と内部電極７，９が配置されていない誘電体４の領域とのバランスをよりよくすることができ、内部電極材料と誘電体材料との熱収縮率の差を起因とするクラックをより抑制することが可能となる。

以上より、所望の静電容量を確保しつつ、クラックを抑制することができる。

さらに、本実施形態によれば、素体３の外側部分１４には、２つの内部電極７，９により形成された同極性対向領域２０Ｂが位置していると共に、素体３の内側部分１３には、３つの内部電極７，９により形成された同極性対向領域２０Ｃが位置している。すなわち、素体３の外側部分１４よりも素体３の内側部分１３の方が、静電容量を生じない領域を形成する内部電極の数が多い。これにより、バレル研磨され難い素体３の内側部分１３においても、内部電極７，９と端子電極５，６との接続性を高めることができる。

（第４実施形態）
次に、図１０を参照して、第４実施形態に係る積層セラミックコンデンサの構成を説明する。図１０は、第４実施形態に係る積層セラミックコンデンサを示す断面図であって、第１実施形態における図２に対応するＸＺ断面図である。

図１０に示すように、本実施形態に係る積層セラミックコンデンサＣ４は、上記実施形態に係る積層セラミックコンデンサＣ１と同様、素体３と、端子電極５，６と、複数の内部電極群１１，１２と、を備えている。

本実施形態に係る積層セラミックコンデンサＣ４が上記実施形態に係る積層セラミックコンデンサＣ１と異なる点は、積層方向で最外層において、調整電極１７を更に備えている点である。

調整電極１７は、複数の内部電極のうち積層方向で最外層に配置された内部電極７に対向するように配置されている。すなわち、調整電極１７は、積層方向で両端において、内部電極７に隣接して配置されている。調整電極１７の一端部は、素体３の第二主面３ｂに露出している。これにより、調整電極１７は、端子電極６に接続されている。調整電極１７の他端部は、素体３内に位置しており、第一主面３ａに露出していない。すなわち、調整電極１７は、端子電極５に接続されていない。

調整電極１７は、内部電極７と極性が異なる。よって、隣接して対向する内部電極７と調整電極１７との間には、静電容量が生じる。すなわち、調整電極１７は、内部電極７と対向することにより、内部電極９と調整電極１７との間に異極性対向領域２０Ａを形成する。調整電極１７は、積層工程の段階において、積層セラミックコンデンサＣ４における静電容量を微調整する機能を有する。

積層方向において、調整電極１７と、隣接する内部電極７との間隔は、積層方向で互いに同等の間隔で並置された内部電極７，９の間隔と同等である。換言すると、素体３の内部に配置された複数の内部電極７，９、及び調整電極１７は、全て積層方向で同等の間隔で並置されている。

以上、本実施形態に係る積層セラミックコンデンサＣ４においても、第１実施形態同様、所望の静電容量を確保しつつ、クラックを抑制することができる。

さらに、本実施形態に係る積層セラミックコンデンサＣ４によれば、積層方向で最外層に、静電容量に寄与する調整電極１７が配置されているので、当該調整電極１７により、積層段階において静電容量を微調整することができる。

なお、調整電極１７に代えて又は加えて、複数の内部電極のうち積層方向で最外層に配置された内部電極９に対向するように配置され、且つ、端子電極５に接続されていると共に端子電極６に接続されていない調整電極を有していてもよい。この場合、当該端子電極５に接続された調整電極は、内部電極９と隣接して対向することにより、静電容量を生じる異極性対向領域２０Ａを形成する。

（第５実施形態）
次に、図１１を参照して、第５実施形態に係る積層セラミックコンデンサの構成を説明する。図１１は、第５実施形態に係る積層セラミックコンデンサを示す断面図であって、第１実施形態における図２に対応するＸＺ断面図である。

図１１に示すように、本実施形態に係る積層セラミックコンデンサＣ５は、上記実施形態に係る積層セラミックコンデンサＣ１と同様、素体３と、端子電極５，６と、複数の内部電極群１１，１２と、を備えている。

本実施形態に係る積層セラミックコンデンサＣ５が上記実施形態に係る積層セラミックコンデンサＣ１と異なる点は、積層方向で最外層において、端子電極５と端子電極６との間に直列に接続された複数の容量成分が形成されるように、誘電体４を挟んで配置された複数の調整電極３０を更に備えている点である。複数の調整電極３０は、複数の内部電極のうち積層方向で最外層に配置された内部電極７に対向するように配置されている。すなわち、複数の調整電極３０は、積層方向で両端において、内部電極７に隣接して配置されている。

調整電極３０は、主電極２５、主電極２７、及び中間電極２６を含んでいる。主電極２５は、積層方向で最外層において、中間電極２６を介して内部電極７に対向して配置されている。主電極２５の一端部は、素体３の第一主面３ａに露出している。これにより、主電極２５は端子電極５に接続されている。主電極２５の他端部は、素体３内に位置しており、第二主面３ｂには露出していない。すなわち、主電極２５は、端子電極６に接続されていない。

主電極２７は、積層方向で主電極２５と同層に配置されている。すなわち、主電極２７は、積層方向で最外層において、中間電極２６を介して内部電極７に対向して配置されている。主電極２７の一端部は、素体３の第二主面３ｂに露出している。これにより、主電極２７は端子電極６に接続されている。主電極２７の他端部は、素体３内に位置しており、第一主面３ａには露出していない。すなわち、主電極２７は、端子電極５に接続されていない。

中間電極２６は、積層方向で、主電極２５，２７と、主電極２５，２７と対向する内部電極７との間に配置されている。中間電極２６の両端部は、素体３内に位置しており、第一及び第二主面３ａ，３ｂには露出していない。すなわち、中間電極２６は、端子電極５，６の何れにも接続されていない。

主電極２５，２７と中間電極２６とは、それぞれ誘電体４を挟んで対向して配置されている。主電極２５と主電極２７とは、中間電極２６を共用している。主電極２５と中間電極２６とが対向する領域には、第１の容量成分Ｃ_１が形成される。主電極２７と中間電極２６とが対向する領域には、第２の容量成分Ｃ_２が形成される。これにより、主電極２５と主電極２７との間には、直列に接続された第１の容量成分Ｃ_１及び第２の容量成分Ｃ_２が形成されている。すなわち、端子電極５と端子電極６との間に直列に接続された複数の容量成分が形成されている。

以上、本実施形態に係る積層セラミックコンデンサＣ５においても、上記実施形態同様、所望の静電容量を確保しつつ、クラックを抑制することができる。

さらに、本実施形態に係る積層セラミックコンデンサＣ５によれば、積層方向で最外層において、直列に接続された複数の容量成分（第１の容量成分Ｃ_１及び第２の容量成分Ｃ_２）が形成されるので、積層段階における静電容量の微調整をより容易にできる。

以上、本発明の種々の実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、各請求項に記載した要旨を変更しない範囲で変形し、又は他のものに適用したものであってもよい。

上記実施形態では、素体３の内部に配置された複数の内部電極７，９、及び調整電極１７は全て同等の間隔で並置されているとしたが、同等の間隔とは、全く等しい間隔には限られない。上述したように、例えば、予め設定した範囲での微差又は製造誤差などを含んだ値を同等としてもよい。

本発明の効果を奏する限り、各内部電極の積層方向での並び方は、上記実施形態での並び方に限られない。例えば、内部電極群１１，１２，３１，３２，３３，３４に含まれる内部電極７，９の数は、２つまたは３つに限られない。

上記第２及び第３実施形態に係る積層セラミックコンデンサにおいて、調整電極１７，３０を備えてもよい。

なお、上記実施形態によれば、素体３のＹ方向での長さＷの方が、素体３のＸ方向での長さＴよりも大きい。このため、通常の積層セラミックコンデンサ、すなわち、素体のＹ方向での長さが素体のＸ方向での長さよりも大きく、且つ、端子電極がＹ方向で対向する第三及び第四側面に配置されているような、通常の積層セラミックコンデンサと実装面積を同じくすることができる。

Ｃ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５…積層セラミックコンデンサ、３…素体、３ａ…第一主面、３ｂ…第二主面、３ｃ…第一側面、３ｄ…第二側面、３ｅ…第三側面、３ｆ…第四側面、４…誘電体、５，６…端子電極、７，９…内部電極、１１，１２，３１，３２，３３，３４…内部電極群、１３…内側部分、１４…外側部分、１７…調整電極。

Claims (5)

1. 第一方向及び前記第一方向に交差する第二方向に延び且つ互いに対向する第一及び第二主面と、前記第一及び第二主面の間を連結するように前記第二方向と前記第一及び第二主面の対向方向である第三方向とに延び且つ互いに対向する第一及び第二側面と、前記第一及び第二主面の間を連結するように前記第一方向及び前記第三方向に延び且つ互いに対向する第三及び第四側面と、を有し、誘電体からなる素体と、
   前記第一主面に配置された第一端子電極及び前記第二主面に配置された第二端子電極と、
   前記第一端子電極に接続され且つ前記素体内に前記第一方向で並置された第１の数の第一内部電極を有する複数の第一内部電極群と、前記第二端子電極に接続され且つ前記素体内に前記第一方向で並置された第２の数の第二内部電極を有する複数の第二内部電極群と、
   を備え、
   前記素体の前記第一方向での長さが、前記素体の前記第三方向での長さより長く、且つ、前記素体の前記第二方向での長さ以下であり、
   各前記第一及び第二内部電極の前記第二方向での長さが、各前記第一及び第二内部電極の前記第三方向での長さより長く、
   前記第１の数及び前記第２の数は、２以上の互いに異なる整数であり、
   各前記第一内部電極群に含まれる前記第一内部電極同士の前記第一方向での間隔、各前記第二内部電極群に含まれる前記第二内部電極同士の前記第一方向での間隔、及び、各前記第一内部電極群に含まれる前記第一内部電極と前記第二内部電極群に含まれる前記第二内部電極との前記第一方向での間隔は、同等であり、
   各前記第一内部電極群と各前記第二内部電極群とは、各前記第一内部電極群に含まれる前記第１の数の第一内部電極のうちの１つと各前記第二内部電極群に含まれる前記第２の数の第二内部電極のうちの１つとが前記第一方向で互いに対向するように、前記第一方向で交互に並んでいる、積層セラミックコンデンサ。
2. 第一方向及び前記第一方向に交差する第二方向に延び且つ互いに対向する第一及び第二主面と、前記第一及び第二主面の間を連結するように前記第二方向と前記第一及び第二主面の対向方向である第三方向とに延び且つ互いに対向する第一及び第二側面と、前記第一及び第二主面の間を連結するように前記第一方向及び前記第三方向に延び且つ互いに対向する第三及び第四側面と、を有し、誘電体からなる素体と、
   前記第一主面に配置された第一端子電極及び前記第二主面に配置された第二端子電極と、
   前記第一端子電極に接続され且つ前記素体内に前記第一方向で並置された第１の数の第一内部電極を有する複数の第一内部電極群と、前記第二端子電極に接続され且つ前記素体内に前記第一方向で並置された前記第１の数の第二内部電極を有する複数の第二内部電極群と、前記第一端子電極に接続され且つ前記素体内に前記第一方向で並置された第２の数の第一内部電極を有する複数の第三内部電極群と、前記第二端子電極に接続され且つ前記素体内に前記第一方向で並置された前記第２の数の第二内部電極を有する複数の第四内部電極群と、
   を備え、
   前記素体の前記第一方向での長さが、前記素体の前記第三方向での長さより長く、且つ、前記素体の前記第二方向での長さ以下であり、
   各前記第一及び第二内部電極の前記第二方向での長さが、各前記第一及び第二内部電極の前記第三方向での長さより長く、
   前記第１の数及び前記第２の数は、２以上の互いに異なる整数であり、
   前記素体は、内側部分と、前記内側部分を前記第一方向で挟むように位置する一対の外側部分とを有し、
   各前記第一内部電極群に含まれる前記第一内部電極同士の前記第一方向での間隔、各前記第二内部電極群に含まれる前記第二内部電極同士の前記第一方向での間隔、各前記第一内部電極群に含まれる前記第一内部電極と前記第二内部電極群に含まれる前記第二内部電極との前記第一方向での間隔、各前記第三内部電極群に含まれる前記第一内部電極同士の前記第一方向での間隔、各前記第四内部電極群に含まれる前記第二内部電極同士の前記第一方向での間隔、及び、各前記第三内部電極群に含まれる前記第一内部電極と前記第四内部電極群に含まれる前記第二内部電極との前記第一方向での間隔は、同等であり、
   各前記第一内部電極群と各前記第二内部電極群とは、前記一対の外側部分に位置していると共に、各前記第一内部電極群に含まれる前記第１の数の第一内部電極のうちの１つと各前記第二内部電極群に含まれる前記第１の数の第二内部電極のうちの１つとが前記第一方向で互いに対向するように、前記第一方向で交互に並んでおり、
   各前記第三内部電極群と各前記第四内部電極群とは、前記内側部分に位置していると共に、各前記第三内部電極群に含まれる前記第２の数の第一内部電極のうちの１つと各前記第四内部電極群に含まれる前記第２の数の第二内部電極のうちの１つとが前記第一方向で互いに対向するように、前記第一方向で交互に並んでいる、積層セラミックコンデンサ。
3. 前記第１の数は、前記第２の数よりも少なくとも１つ多い、請求項２に記載の積層セラミックコンデンサ。
4. 前記第２の数は、前記第１の数よりも少なくとも１つ多い、請求項２に記載の積層セラミックコンデンサ。
5. 前記第１の数の第一内部電極のうち前記第一方向で最外層に位置する前記第一内部電極に対向するように配置され、且つ、前記第二端子電極に接続されていると共に前記第一端子電極に接続されていない調整電極を更に備える、請求項１〜４の何れか一項に記載の積層セラミックコンデンサ。

Images