JP2016110548A - データ通信装置 - Google Patents
データ通信装置 Download PDFInfo
- Publication number
- JP2016110548A JP2016110548A JP2014249731A JP2014249731A JP2016110548A JP 2016110548 A JP2016110548 A JP 2016110548A JP 2014249731 A JP2014249731 A JP 2014249731A JP 2014249731 A JP2014249731 A JP 2014249731A JP 2016110548 A JP2016110548 A JP 2016110548A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- terminal
- data
- clock
- slave unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
- G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
- G06F13/404—Coupling between buses using bus bridges with address mapping
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Information Transfer Systems (AREA)
- Bus Control (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Small-Scale Networks (AREA)
Abstract
Description
まず、図1を参照して、本発明の第1実施形態によるデータ通信装置100の構成について説明する。
次に、図4〜図10を参照して、第2実施形態について説明する。この第2実施形態では、同一のスレーブアドレスを有するIC対を複数制御する場合に発生する可能性のある誤動作と、この誤動作を抑制する例について説明する。なお、上記第1実施形態と同一の構成については、その説明を省略する。
次に、図4および図11を参照して、第3実施形態について説明する。この第3実施形態では、誤動作を抑制するための仮想IDを、8ビットのバイト形式の信号として出力した上記第2実施形態とは異なり、1ビットのハイレベルの信号として出力する例について説明する。なお、上記第2実施形態と同一の構成については、同じ符号を付してその説明を省略する。
2、6、7、8 IC(第2スレーブ部)
10、110、210 CPU(マスタ部)
100、200、300 データ通信装置
T1、T11 端子(第1の端子)
T2、T12 端子(第2の端子)
dat1〜dat8 データ端子
clk1〜clk8 クロック端子
Claims (11)
- 第1スレーブ部と、
前記第1スレーブ部と同一のスレーブアドレスを有する第2スレーブ部と、を備え、
前記第1スレーブ部または前記第2スレーブ部の一方のデータ端子およびクロック端子に、それぞれ、データ信号およびクロック信号が入力され、前記第1スレーブ部または前記第2スレーブ部の他方のデータ端子およびクロック端子に、それぞれ、クロック信号とデータ信号とが入力されるように構成されており、
前記第1スレーブ部または前記第2スレーブ部の他方のデータ端子およびクロック端子に、それぞれ、クロック信号とデータ信号とが入力された場合には、クロック端子に入力されたデータ信号の信号レベルの変化のタイミングで、データ端子に入力されたクロック信号のレベルが検出されるように構成されている、データ通信装置。 - データ信号またはクロック信号の一方を出力する第1の端子と、データ信号またはクロック信号の他方を出力する第2の端子とを有するマスタ部をさらに備え、
前記マスタ部は、前記第1スレーブ部と前記第2スレーブ部とのうち、制御対象となるスレーブ部のデータ端子およびクロック端子に、それぞれ、データ信号およびクロック信号を出力するように構成されている、請求項1に記載のデータ通信装置。 - 前記マスタ部の前記第1の端子は、前記第1スレーブ部のデータ端子と、前記第2スレーブ部のクロック端子とに接続されており、
前記マスタ部の前記第2の端子は、前記第1スレーブ部のクロック端子と、前記第2スレーブ部のデータ端子とに接続されている、請求項2に記載のデータ通信装置。 - 前記マスタ部は、前記第1スレーブ部と前記第2スレーブ部とのうち制御対象ではないスレーブ部のデータ端子およびクロック端子に、それぞれ、クロック信号およびデータ信号を出力するとともに、少なくとも1ビットの所定レベル以上の信号を含む基準信号を出力するように構成されており、
前記第1スレーブ部と前記第2スレーブ部とのうち制御対象ではないスレーブ部は、前記基準信号が入力された場合には、ストップコンディションの信号状態が発生するように構成されている、請求項2または3のいずれか1項に記載のデータ通信装置。 - 前記基準信号は、前記第1スレーブ部および前記第2スレーブ部のスレーブアドレスに対応するバイト形式の信号以外のバイト形式の信号である、請求項4に記載のデータ通信装置。
- 前記基準信号は、1ビットの所定レベル以上の信号である、請求項4に記載のデータ通信装置。
- 前記基準信号は、データ信号に含まれており、
前記基準信号の前記少なくとも1ビットの所定レベル以上の信号の所定レベル以上の期間は、クロック信号の所定レベル以上の期間よりも長い、請求項4〜6のいずれか1項に記載のデータ通信装置。 - 前記基準信号は、スレーブアドレスのビット数に基づく時間間隔で、定期的に出力される信号である、請求項4〜7のいずれか1項に記載のデータ通信装置。
- 第1スレーブ部または前記第1スレーブ部と同一のスレーブアドレスを有する第2スレーブ部の一方のデータ端子およびクロック端子に、それぞれ、データ信号およびクロック信号を入力するとともに、前記第1スレーブ部または前記第2スレーブ部の他方のデータ端子およびクロック端子に、それぞれ、クロック信号とデータ信号とを入力するステップと、前記第1スレーブ部または前記第2スレーブ部の他方のデータ端子およびクロック端子に、それぞれ、クロック信号とデータ信号とが入力された場合に、クロック端子に入力されたデータ信号の信号レベルの変化のタイミングで、データ端子に入力されたクロック信号のレベルを検出するステップと、を備える、データ通信方法。
- マスタ部の第1の端子からデータ信号またはクロック信号の一方を出力するととともに、前記マスタ部の第2の端子からデータ信号またはクロック信号の他方を出力するステップをさらに備え、
前記マスタ部からデータ信号およびクロック信号を出力するステップは、前記第1スレーブ部と前記第2スレーブ部とのうち、制御対象となるスレーブ部のデータ端子およびクロック端子に、それぞれ、データ信号およびクロック信号を前記マスタ部から直接出力するステップを含む、請求項9に記載のデータ通信方法。 - 少なくとも1ビットの所定レベル以上の信号を含む基準信号を前記マスタ部から出力するステップと、
前記基準信号が入力された場合に、前記第1スレーブ部と前記第2スレーブ部とのうち制御対象ではないスレーブ部においてストップコンディション状態が発生するステップと、をさらに備える、請求項10に記載のデータ通信方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014249731A JP6413724B2 (ja) | 2014-12-10 | 2014-12-10 | データ通信装置 |
CN201510900789.0A CN105701056B (zh) | 2014-12-10 | 2015-12-09 | 数据通信设备和用于数据通信的方法 |
US14/965,671 US10977206B2 (en) | 2014-12-10 | 2015-12-10 | Data communication device and method for data communication |
EP15199302.9A EP3032428A1 (en) | 2014-12-10 | 2015-12-10 | Data communication device and method for data communication |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014249731A JP6413724B2 (ja) | 2014-12-10 | 2014-12-10 | データ通信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016110548A true JP2016110548A (ja) | 2016-06-20 |
JP6413724B2 JP6413724B2 (ja) | 2018-10-31 |
Family
ID=55024750
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014249731A Active JP6413724B2 (ja) | 2014-12-10 | 2014-12-10 | データ通信装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10977206B2 (ja) |
EP (1) | EP3032428A1 (ja) |
JP (1) | JP6413724B2 (ja) |
CN (1) | CN105701056B (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10536033B2 (en) * | 2016-03-23 | 2020-01-14 | Novanta Corporation | System and method of bi-directional communication for position sensors involving superposition of data over low voltage DC power using two conductors |
US10298744B2 (en) * | 2017-10-24 | 2019-05-21 | Comptel Oyj | Method and arrangement for policy regulation of electronic communication devices |
US11960435B2 (en) * | 2021-12-17 | 2024-04-16 | Advanced Micro Devices, Inc. | Skew matching in a die-to-die interface |
US12015412B1 (en) * | 2022-12-01 | 2024-06-18 | Advanced Micro Devices, Inc. | Dual phase clock distribution from a single source in a die-to-die interface |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080091788A1 (en) * | 2006-10-13 | 2008-04-17 | Hon Hai Precision Industry Co., Ltd. | Controller, address control method, and data transmission system using the same |
US20120191889A1 (en) * | 2011-01-24 | 2012-07-26 | Digital Imaging Systems Gmbh | Method to differentiate identical devices on a two-wire interface |
US20140025851A1 (en) * | 2012-07-17 | 2014-01-23 | International Business Machines Corporation | Double density i2c system |
US20140325103A1 (en) * | 2012-01-30 | 2014-10-30 | Infineon Technologies Ag | System and Method for a Bus Interface |
JP2014216738A (ja) * | 2013-04-24 | 2014-11-17 | セイコーエプソン株式会社 | 通信回路、物理量測定装置、電子機器、移動体、通信方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6968405B1 (en) * | 1998-07-24 | 2005-11-22 | Aristocrat Leisure Industries Pty Limited | Input/Output Interface and device abstraction |
CN100524275C (zh) * | 2007-09-12 | 2009-08-05 | 埃派克森微电子(上海)有限公司 | 主控制器管脚复用电路及其控制方法 |
JP5530269B2 (ja) | 2010-06-28 | 2014-06-25 | ラピスセミコンダクタ株式会社 | 通信インタフェース装置及び通信方法 |
-
2014
- 2014-12-10 JP JP2014249731A patent/JP6413724B2/ja active Active
-
2015
- 2015-12-09 CN CN201510900789.0A patent/CN105701056B/zh active Active
- 2015-12-10 EP EP15199302.9A patent/EP3032428A1/en not_active Ceased
- 2015-12-10 US US14/965,671 patent/US10977206B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080091788A1 (en) * | 2006-10-13 | 2008-04-17 | Hon Hai Precision Industry Co., Ltd. | Controller, address control method, and data transmission system using the same |
US20120191889A1 (en) * | 2011-01-24 | 2012-07-26 | Digital Imaging Systems Gmbh | Method to differentiate identical devices on a two-wire interface |
US20140325103A1 (en) * | 2012-01-30 | 2014-10-30 | Infineon Technologies Ag | System and Method for a Bus Interface |
US20140025851A1 (en) * | 2012-07-17 | 2014-01-23 | International Business Machines Corporation | Double density i2c system |
JP2014216738A (ja) * | 2013-04-24 | 2014-11-17 | セイコーエプソン株式会社 | 通信回路、物理量測定装置、電子機器、移動体、通信方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6413724B2 (ja) | 2018-10-31 |
US10977206B2 (en) | 2021-04-13 |
US20160170934A1 (en) | 2016-06-16 |
EP3032428A1 (en) | 2016-06-15 |
CN105701056B (zh) | 2018-11-20 |
CN105701056A (zh) | 2016-06-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6413724B2 (ja) | データ通信装置 | |
WO2012029602A1 (ja) | シリアルデータ通信方法及びシリアルデータ通信装置 | |
CN113906402B (zh) | 集成电路间(i2c)装置 | |
JP5485506B2 (ja) | ディスプレイのためのシリアライズされた映像データ処理方法及び装置 | |
US10929321B2 (en) | Communication apparatus, communication method, program, and communication system with avoidance of false detection of signal level changes | |
US20150081936A1 (en) | Iic bus start-stop detection circuit | |
US9747246B2 (en) | Electronic device for communicating between a microcontroller unit (MCU) and a host processor and related methods | |
JP2014119766A (ja) | 通信システム | |
CN107391406B (zh) | 一种用于协议处理的微处理器及处理协议的方法 | |
JP4759494B2 (ja) | シリアルデータ通信方式およびシリアルデータ通信装置 | |
JP2016053747A (ja) | マスター・スレーブ間通信装置およびその通信制御方法 | |
CN111949069A (zh) | 用于异步数据传送的电路 | |
JP2008122374A (ja) | シリアライザ/デシリアライザ・バスコントローラ・インターフェース | |
JP4931727B2 (ja) | データ通信システム | |
JP2016224588A (ja) | 制御装置及び制御方法 | |
JP4221239B2 (ja) | クロック配線駆動回路 | |
JP2006268386A (ja) | インタフェース回路 | |
JP2001195155A (ja) | リセット信号制御回路 | |
TWI467359B (zh) | 伺服器 | |
JP5187618B2 (ja) | カウンタ装置 | |
JP2008252164A (ja) | ステートマシン | |
KR100622943B1 (ko) | 자동적으로 타이밍 스펙 제어가 가능한 컨트롤러 및 그타이밍 스펙 제어방법 | |
JP2008199526A (ja) | 車両用通信システム | |
JPH10289202A (ja) | マイコン回路 | |
WO2017123219A1 (en) | Two-wire bus to communicate signals |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170912 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180615 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180626 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180821 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180904 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180917 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6413724 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |