JP2016108587A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2016108587A
JP2016108587A JP2014245268A JP2014245268A JP2016108587A JP 2016108587 A JP2016108587 A JP 2016108587A JP 2014245268 A JP2014245268 A JP 2014245268A JP 2014245268 A JP2014245268 A JP 2014245268A JP 2016108587 A JP2016108587 A JP 2016108587A
Authority
JP
Japan
Prior art keywords
microbubbles
metal layer
semiconductor wafer
plating
electrolytic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014245268A
Other languages
English (en)
Other versions
JP6372329B2 (ja
Inventor
林 武彦
Takehiko Hayashi
武彦 林
文彦 赤星
Fumihiko Akaboshi
文彦 赤星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2014245268A priority Critical patent/JP6372329B2/ja
Publication of JP2016108587A publication Critical patent/JP2016108587A/ja
Application granted granted Critical
Publication of JP6372329B2 publication Critical patent/JP6372329B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Weting (AREA)

Abstract

【課題】 半導体ウェーハ上に電解メッキで成長した金属層の段差を緩和し、研磨時間を短縮する。【解決手段】 半導体装置の製造方法は、半導体ウェーハ上に電解メッキにより金属層を形成し、マイクロバブルを前記金属層に向けて発生して前記金属層の表面に生じている凹部を前記マイクロバブルで覆い、前記半導体ウェーハの処理面に前記電解メッキと逆極性のバイアス電圧を印加して前記マイクロバブルで覆われていない部分の前記金属層を電解エッチングで除去し、前記電解エッチングの後に前記金属層の研磨を行う。【選択図】図2

Description

本発明は半導体装置の製造方法に関し、特にメッキプロセスによる配線形成に関する。
微細な配線パターンと幅広または大面積の配線パターンが同じレイヤに配置されている半導体ウェーハにメッキプロセスで配線を形成する場合、微細パターンの配線溝を完全に埋め込むことが困難である。微細な配線溝への埋め込みを良くするために、メッキ液に添加剤を加えて配線溝の底面から優先的にメッキ成長させるボトムアップフィルが行われている。
一般に、幅広または大面積の配線パターンではメッキ層が配線溝の形状に応じて(コンフォーマルに)成長するため、幅広または大綿製の配線パターンに合わせてメッキ厚が決定される。ボトムアップフィルを行うと、図1(A)に示すように、幅広配線領域Bではメッキ層115がコンフォーマルに形成される一方で、微細配線の形成領域Aにオーバープレートによる突起や盛り上がりが生じる。
この状態で、CMP(Chemical Mechanical Polishing:化学的機械研磨)を行うと、図1(B)に示すように、幅広配線領域BにデッィングDが発生する。また、微細配線が疎に配置される領域Cにエロージョンが発生するおそれがある。
パターンの粗密差が大きい場合、メッキを厚くすることで研磨後の平坦さを確保することができる。しかし、メッキを厚くすると研磨時間が長くなるため、スループットが悪化する。
銅メッキ後のチップ内段差を解消するために、銅メッキ層を形成した後に、電解エッチングにより、密配線上の銅メッキ膜に生じている凸状の盛り上がりを選択的に除去する方法が提案されている(たとえば、特許文献1参照)。
特開2003−193300号公報
半導体装置の微細化につれて、密配線と幅広配線の差はますます大きくなると考えられる。粗密の差が大きくなるほどメッキ層の段差が大きくなり、CMPの量も増大する。そこで、半導体ウェーハ上に形成された金属層の段差または膜厚差を緩和し、研磨時間を短縮することのできる半導体装置の製造方法を提供することを課題とする。
ひとつの態様では、半導体装置の製造方法は、
半導体ウェーハ上に電解メッキにより金属層を形成し、
マイクロバブルを前記金属層に向けて発生して前記金属層の表面に生じている凹部を前記マイクロバブルで覆い、
前記半導体ウェーハの処理面に前記電解メッキと逆極性のバイアス電圧を印加して、前記マイクロバブルで覆われていない部分の前記金属層を電解エッチングで除去し、
前記電解エッチングの後に前記金属層の研磨を行う
ことを特徴とする。
半導体ウェーハ上に形成された内の密配線領域と幅広配線領域のメッキ段差を緩和し、研磨時間を短縮することができる。
従来のメッキプロセスによる配線形成の問題点を示す図である。 実施形態の半導体装置の製造工程図である。 実施形態の半導体装置の製造工程図である。 実施形態の半導体装置の製造工程図である。 実施形態で用いる電解メッキ装置の概略図である。 実施形態で用いるマイクロバブル発生装置の平均バブル径を示す図である。
図2〜図4は、実施形態の半導体装置の製造工程図である。実施形態では、コンフォーマルに埋め込まれる大面積パターンと、オーバープレートが生じる密パターンとが混在する半導体ウェーハにメッキ層を形成する。段差のあるメッキ層のうち、メッキ膜厚の小さい領域(たとえば大面積パターンの領域)をマイクロバブルで保護し、逆バイアスを印加して選択エッチングを行うことで、CMPに先立ってメッキ膜厚差を緩和する。
図2(A)で、配線溝12a、12b、12cが形成された半導体ウェーハ11上に、Cuシード層を含む通電層13を形成する。通電層13は、Cuシード層の下層に配置されるCu拡散防止膜(バリアメタル)を含んでもよい。この場合、バリアメタルは、チタン(Ti)、窒化チタン(TiN)、窒化タンタル(TaN)、窒化タングステン(WN)等で形成することができる。上層のCuシード層はCuメッキ時の密着層として機能する。
半導体ウェーハ11は数百個分のチップ領域を含み、各チップが半導体基板上のトランジスタやビアプラグを有する。配線溝12a、12b、12cは最上層の絶縁膜に形成されている。配線溝12aは、たとえば溝幅が0.1μm、溝間隔が0.1μmの密配線である。配線溝12bは、たとえば溝幅が0.1μ、溝間隔が0.5μmの疎配線である。配線溝12cは、たとえば溝幅が1μ〜4.5μmの幅広配線である。配線溝12a〜12cの深さは、たとえば220nmである。
図2(B)で、半導体ウェーハ11の通電層13が形成された面を下側にして電解メッキ液17に浸漬し、メッキ層15を成長する。電解メッキの際に、たとえば図5(A)に示す電解メッキ装置40を用いる。電解メッキ装置40の給電・ローターユニット41から延びるウェーハクランプ42で半導体ウェーハ11をフェースダウンで保持し、メッキ槽45に収容された電解メッキ液17に処理面を浸漬して回転する。図5(B)に示すように、ウェーハクランプ42はコンタクトピン43を有し、コンタクトピン43を通電層13に接触させる。コンタクトピン43は電極として機能し、コンタクトピン43から通電層13のCuシード層に電流を流す。電解メッキ液17はたとえば硫酸銅系の溶液であり、高純度の硫酸や塩酸が添加されていてもよい。
コンタクトピン43を負極(カソード)とし、メッキ槽45内に配置される図示しない対向電極を正極(アノード)として、両電極の間に順方向の電圧を印加する。正バイアスはたとえば10〜15V、好ましくは10Vである。このとき、半導体ウェーハ11の表面に流れる電流密度は、約48mA/cm2である。アノード電極から電解メッキ液17中へ溶解した金属イオンの還元反応により、半導体ウェーハ11の通電層13上にメッキ層15が成長する。電解メッキプロセス中の半導体ウェーハ11の回転数は、10〜40rpmの間で調整される。約10rpmの低回転により微細パターンのメッキ効率が改善される。約40rpmの高回転により半導体ウェーハ11の表面の不純物を除去するとともに、半導体ウェーハ11の表面に対する電解メッキ液17の濃度を均一にして、均一なメッキ層15を形成する。
図2(C)に戻って、設定された厚さまでメッキ層15が成長したところで、マイクロバブル発生装置31により電解メッキ液17中にマイクロバブル35を発生させる。一例として、メッキ層15の厚さを400nm〜800nmに形成する。マイクロバブル発生装置31として、たとえば株式会社ナノクス製のマイクロバブル発生装置「nano Quick(ナノクイック)」を用いることができる。図6に示すように、マイクロバブル発生装置31により35nm〜250nm径の気泡を発生することができ、最も多いバブル径は100nmである。
マイクロバブル発生中は、マイクロバブルがコンフォーマルに形成された大面積パターンに集まるように、半導体ウェーハ11の回転の停止と、低速での回転を繰り返す。半導体ウェーハ11を低速で回転させることで、電解メッキ液17を循環させてマイクロバブル35をウェーハ面へ均一に導く。
電解メッキ槽45とマイクロバブル発生のための槽は、別々の槽であってもよいし、図2(C)のように電解メッキ槽45をそのまま用いてもよい。同じ電解メッキ槽45内でマイクロバブル35を発生させるためには、あらかじめマイクロバブル発生装置31のノズルの先端がアノード電極を貫通するように電解メッキ槽45の内部に設置しておく。メッキ層15が所定の膜厚に成長した時点で、コンタクトピン43とアノード電極への電圧の印加を停止し、マイクロバブル発生装置31をオンにする。
電解メッキとマイクロバブルの発生で別々の槽を用いる場合は、給電・ローターユニット41を搬送機能付きのユニットとして構成し、メッキ層15が所定の膜厚に成長した時点で、半導体ウェーハ11を電解メッキ槽45から引き上げてマイクロバブル発生用の槽へ搬送する。この場合、マイクロバブル発生用の槽には電解エッチング液27が収容されている。電解エッチング液27に半導体ウェーハ11を浸漬するときは、電解メッキのための浸漬と異なり、液面に対する半導体ウェーハ11の角度制御や浸漬速度の制御を厳密に行う必要はない。
図3(A)で、半導体ウェーハ11上のメッキ層15に生じている凹部にマイクロバブル35が集まって大きな気泡になる。マイクロバブル35はメッキ層15のくぼんだ箇所に集まりやすく、幅広の配線や大面積パターンが配置される領域Bでコンフォーマルにメッキ層15が成長した部分に多数のマイクロバブル35が集まる。また、微細配線が疎に配置された領域の突起間のくぼみにもマイクロバブル35が入り込む。これによりメッキ層15の表面のうち、メッキ膜厚の小さい部分が気体層36で保護される。
図3(B)で、マイクロバブル35の発生を停止し、半導体ウェーハ11の表面に逆バイアスを印加して、電解メッキ液17(または電解エッチング液27)に接触している部分のメッキ層15を電解エッチングする。たとえば、コンタクトピン43に正極を接続し、電解エッチング槽(電解メッキ槽45と同じであってもよい)内の電極に負極を接続する。逆極性のバイアス電圧は5〜10V、好ましくは8〜10Vである。エッチングの制御を考慮すると、電解メッキ時の正バイアス電圧の大きさよりも若干小さく設定するのが望ましい。半導体ウェーハ11の表面に正のバイアス電圧を印加することで、メッキ層15の銅イオンが電解メッキ液17(または電解エッチング液27)中に溶け出す。
逆バイアス印加中の半導体ウェーハ11の回転数を0〜10rpmにして、半導体ウェーハ11上のメッキ層15のうち、電解メッキ液17(あるいは電解エッチング液)に接触している部分のメッキ層15に対するエッチング速度を均一にしてもよい。メッキ層15のうち、マイクロバブル35の集合体あるいは気体層36で保護されている部分は、エッチングされない。
マイクロバブル35または気体層36が存在する箇所までエッチングが進むと、気泡は半導体ウェーハ11の処理面を伝って別の方向へ逃げ、半導体ウェーハ11のエッジから空気中へ排出される。
図3(C)で、逆バイアスを印加する時間を調整して、微細配線が密に配置される領域と、微細配線が疎に配置される領域と、幅広配線または大面積パターンが配置される領域でのメッキ層15の膜厚差を小さくする。最終的な平坦化はCMP等で行うので、電解エッチングはメッキ層15の段差膜厚差の緩和のためのおおよその平坦化でよい。
図4(A)で、半導体ウェーハ11を電解メッキ液17(または電解エッチング液27)から引き上げて、CMPにより余分なメッキ層15と通電層13を除去する。
図4(B)で、研磨が終了し密に配置された微細配線21aと、疎に配置された微細配線21bと、幅広配線21cが形成される。
従来のメッキ配線の形成方法であれば、図2(C)の段階までメッキ層15を成長させた後に、CMPによる研磨を行う。これに対し、実施形態ではメッキ層15の膜厚の小さい部分(凹部分)をマイクロバブル35により保護した状態で、逆バイアスの印加による電解エッチングでメッキ層15の膜厚差を緩和してからCMPを行う。
図2(C)の状態からCMPを行ったとき(従来法)と、図4(A)の状態からCMPを行ったとき(実施形態の方法)の研磨時間を比較すると、従来法では約360秒かかったのに対し、実施形態の方法では約180秒であり、研磨時間を1/2に短縮することができる。研磨時間の短縮率は、電解エッチングによりメッキ層15をどの程度除去するかによる。実施形態の方法では、このフォーマルにメッキされた部分や、疎に配置された配線領域の凹部をマイクロバブルにより保護した状態で電解エッチングを行うので、選択的なエッチングでメッキ層15の段差を効率的に緩和することができる。
実施形態では、メッキ膜厚の小さい領域(コンフォーマルにメッキされた幅広配線や大面積パターン)にマイクロバブルによる保護膜を形成し、オーバープレートされた部分を逆バイアスの印加によりエッチング除去する。この方法はCuメッキに限定されず、ニッケル(Ni)メッキ、スズ(Sn)メッキ、クロム(Cr)メッキ、銀(Ag)メッキ、金(Au)メッキによる配線形成にも適用可能である。いずれの場合も、電解メッキ浴(電解エッチング浴)の中でメッキの膜厚段差をあらかじめ緩和できるので、研磨時間を短縮することができる。
実施形態では、電解メッキにより金属層を形成した後に、マイクロバブルで金属層15の表面の凹部を保護して電解エッチングを行ったが、スパッタ法など他の方法により金属層を形成した場合にも本発明を適用できる。スパッタ等で金属層を形成する場合にも、下地膜の応答に応じて金属層の表面に王取るができるからである。したがって、実施形態の方法は表面に凹凸が生じている任意の金属層表面の段差緩和に適用することができる。
11 半導体ウェーハ
12a、12b、12c 配線溝
13 通電層
15 メッキ層(金属層)
17 電解メッキ液(または電解エッチング液)
21a、21b、21c 配線
31 マイクロバブル発生装置
35 マイクロバブル
36 気体層
40 電解メッキ装置
43 コンタクトピン

Claims (7)

  1. 半導体ウェーハ上に電解メッキにより金属層を形成し、
    マイクロバブルを前記金属層に向けて発生して前記金属層の表面に生じている凹部を前記マイクロバブルで覆い、
    前記半導体ウェーハの処理面に前記電解メッキと逆極性のバイアス電圧を印加して、前記マイクロバブルで覆われていない部分の前記金属層を電解エッチングで除去し、
    前記電解エッチングの後に前記金属層の研磨を行う
    ことを特徴とする半導体装置の製造方法。
  2. 前記電解メッキを行う際に前記半導体ウェーハの処理面を電解メッキ液に浸漬した状態で前記半導体ウェーハを第1の速度で回転し、
    前記マイクロバブルの発生中に、前記半導体ウェーハを前記第1の速度以下の第2の速度で回転する動作と、前記回転を停止する動作を繰り返すことを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記電解メッキと前記電解エッチングを異なる槽で行い、
    前記マイクロバブルを前記電解エッチングの槽内で発生させることを特徴とする請求項1又は2に記載の半導体装置の製造方法。
  4. 前記電解エッチングで用いられる前記逆極性のバイアス電圧の大きさは、前記電解メッキで用いられるバイアス電圧の大きさ以下であることを特徴とする請求項1〜3のいずれか1項に記載の半導体装置の製造方法。
  5. 前記半導体ウェーハ上に第1の線幅のパターンが配置される第1領域と、前記第1の線幅よりも広い第2の線幅のパターンが配置される第2領域を設け、
    前記マイクロバブルで前記第2領域に形成された前記金属層表面に生じた前記凹部を覆うことを特徴とする請求項1〜4のいずれか1項に記載の半導体装置の製造方法。
  6. 前記マイクロバブルの径は35nm〜250nmであることを特徴とする請求項1〜5のいずれか1項に記載の半導体装置の製造方法。
  7. 半導体ウェーハ上に形成された金属層を電解エッチング液に浸漬し、
    前記金属層に対してマイクロバブルを発生して前記金属層の表面に生じている凹部を前記マイクロバブルで覆い、
    前記金属層を正極とするバイアス電圧を印加して、前記マイクロバブルで覆われていない部分の前記金属層を電解エッチングで除去し、
    前記電解エッチングの後に前記金属層を研磨する
    ことを特徴とする半導体装置の製造方法。
JP2014245268A 2014-12-03 2014-12-03 半導体装置の製造方法 Expired - Fee Related JP6372329B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014245268A JP6372329B2 (ja) 2014-12-03 2014-12-03 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014245268A JP6372329B2 (ja) 2014-12-03 2014-12-03 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2016108587A true JP2016108587A (ja) 2016-06-20
JP6372329B2 JP6372329B2 (ja) 2018-08-15

Family

ID=56123351

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014245268A Expired - Fee Related JP6372329B2 (ja) 2014-12-03 2014-12-03 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP6372329B2 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5159422U (ja) * 1974-11-05 1976-05-11
JP2003193300A (ja) * 2001-12-26 2003-07-09 Sony Corp 半導体装置の製造方法、電解エッチング装置および半導体製造装置
JP2003528219A (ja) * 2000-03-17 2003-09-24 エヌユー トゥール インコーポレイテッド 金属メッキ中に半導体被加工物の表面に対する電気接点を形成する装置
JP2004146545A (ja) * 2002-10-24 2004-05-20 Univ Shizuoka シリコン基板のエッチング方法とシリコン基板のエッチング装置
US20040226654A1 (en) * 2002-12-17 2004-11-18 Akihisa Hongo Substrate processing apparatus and substrate processing method
JP2005093733A (ja) * 2003-09-17 2005-04-07 Ebara Corp 基板処理装置
JP2008112772A (ja) * 2006-10-30 2008-05-15 Toshiba Corp 半導体装置の製造方法
JP2010192549A (ja) * 2009-02-17 2010-09-02 Shibaura Mechatronics Corp 基板処理装置および基板処理方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5159422U (ja) * 1974-11-05 1976-05-11
JP2003528219A (ja) * 2000-03-17 2003-09-24 エヌユー トゥール インコーポレイテッド 金属メッキ中に半導体被加工物の表面に対する電気接点を形成する装置
JP2003193300A (ja) * 2001-12-26 2003-07-09 Sony Corp 半導体装置の製造方法、電解エッチング装置および半導体製造装置
JP2004146545A (ja) * 2002-10-24 2004-05-20 Univ Shizuoka シリコン基板のエッチング方法とシリコン基板のエッチング装置
US20040226654A1 (en) * 2002-12-17 2004-11-18 Akihisa Hongo Substrate processing apparatus and substrate processing method
JP2005093733A (ja) * 2003-09-17 2005-04-07 Ebara Corp 基板処理装置
JP2008112772A (ja) * 2006-10-30 2008-05-15 Toshiba Corp 半導体装置の製造方法
JP2010192549A (ja) * 2009-02-17 2010-09-02 Shibaura Mechatronics Corp 基板処理装置および基板処理方法

Also Published As

Publication number Publication date
JP6372329B2 (ja) 2018-08-15

Similar Documents

Publication Publication Date Title
TWI609996B (zh) 電化學電鍍方法
TWI523976B (zh) 利用具有雙態抑制劑的電解液之矽穿孔填充
TWI339422B (en) Selective capping of copper wiring
JP4034655B2 (ja) 均一な薄膜を最小限のエッジ除外で基板上へ電着する方法および装置
TWI656246B (zh) 電鍍用鹼前處理
US20220018036A1 (en) Low temperature direct copper-copper bonding
TW200528238A (en) Polishing pad for electrochemical mechanical polishing
TWI642815B (zh) 用於半導體基板的電鍍方法
JP5169838B2 (ja) 半導体装置の製造方法
CN113260739A (zh) 纳米孪晶铜结构的电沉积
TWI513863B (zh) 銅電鍍組合物及使用此組合物填充半導體基板中之凹洞之方法
KR20160132775A (ko) 도금 처리 방법 및 기억 매체
JP2023526385A (ja) ナノ双晶銅フィーチャおよび非ナノ双晶銅フィーチャの電気めっき
JP2008504444A (ja) 隔離された陽極液区画における補助電極をもつ電気化学めっきセル
TW487968B (en) Electrochemical deposition for high aspect ratio structures using electrical plus modulation
JP6372329B2 (ja) 半導体装置の製造方法
Roh et al. Cu filling of TSV using various current forms for three‐dimensional packaging application
US20080314742A1 (en) Electrolytic ni plating apparatus and method of manufacturing semiconductor device
CN116134183A (zh) 半导体处理中伴随颗粒污染减轻的电氧化金属移除
TWI653366B (zh) 電鍍設備與方法
JP2004149926A (ja) 埋め込み配線の形成方法
JP2007100185A (ja) めっき装置および半導体装置の製造方法
JP2006291289A (ja) 半導体装置の製造装置及び製造方法
KR100731082B1 (ko) 반도체 소자 제조 방법
JP2010121168A (ja) めっき装置、めっき方法および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170831

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180608

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180619

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180702

R150 Certificate of patent or registration of utility model

Ref document number: 6372329

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees