JP2016103879A

JP2016103879A - スイッチング電源装置

Info

Publication number: JP2016103879A
Application number: JP2014240033A
Authority: JP
Inventors: 充村西; Mitsuru Muranishi
Original assignee: Nichicon Corp
Current assignee: Nichicon Corp
Priority date: 2014-11-27
Filing date: 2014-11-27
Publication date: 2016-06-02
Anticipated expiration: 2034-11-27
Also published as: JP6304765B2

Abstract

【課題】過負荷時に過電流による破損を防ぐことが可能なスイッチング電源装置を提供する。【解決手段】電源電圧が入力される第１端子ＶＣＣおよび電源電圧を分圧した分圧電圧が入力される第２端子ＶＦを含み、分圧電圧の電圧値が第１閾値を下回るとスイッチング動作を間欠的に行わせる第１制御を実行する制御部２と、ツェナー効果を有する半導体素子Ｄ５および第１抵抗Ｒ７からなる直列回路を含み、半導体素子Ｄ５のカソードが第１端子ＶＣＣに接続され、かつ半導体素子Ｄ５のアノードと第１抵抗Ｒ７との接続点が第２端子ＶＦに接続された分圧回路１Ａとを備え、半導体素子Ｄ５のツェナー効果を利用することにより、電源電圧の電圧値が制御部２による第１制御が実行不能となる電圧領域に達する前に、分圧電圧の電圧値が第１閾値を下回るようにしたことを特徴とする。【選択図】図１

Description

本発明は、スイッチング電源装置に関する。

図３に、従来のスイッチング電源装置１００Ｂを示す。スイッチング電源装置１００Ｂは、スイッチング手段Ｑ１のスイッチング動作により生成した出力電圧をトランスＴ１の二次巻線Ｎ２に接続された不図示の負荷に供給するものである。スイッチング手段Ｑ１のスイッチング動作は、制御部２の制御下で行われる。制御部２としては、例えば、非特許文献１に記載の富士電機株式会社製スイッチング電源制御用ＩＣ“ＦＡ５６０＊シリーズ（＊は自然数）”を用いることができる。

制御部２は、ＶＣＣ端子およびＶＦ端子を有している。ＶＣＣ端子には、ダイオードＤ２および抵抗Ｒ２を介した経路と、トランスＴ１の補助巻線Ｎ３、ダイオードＤ３、抵抗Ｒ５およびダイオードＤ４を介した経路とを通って電源電圧が入力される。ＶＦ端子には、ＶＣＣ端子に入力される電源電圧を分圧回路１Ｂで分圧した分圧電圧が入力される。分圧回路１Ｂは、直列接続された抵抗Ｒ６および抵抗Ｒ７からなる。

スイッチング電源装置１００Ｂでは、ＶＦ端子に入力される分圧電圧が予め設定された第２閾値（例えば、４．２［Ｖ］）を下回り過負荷状態になると、制御部２は、スイッチング動作の周波数を低減させる第２制御を実行する。そして、さらに分圧電圧が低下して予め設定された第１閾値（例えば、３．０［Ｖ］）を下回ると、制御部２は、スイッチング動作の周波数を低減させた状態で、スイッチング動作を間欠的に行わせる第１制御を実行する。これにより、スイッチング電源装置１００Ｂは自動復帰モード（間欠動作モード）に入り、出力電流が低下していくので、過電流によるスイッチング電源装置１００Ｂの破損を防ぐことができる。

富士電機株式会社、"富士スイッチング電源制御用ＩＣ汎用ＰＷＭ制御ＩＣＦＡ５６０４／５６０５／５６０６ＡｐｐｌｉｃａｔｉｏｎＮｏｔｅ"［ｏｎｌｉｎｅ］、２０１１年４月、［平成２６年１１月７日検索］、インターネット<ＵＲＬ：https://felib.fujielectric.co.jp/download/details.htm?dataid=1734589&site=japan&lang=ja>

ところで、スイッチング電源装置１００Ｂでは、推奨されている電源電圧は、１１［Ｖ］〜３０［Ｖ］であり、推奨されている第１閾値は、２．７［Ｖ］〜３．３［Ｖ］である。

例えば、ＶＣＣ端子に入力される電源電圧が２４［Ｖ］になるように補助巻線Ｎ３の巻数を設定し、分圧回路１Ｂを構成する抵抗Ｒ６および抵抗Ｒ７の比率を、抵抗Ｒ６：抵抗Ｒ７＝３：１とした場合、通常時、ＶＦ端子に入力される分圧電圧は６［Ｖ］になる。

一方、負荷が重くなり過負荷になると、二次巻線Ｎ２の電圧が下がり、それに比例して補助巻線Ｎ３の電圧も下がるので、図４に示すように、電源電圧が下がり、分圧電圧も下がる。スイッチング動作の周波数を低減させた状態でスイッチング動作を間欠的に行わせる第１制御が開始される第１閾値の最小値は２．７［Ｖ］であるが、分圧電圧が２．７［Ｖ］のとき、電源電圧は１０．８［Ｖ］になる。

制御部２による第１制御が実行不能となる電圧領域の上限値（ＶＣＣオフスレッシュ電圧）は１０．５［Ｖ］であるため、トランスＴ１の結合等にばらつきがあると、分圧電圧が第１閾値に達する前に、電源電圧がＶＣＣオフスレッシュ電圧に達してしまい、第１制御が実行不能になるおそれがある。過負荷時に第１制御が実行不能になると、スイッチング電源装置１００Ｂは自動復帰モードに入ることができないので、出力電流が増加し、スイッチング電源装置１００Ｂに過電流による破損が生じてしまう。

なお、ＶＣＣオフスレッシュ電圧に対する電源電圧のマージンを増やすために、補助巻線Ｎ３の巻数を増やすと、通常時に、電源電圧が推奨されている電圧範囲（１１［Ｖ］〜３０［Ｖ］）を超えてしまい、スイッチング電源装置１００Ｂに破損が生じてしまうおそれがある。

本発明は上記事情に鑑みてなされたものであって、その課題とするところは、過負荷時に過電流による破損を防ぐことが可能なスイッチング電源装置を提供することにある。

上記課題を解決するために、本発明に係るスイッチング電源装置は、トランスと、トランスの一次側に接続されたスイッチング手段とを備え、スイッチング手段のスイッチング動作により生成した出力電圧をトランスの二次側に接続された負荷に供給するスイッチング電源装置であって、
電源電圧が入力される第１端子および電源電圧を分圧した分圧電圧が入力される第２端子を含み、分圧電圧の電圧値が第１閾値を下回るとスイッチング動作を間欠的に行わせる第１制御を実行する制御部と、
ツェナー効果を有する半導体素子および第１抵抗からなる直列回路を含み、半導体素子のカソードが第１端子に接続され、かつ半導体素子のアノードと第１抵抗との接続点が第２端子に接続された分圧回路と、を備え、
半導体素子のツェナー効果を利用することにより、電源電圧の電圧値が制御部による第１制御が実行不能となる電圧領域に達する前に、分圧電圧の電圧値が第１閾値を下回るようにしたことを特徴とする。

この構成によれば、半導体素子のツェナー効果を利用することにより、電源電圧の電圧値が制御部による第１制御が実行不能となる電圧領域に達する前に、分圧電圧の電圧値が第１閾値を下回るようにしたので、過負荷時に第１制御が確実に実行される。したがって、この構成によれば、過電流による破損が生じてしまうのを防ぐことができる。また、この構成によれば、トランスの巻数を増やす必要がないので、通常時に、電源電圧が推奨されている電圧範囲を超えてしまい破損が生じてしまうのを防ぐことができる。

上記スイッチング電源装置では、制御部は、分圧電圧の電圧値が第１閾値よりも高い第２閾値を下回るとスイッチング動作の周波数を低減させる第２制御を実行し、分圧電圧の電圧値が第１閾値を下回るとスイッチング動作の周波数を低減させた状態で第１制御を実行し、
電源電圧の電圧値が電圧領域に達する前に、分圧電圧の電圧値が第２閾値および第１閾値を順次下回るようにしたものであってもよい。

この構成によれば、電源電圧の電圧値が電圧領域に達する前に、分圧電圧の電圧値が第２閾値および第１閾値を順次下回るので、過負荷時に第２制御および第１制御が順次実行される。したがって、この構成によれば、過負荷時に出力電流が増加していくのを確実に防ぐことができる。

上記スイッチング電源装置では、分圧回路は、半導体素子に並列接続された第１コンデンサを含むことが好ましい。

この構成によれば、起動時に第１コンデンサからの放電により、起動不良を起こすヒカップ動作に至らない程度の電圧が、半導体素子による電圧降下がない状態で第２端子に印加されるので、起動不良を防止することができる。

上記スイッチング電源装置は、トランスが一次巻線、二次巻線および補助巻線を含み、
アノードが一次巻線の一端に接続され、カソードが電気的に導通状態で第１端子に接続された第１ダイオードと、
アノードが補助巻線の一端に接続され、カソードが電気的に導通状態で第１端子に接続された第２ダイオードと、を備え、
電源電圧は、第１ダイオードを介した第１経路と、補助巻線の一端および第２ダイオードを介した第２経路との双方の経路を通って第１端子に入力されるよう構成できる。

上記スイッチング電源装置では、半導体素子は、例えば、ツェナーダイオードである。

本発明によれば、過負荷時に過電流による破損を防ぐことが可能なスイッチング電源装置を提供することができる。

本発明の一実施形態に係るスイッチング電源装置の回路図である。本発明の一実施形態に係るスイッチング電源装置について、過負荷時における電源電圧と分圧電圧との関係を示す図である。従来のスイッチング電源装置の回路図である。従来のスイッチング電源装置について、過負荷時における電源電圧と分圧電圧との関係を示す図である。

以下、図１および図２を参照して、本発明の一実施形態に係るスイッチング電源装置１００Ａについて説明する。本実施形態に係るスイッチング電源装置１００Ａは、図３に示した従来のスイッチング電源装置１００Ｂから分圧回路１Ｂを削除し、代わりに分圧回路１Ａを追加したものである。

スイッチング電源装置１００Ａは、トランスＴ１と、トランスＴ１の一次巻線Ｎ１に接続されたスイッチング手段Ｑ１（例えば、ＭＯＳＦＥＴ）とを備え、スイッチング手段Ｑ１のスイッチング動作により生成した出力電圧をトランスＴ１の二次巻線Ｎ２に接続された不図示の負荷に供給するものである。スイッチング手段Ｑ１のスイッチング動作は、制御部２の制御下で行われる。制御部２としては、例えば、富士電機株式会社製スイッチング電源制御用ＩＣ“ＦＡ５６０＊シリーズ（＊は自然数）”を用いることができる。

制御部２は、本発明の「第１端子」に相当するＶＣＣ端子および本発明の「第２端子」に相当するＶＦ端子を有している。ＶＣＣ端子には、ダイオードＤ２および抵抗Ｒ２を介した経路と、トランスＴ１の補助巻線Ｎ３、ダイオードＤ３、抵抗Ｒ５およびダイオードＤ４を介した経路とを通って電源電圧が入力される。ＶＦ端子には、ＶＣＣ端子に入力される電源電圧を分圧回路１Ａで分圧した分圧電圧が入力される。

コンデンサＣ１は、一端が一次巻線Ｎ１の一端に接続され、かつ他端が抵抗Ｒ１およびスイッチング手段Ｑ１の電流路を介して一次巻線Ｎ１の他端の接続されている。また、コンデンサＣ１は、スイッチング電源装置１００Ａの入力端に接続されたダイオードブリッジＤ１とともに整流平滑回路を構成している。ダイオードＤ２は、本発明の「第１ダイオード」に相当し、アノードがコンデンサＣ１の一端に接続されている。抵抗Ｒ２は、一端がダイオードＤ２のカソードに接続され、かつ他端がＶＣＣ端子に接続されている。ダイオードＤ３は、本発明の「第２ダイオード」に相当し、アノードが補助巻線Ｎ３の一端に接続されている。抵抗Ｒ５は、一端がダイオードＤ３のカソードに接続されている。ダイオードＤ４は、アノードが抵抗Ｒ５の他端に接続され、かつカソードがＶＣＣ端子に接続されている。

スイッチング電源装置１００Ａでは、ＶＦ端子に入力される分圧電圧が予め設定された第２閾値（例えば、４．２［Ｖ］）を下回ると、制御部２は、連続的に行われるスイッチング動作の周波数を低減させる第２制御を実行する。このように第２閾値は、過負荷状態への移行を検出するように予め設定されている。そして、さらに分圧電圧が低下して予め設定された第１閾値（例えば、３．０［Ｖ］）を下回ると、制御部２は、スイッチング動作の周波数を低減させた状態で、スイッチング動作を間欠的に行わせる第１制御を実行する。これにより、スイッチング電源装置１００Ｂは自動復帰モード（間欠動作モード）に入る。

また、制御部２は、ＲＴ端子、ＦＢ端子、ＩＳ端子、ＧＮＤ端子、ＯＵＴ端子およびＣＳ端子を有している。ＲＴ端子は、ＯＵＴ端子から出力されるＰＷＭ信号を生成するのに必要な発振周波数を決定するための端子であり、抵抗Ｒ９が接続されている。ＦＢ端子は、トランスＴ１二次側の出力電圧に応じたフィードバック信号が入力される端子であり、フォトカプラＰＣ１を構成するフォトトランジスタのコレクタに接続されている。フォトカプラＰＣ１を構成する発光ダイオードは、トランスＴ１の二次側に接続されている。ＩＳ端子は、スイッチング手段Ｑ１のドレイン電流検出用の端子であり、抵抗Ｒ８および抵抗Ｒ１を介してスイッチング手段Ｑ１の電流路（ＭＯＳＦＥＴのソース）に接続されている。ＯＵＴ端子は、抵抗Ｒ９を介してスイッチング手段Ｑ１の制御端（ＭＯＳＦＥＴのゲート）に接続されている。ＣＳ端子は、第１制御における間欠動作の時間比（例えば、ＯＮ：ＯＦＦ＝１：７）を決定するための端子であり、不図示のコンデンサが接続されている。

分圧回路１Ａは、本発明の「ツェナー効果を有する半導体素子」に相当するツェナーダイオードＤ５と、本発明の「第１抵抗」に相当する抵抗Ｒ７と、本発明の「第１コンデンサ」に相当するコンデンサＣ６とを含んでいる。ツェナーダイオードＤ５は、カソードが電源電圧供給ラインに設けられた抵抗Ｒ２とダイオードＤ４との間に接続され、アノードがＶＦ端子および抵抗Ｒ７の一端に接続されている。抵抗Ｒ７の他端は、ＧＮＤ端子に接続されている。コンデンサＣ６は、ツェナーダイオードＤ５と並列に接続されている。ＶＦ端子に入力される分圧電圧は、電源電圧からツェナーダイオードＤ５のツェナー電圧Ｖ_Ｄ５を差し引いた電圧値となり、電源電圧がツェナー電圧Ｖ_Ｄ５よりも低い場合はゼロになる。

スイッチング電源装置１００Ａでは、推奨されている電源電圧は、１１［Ｖ］〜３０［Ｖ］であり、推奨されている第１閾値は、２．７［Ｖ］〜３．３［Ｖ］である。スイッチング電源装置１００Ａでは、ＶＣＣ端子に入力される電源電圧が２４［Ｖ］になるように補助巻線Ｎ３の巻数を設定し、ツェナーダイオードＤ５のツェナー電圧Ｖ_Ｄ５を１５［Ｖ］に設定している。このため、通常時にＶＦ端子に入力される分圧電圧は、２４［Ｖ］−１５［Ｖ］＝９［Ｖ］になる。

一方、負荷が重くなり過負荷になると、二次巻線Ｎ２の電圧が下がり、それに比例して補助巻線Ｎ３の電圧も下がるので、図２に示すように、電源電圧が下がり、分圧電圧も下がる。スイッチング動作の周波数を低減させた状態でスイッチング動作を間欠的に行わせる第１制御が開始される第１閾値の最小値は２．７［Ｖ］であるが、分圧電圧が２．７［Ｖ］となるのは、電源電圧が１５［Ｖ］＋２．７［Ｖ］＝１７．７［Ｖ］のときである。

制御部２による第１制御が実行不能となる電圧領域の上限値（ＶＣＣオフスレッシュ電圧）は１０．５［Ｖ］であるため、たとえトランスＴ１の結合等にばらつきがあったとしても、分圧電圧が第１閾値に達する前に、電源電圧がＶＣＣオフスレッシュ電圧に達する可能性は皆無に等しくなる。したがって、スイッチング電源装置１００Ａでは、過負荷時に第２制御および第１制御が順次行われ、自動復帰モードに入るので、過電流によるスイッチング電源装置１００Ａの破損を確実に防ぐことができる。

さらに、スイッチング電源装置１００Ａでは、起動時にＶＦ端子に入力される電圧が３．３［Ｖ］以上確保されていないと起動不良を起こすおそれがあるが、コンデンサＣ６がツェナーダイオードＤ５と並列に接続され、起動時にはコンデンサＣ６が放電しているため、ＶＦ端子に第１閾値以上の電圧が印加される。詳しくは、起動時にコンデンサＣ６からの放電により、起動不良を起こすヒカップ動作（ＶＦ端子が第１閾値以下の電圧になると発生）に至らない程度の電圧が、ツェナーダイオードＤ５による電圧降下がない状態でＶＦ端子に印加される。このため、スイッチング電源装置１００Ａでは、起動不良を確実に防止することができる。

以上、本発明に係るスイッチング電源装置１００Ａの好ましい実施形態について説明したが、本発明は上記実施形態に限定されるものではない。

例えば、上記実施形態では、制御部２として富士電機株式会社製スイッチング電源制御用ＩＣ“ＦＡ５６０＊（＊は自然数）シリーズ”を用いているが、電源電圧が入力される第１端子（ＶＣＣ端子）および電源電圧を分圧した分圧電圧が入力される第２端子（ＶＦ端子）を含み、過負荷時に、分圧電圧の電圧値が第１閾値を下回るとスイッチング動作を間欠的に行わせる第１制御を実行するものであれば、上記ＩＣの代わりに用いることができる。

上記実施形態では、ツェナーダイオードＤ５のツェナー電圧Ｖ_Ｄ５を１５［Ｖ］に設定しているが、電源電圧の電圧値がＶＣＣオフスレッシュ電圧に達する前に、分圧電圧の電圧値が第２閾値および第１閾値を順次下回り、制御部２が第２制御および第１制御を順次実行できるのであれば、ツェナーダイオードＤ５のツェナー電圧Ｖ_Ｄ５は、適宜変更することができる。

本発明の分圧回路は、ツェナー効果を有する半導体素子および第１抵抗からなる直列回路を含み、半導体素子のカソードが第１端子に接続され、かつ半導体素子のアノードと第１抵抗との接続点が第２端子に接続されているのであれば、適宜構成を変更することができる。例えば、コンデンサＣ６を省略したり、分圧回路１Ａに別の素子を追加したりすることができる。

１Ａ分圧回路
２制御部
１００Ａスイッチング電源装置

Claims

トランスと、前記トランスの一次側に接続されたスイッチング手段とを備え、前記スイッチング手段のスイッチング動作により生成した出力電圧を前記トランスの二次側に接続された負荷に供給するスイッチング電源装置であって、
電源電圧が入力される第１端子および前記電源電圧を分圧した分圧電圧が入力される第２端子を含み、前記分圧電圧の電圧値が第１閾値を下回ると前記スイッチング動作を間欠的に行わせる第１制御を実行する制御部と、
ツェナー効果を有する半導体素子および第１抵抗からなる直列回路を含み、前記半導体素子のカソードが前記第１端子に接続され、かつ前記半導体素子のアノードと前記第１抵抗との接続点が前記第２端子に接続された分圧回路と、を備え、
前記半導体素子のツェナー効果を利用することにより、前記電源電圧の電圧値が前記制御部による前記第１制御が実行不能となる電圧領域に達する前に、前記分圧電圧の電圧値が前記第１閾値を下回るようにした
ことを特徴とするスイッチング電源装置。
前記制御部は、前記分圧電圧の電圧値が前記第１閾値よりも高い第２閾値を下回ると前記スイッチング動作の周波数を低減させる第２制御を実行し、前記分圧電圧の電圧値が前記第１閾値を下回ると前記スイッチング動作の周波数を低減させた状態で前記第１制御を実行し、
前記電源電圧の電圧値が前記電圧領域に達する前に、前記分圧電圧の電圧値が前記第２閾値および前記第１閾値を順次下回るようにした
ことを特徴とする請求項１に記載のスイッチング電源装置。
前記分圧回路は、前記半導体素子に並列接続された第１コンデンサを含む
ことを特徴とする請求項１または２に記載のスイッチング電源装置。
前記トランスは、一次巻線、二次巻線および補助巻線を含み、
アノードが前記一次巻線の一端に接続され、カソードが電気的に導通状態で前記第１端子に接続された第１ダイオードと、
アノードが前記補助巻線の一端に接続され、カソードが電気的に導通状態で前記第１端子に接続された第２ダイオードと、を備え、
前記電源電圧は、前記第１ダイオードを介した第１経路と、前記補助巻線の一端および前記第２ダイオード介した第２経路との双方の経路を通って前記第１端子に入力される
ことを特徴とする請求項１〜３のいずれか一項に記載のスイッチング電源装置。
前記半導体素子は、ツェナーダイオードである
ことを特徴とする請求項１〜４のいずれか一項に記載のスイッチング電源装置。