JP2016095629A - シリアル通信システム、通信制御装置および電子装置 - Google Patents
シリアル通信システム、通信制御装置および電子装置 Download PDFInfo
- Publication number
- JP2016095629A JP2016095629A JP2014230697A JP2014230697A JP2016095629A JP 2016095629 A JP2016095629 A JP 2016095629A JP 2014230697 A JP2014230697 A JP 2014230697A JP 2014230697 A JP2014230697 A JP 2014230697A JP 2016095629 A JP2016095629 A JP 2016095629A
- Authority
- JP
- Japan
- Prior art keywords
- serial
- bus
- address
- serial bus
- command
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0016—Inter-integrated circuit (I2C)
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Information Transfer Systems (AREA)
- Small-Scale Networks (AREA)
Abstract
【解決手段】例えば、モータモジュールMDLm[1]は、第1および第2シリアルバスに接続された際に、第1信号を第2シリアルバスBS2[1]へ送信する。次いで、モータモジュールMDLm[1]は、候補となるアドレスを含んだ第1命令を第1シリアルバスBS1[1]へ送信しながら、当該第1命令に対する肯定応答を受信しないアドレスを探索する。そして、モータモジュールMDLm[1]は、探索結果となるアドレスを第2シリアルバスへ送信する。一方、制御ユニットCTLUは、第1信号を受信した際に、第1シリアルバスとの間の通信を停止するスリープ状態に遷移し、探索結果となるアドレスを第2シリアルバスから受信する。
【選択図】図1
Description
《シリアル通信システムの構成》
図1は、本発明の実施の形態1よるシリアル通信システムにおいて、その概略構成例を示す回路ブロック図である。図1に示すシリアル通信システムは、制御ユニットCTLUと、複数(ここでは4個)のバスシステムBSYS[1]〜BSYS[4]と、を備える。バスシステムBSYS[1]は、I2Cバス(第1シリアルバス)BS1[1]およびGPIO(General Purpose Input/Output)バス(第2シリアルバス)BS2[1]と、複数の被制御モジュール(電子装置)と、を備える。同様に、バスシステムBSYS[2]〜BSYS[4]も、それぞれ、I2CバスBS1[2]〜BS1[4]およびGPIOバスBS2[2]〜BS2[4]と、複数の被制御モジュールと、を備える。
図3、図4および図5は、図1のシリアル通信システムにおいて、プラグアンドプレイの動作方法の一例を示す説明図である。図3の例では、まず、I2CバスBS1[1]およびGPIOバスBS2[1]にモータモジュールMDLm[2]が新規に接続される(ステップS101)。新規に接続されたモータモジュールMDLm[2]には、別途設けた電源配線等から電源電圧が供給される。
以上、図1のシリアル通信システムで図3〜図5に示したようなプラグアンドプレイ動作を行うことで、代表的には、システム構成を柔軟または容易に変更することが可能になる。例えば、ユーザは、被制御モジュール(電子装置)をI2CバスBS1およびGPIOバスBS2に接続した際に、アドレス割り付けを代表とする設定作業を行う必要がない。その結果、システム構成を容易に変更することが可能になる。また、I2CバスBS1およびGPIOバスBS2に接続可能な被制御モジュールの種類や個数も特に制限されることがない。その結果、システム構成を柔軟に変更することが可能になる。
図6、図7および図8は、図1のシリアル通信システムにおいて、プラグアンドプレイの動作方法の他の一例を示す説明図である。前述した図3、図4および図5では、ある時点で1個の被制御モジュールが新規に接続される場合を想定したが、ある時点で複数の被制御モジュールが新規に接続される場合も生じ得る。具体的には、例えば、既に複数の被制御モジュールが搭載されているユニットを、コネクタ等を介してバスに接続するような場合が挙げられる。このような場合であっても、概略的には、図3、図4および図5の方式を用いることが可能である。
図9は、図1のシリアル通信システムを適用した車両型ロボットの模式的な構成例を示す外形図である。図9に示す車両型ロボットでは、4個のタイヤが取り付けられたシャーシ基板CB上に、制御ユニットCTLUと、センサモジュールMDLsと、モータモジュールMDLmと、が搭載されている。センサモジュールMDLsやモータモジュールMDLmは、コネクタ等を介してシャーシ基板CBに着脱可能となっている。
本実施の形態2では、実施の形態1で述べた通信IFモジュール(通信制御装置)および被制御モジュール(電子装置)の詳細について説明する。
図10は、本発明の実施の形態2による通信制御装置において、その主要部の構成例を示すブロック図である。図10に示す通信IFモジュール(通信制御装置)MDLifは、例えば、配線基板PCB1上に、マイクロコントローラ等の制御デバイス(半導体チップ)MCUcが実装された構成となっている。また、配線基板PCB1には、図示は省略しているが、ホストコントローラHCTLに接続するためのコネクタや、バスシステムBSYS[1]〜BSYS[4]に接続するためのコネクタ等も実装されている。
図11は、本発明の実施の形態2による電子装置において、その主要部の構成例を示すブロック図である。ここでは、被制御モジュール(電子装置)がモータモジュールMDLmである場合を例とする。図11に示すモータモジュールMDLmは、例えば、配線基板PCB2上に、マイクロコントローラ等の制御デバイス(半導体チップ)MCUmと、モータMTと、が実装された構成となっている。また、配線基板PCB2には、図示は省略しているが、I2CバスBS1およびGPIOバスBS2に接続するためのコネクタや、、モータMTを駆動するためのモータドライバ等も実装されている。
図12は、図11の電子装置において、フルI2Cインタフェース周りの主要部の構成例を示すブロック図である。ここでは、被制御モジュール(電子装置)のフルI2Cインタフェースを例に説明するが、通信IFモジュールMDLifのフルI2Cインタフェースも同様の構成および動作となる。
図13は、図10の通信制御装置において、簡易I2Cインタフェース周りの主要部の構成例を示すブロック図である。図13に示す簡易I2CインタフェースIIFsは、送受信データ用シフトレジスタSREGと、ACK検出回路ACDTと、通信制御回路CCTLsと、データ用送信バッファBFDoおよびデータ用受信バッファBFDiと、クロック用送信バッファBFCoおよびクロック用受信バッファBFCiと、を備える。すなわち、図13の簡易I2CインタフェースIIFsは、図12のフルI2CインタフェースIIFfと比較して、スレーブ状態の動作のみで使用される各回路部を備えない構成となっている。
図14は、図10および図13の通信制御装置において、アドレス管理部の処理内容の一例を示すフロー図である。アドレス管理部ADMは、まず、ステップS201において、各GPIOインタフェースGIFを監視し、いずれかのGPIOインタフェースGIFで‘H’レベル(第1信号)を受信した際に、ステップS202に移行する。アドレス管理部ADMは、ステップS202において、新規に接続された被制御モジュールが存在することを認識する。
図15は、図11および図12の電子装置において、アドレス探索部の処理内容の一例を示すフロー図である。アドレス探索部ADSは、I2CバスBS1およびGPIOバスBS2に接続された際に、まず、‘H’レベル(第1信号)をGPIOインタフェースGIFを介してGPIOバスBS2へ送信する(ステップS301(第1処理))。次いで、アドレス探索部ADSは、フルI2CインタフェースIIFfを介してI2CバスBS1へマスタ宣言信号を送信する(ステップS302)。
《シリアル通信システムの構成(変形例[1])》
図16は、本発明の実施の形態3によるシリアル通信システムにおいて、その主要部の構成例を示す概略図である。図17は、図16の比較例として検討したシリアル通信システムにおいて、その主要部の構成例を示す概略図である。図16および図17では、通信IFモジュールMDLifと、複数の被制御モジュール(ここではモータモジュールMDLm[1],MDLm[2],…)とが、GPIOバスBS2を介して接続された構成例が示されている。
《シリアル通信システムの構成(変形例[2])》
図18は、本発明の実施の形態4によるシリアル通信システムにおいて、その主要部の構成例を示す概略図である。図18では、通信IFモジュールMDLifと、被制御モジュール(ここではモータモジュールMDLm)とが、I2CバスBS1およびGPIOバスBS2を介して接続された構成例が示されている。通信IFモジュールMDLif内の制御デバイスMCUcは、I2CバスBS1のデータ配線(SDA)およびクロック配線(SCL)にそれぞれ結合される外部端子PNsdおよび外部端子PNscと、GPIOバスBS2に結合される外部端子PNio1と、に加えて、外部端子PNio2を備える。
《シリアル通信システムの構成(変形例[3])》
図19は、本発明の実施の形態5によるシリアル通信システムにおいて、その主要部の構成例を示す概略図である。図19では、通信IFモジュールMDL2ifと、バスシステムBSYS[1]〜BSYS[4]内の被制御モジュールとが、I2CバスBS1[1]〜BS1[4]および差動バスBS4[1]〜BS4[4]を介して接続された構成例が示されている。ここでは、被制御モジュールの構成を、バスシステムBSYS[1]内のモータモジュールMDL2m[1]を代表例に説明する。
本実施の形態によるシリアル通信システムのプラグアンドプレイ方法は、第1および第2シリアルバスと、制御ユニットと、複数の電子装置と、を用いる。制御ユニットは、第1および第2シリアルバスに結合され、アドレスを含んだ第1命令を第1シリアルバスへ送信する。複数の電子装置は、それぞれ、第1および第2シリアルバスに着脱可能であり、第1および第2シリアルバスに接続された状態で自身のアドレスを含んだ第1命令を第1シリアルバスから受信した場合に、肯定応答を第1シリアルバスへ送信する。ここで、複数の電子装置のそれぞれは、第1および第2シリアルバスに接続された際に、第1信号を第2シリアルバスへ送信する。制御ユニットは、第1信号を受信した際に、第1シリアルバスとの間の通信を停止する。複数の電子装置のそれぞれは、候補となるアドレスを含んだ第1命令を第1シリアルバスへ送信しながら、当該第1命令に対する肯定応答を受信しないアドレスを探索し、当該探索結果となるアドレスを第2シリアルバスへ送信する。制御ユニットは、当該探索結果となるアドレスを第2シリアルバスから受信する。
BS2 GPIOバス
BSYS バスシステム
CTLU 制御ユニット
GIF GPIOインタフェース
HCTL ホストコントローラ
IIFf フルI2Cインタフェース
IIFs 簡易I2Cインタフェース
MCU 制御デバイス
MDLif 通信IFモジュール
MDLm モータモジュール
MDLs センサモジュール
MT モータ
SEN センサ
Claims (20)
- 第1および第2シリアルバスと、
前記第1および第2シリアルバスに結合され、アドレスを含んだ第1命令を前記第1シリアルバスへ送信する制御ユニットと、
それぞれ、前記第1および第2シリアルバスに着脱可能であり、前記第1および第2シリアルバスに接続された状態で自身のアドレスを含んだ前記第1命令を前記第1シリアルバスから受信した場合に、肯定応答を前記第1シリアルバスへ送信する複数の電子装置と、
を備え、
前記複数の電子装置のそれぞれは、
前記第1および第2シリアルバスに接続された際に、第1信号を前記第2シリアルバスへ送信する第1処理と、
前記第1信号を送信したのち、候補となるアドレスを含んだ前記第1命令を前記第1シリアルバスへ送信しながら、当該第1命令に対する前記肯定応答を受信しないアドレスを探索する第2処理と、
前記第2処理の探索結果となるアドレスを前記第2シリアルバスへ送信する第3処理と、を実行し、
前記制御ユニットは、前記第1信号を受信した際に、前記第1シリアルバスとの間の通信を停止するスリープ状態に遷移し、前記探索結果となるアドレスを前記第2シリアルバスから受信する、
シリアル通信システム。 - 請求項1記載のシリアル通信システムにおいて、
前記複数の電子装置のそれぞれは、
前記第1命令を前記第1シリアルバスへ送信する命令送信部と、
前記第1命令を前記第1シリアルバスから受信する命令受信部と、
を備え、
前記制御ユニットは、前記第1命令を前記第1シリアルバスへ送信する命令送信部を備え、前記第1命令を前記第1シリアルバスから受信する命令受信部を備えない、
シリアル通信システム。 - 請求項2記載のシリアル通信システムにおいて、
前記第1シリアルバスは、I2C規格に基づくI2Cバスであり、
前記複数の電子装置のそれぞれは、前記I2C規格上のマスタ状態とスレーブ状態の両方で動作可能であり、
前記制御ユニットは、前記I2C規格上のマスタ状態のみで動作可能である、
シリアル通信システム。 - 請求項3記載のシリアル通信システムにおいて、
前記複数の電子装置のそれぞれは、前記第2処理において、前記第1信号を前記第2シリアルバスへ送信したのち、前記マスタ状態で動作するためのスタートコンディションを前記第1シリアルバスへ送信し、自身が前記マスタ状態となった場合に前記アドレスの探索を行い、
前記制御ユニットは、前記第1信号を受信した場合には、前記スリープ状態に遷移し、前記探索結果となるアドレスの受信を完了した場合には、前記スリープ状態から復帰し、前記スタートコンディションを前記第1シリアルバスへ送信する、
シリアル通信システム。 - 請求項3記載のシリアル通信システムにおいて、
前記複数の電子装置のそれぞれは、前記第3処理において、前記探索結果となるアドレスを前記第2シリアルバスへ送信すると共に、当該アドレスの送信タイミングと同期して、前記第1シリアルバスに含まれるクロック配線にクロック信号を送信し、
前記制御ユニットは、前記クロック配線から受信した前記クロック信号に同期して、前記探索結果となるアドレスを前記第2シリアルバスから1ビットずつ受信する、
シリアル通信システム。 - 請求項1記載のシリアル通信システムにおいて、
前記シリアル通信システムは、さらに、前記第1および第2シリアルバスを複数備え、
前記制御ユニットは、
前記複数の第1シリアルバスにそれぞれ結合される複数の第1シリアルインタフェースと、
前記複数の第2シリアルバスにそれぞれ結合される複数の第2シリアルインタフェースと、
を備え、
前記複数の第1シリアルインタフェースの少なくとも一部は、前記第1命令を前記第1シリアルバスへ送信する命令送信部を備え、前記第1命令を前記第1シリアルバスから受信する命令受信部を備えない、
シリアル通信システム。 - 請求項6記載のシリアル通信システムにおいて、
前記制御ユニットは、
前記複数の電子装置のそれぞれに対して、前記複数の電子装置をそれぞれ識別する装置識別子を含んだ第2命令を発行するホスト制御装置と、
前記ホスト制御装置との間で通信を行うホストインタフェースと、前記複数の第1および第2シリアルインタフェースと、アドレス管理用メモリと、を備える通信制御装置と、
を有し、
前記アドレス管理用メモリは、前記装置識別子と、前記複数の第1シリアルバスをそれぞれ識別するバス識別子と、当該バス識別子で識別される前記第1シリアルバス内でのアドレスと、の対応関係を保持し、
前記通信制御装置は、前記ホスト制御装置から前記第2命令を受信した際に、前記アドレス管理用メモリの対応関係に基づいて、所定のアドレスを含んだ前記第1命令を所定の前記第1シリアルバスへ送信し、前記探索結果となるアドレスを前記第2シリアルバスから受信した際に、当該アドレスを前記アドレス管理用メモリに登録する、
シリアル通信システム。 - 請求項1記載のシリアル通信システムにおいて、
前記第2シリアルバスは、1本のGPIOバスである、
シリアル通信システム。 - 請求項1記載のシリアル通信システムにおいて、
前記第2シリアルバスは、差動データを伝送する差動バスである、
シリアル通信システム。 - 第1および第2シリアルバスに着脱が可能な複数の電子装置を前記第1シリアルバスを介して制御する通信制御装置であって、
前記第1シリアルバスに前記複数の電子装置が接続された状態で、前記複数の電子装置のいずれかのアドレスを含んだ第1命令を前記第1シリアルバスへ送信することで当該電子装置を制御する第1シリアルインタフェースと、
前記第2シリアルバスに前記複数の電子装置が接続された状態で、前記複数の電子装置のいずれかからの信号を受信する第2シリアルインタフェースと、
前記第1および第2シリアルインタフェースを制御する制御部と、
を有し、
前記複数の電子装置のそれぞれは、前記第1および第2シリアルバスに接続された際に、第1信号を前記第2シリアルバスへ送信したのち、前記第1シリアルバスを用いて自身で使用可能なアドレスを探索し、当該探索結果となるアドレスを前記第2シリアルバスへ送信し、
前記通信制御装置は、前記第1信号を受信した際に、前記第1シリアルバスとの間の通信を停止するスリープ状態に遷移し、前記探索結果となるアドレスを前記第2シリアルバスから受信する、
通信制御装置。 - 請求項10記載の通信制御装置において、
前記第1シリアルインタフェースは、前記第1命令を前記第1シリアルバスへ送信する命令送信部を備え、前記第1命令を前記第1シリアルバスから受信する命令受信部を備えない、
通信制御装置。 - 請求項11記載の通信制御装置において、
前記第1シリアルバスは、I2C規格に基づくI2Cバスであり、
前記第1シリアルインタフェースは、前記I2C規格上のマスタ状態のみで動作可能であり、
前記制御部は、前記第2シリアルインタフェースで前記第1信号を受信した場合には、前記第1シリアルインタフェースを前記スリープ状態に遷移させ、前記第2シリアルインタフェースで前記探索結果となるアドレスの受信を完了した場合には、前記スリープ状態から復帰し、前記マスタ状態で動作するためのスタートコンディションを前記第1シリアルインタフェースを介して前記第1シリアルバスへ送信する、
通信制御装置。 - 請求項11記載の通信制御装置において、
前記第1および第2シリアルインタフェースは、それぞれ、複数の前記第1および第2シリアルバスにそれぞれ対応して複数設けられ、
前記複数の第1シリアルインタフェースの少なくとも一部は、前記命令送信部を備え、前記命令受信部を備えない、
通信制御装置。 - 請求項13記載の通信制御装置において、
前記通信制御装置は、さらに、
ホスト制御装置との間で通信を行うホストインタフェースと、
アドレス管理用メモリと、
を備え、
前記ホスト制御装置は、前記複数の電子装置のそれぞれに対して、前記複数の電子装置をそれぞれ識別する装置識別子を含んだ第2命令を発行し、
前記アドレス管理用メモリは、前記装置識別子と、前記複数の第1シリアルバスをそれぞれ識別するバス識別子と、当該バス識別子で識別される前記第1シリアルバス内でのアドレスと、の対応関係を保持し、
前記制御部は、前記ホスト制御装置から前記第2命令を受信した際に、前記アドレス管理用メモリの対応関係に基づいて、所定のアドレスを含んだ前記第1命令を所定の前記第1シリアルインタフェースを介して前記第1シリアルバスへ送信し、前記探索結果となるアドレスを前記第2シリアルバスから受信した際に、当該アドレスを前記アドレス管理用メモリに登録する、
通信制御装置。 - 請求項10記載の通信制御装置において、
前記第2シリアルバスは、1本のGPIOバスである、
通信制御装置。 - 第1および第2シリアルバスに着脱が可能な電子装置であって、
前記第1シリアルバスに接続された状態で、アドレスを含んだ第1命令を前記第1シリアルバスから受信し、当該アドレスが自身のアドレスの場合に、肯定応答を前記第1シリアルバスへ送信する第1シリアルインタフェースと、
前記第2シリアルバスへ信号を送信する第2シリアルインタフェースと、
前記第1および第2シリアルインタフェースを制御する制御部と、
を備え、
前記制御部は、
前記第1および第2シリアルバスに接続された際に、第1信号を前記第2シリアルインタフェースを介して前記第2シリアルバスへ送信する第1処理と、
前記第1信号を送信したのち、候補となるアドレスを含んだ前記第1命令を、前記第1シリアルインタフェースを介して前記第1シリアルバスへ送信しながら、当該第1命令に対する前記肯定応答を受信しないアドレスを探索する第2処理と、
前記第2処理の探索結果となるアドレスを前記第2シリアルインタフェースを介して前記第2シリアルバスへ送信する第3処理と、を実行する、
電子装置。 - 請求項16記載の電子装置において、
前記第1シリアルインタフェースは、
前記第1命令を前記第1シリアルバスへ送信する命令送信部と、
前記第1命令を前記第1シリアルバスから受信する命令受信部と、
を備える、
電子装置。 - 請求項17記載の電子装置において、
前記第1シリアルバスは、I2C規格に基づくI2Cバスであり、
前記第1シリアルインタフェースは、前記I2C規格上のマスタ状態とスレーブ状態の両方で動作可能であり、
前記制御部は、前記第2処理において、前記第1信号を前記第2シリアルバスへ送信したのち、前記マスタ状態で動作するためのスタートコンディションを前記第1シリアルインタフェースを介して前記第1シリアルバスへ送信し、自身が前記マスタ状態となった場合に前記アドレスの探索を行う、
電子装置。 - 請求項18記載の電子装置において、
前記制御部は、前記第3処理において、前記探索結果となるアドレスを前記第2シリアルバスへ送信すると共に、当該アドレスの送信タイミングと同期して、前記第1シリアルインタフェースを介して前記第1シリアルバスに含まれるクロック配線にクロック信号を送信する、
電子装置。 - 請求項16記載の電子装置において、
前記第1および第2シリアルインタフェースと、前記制御部とは、同一の半導体チップ上に形成され、
前記電子装置は、
前記半導体チップが実装される配線基板と、
前記配線基板に実装され、一端に前記第2シリアルバスが結合され、他端に固定電圧が供給される外部スイッチと、
を備え、
前記第2シリアルインタフェースは、前記外部スイッチのオン・オフを制御することで、前記第1信号の送信と前記探索結果となるアドレスの送信を行う、
電子装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014230697A JP6359955B2 (ja) | 2014-11-13 | 2014-11-13 | シリアル通信システム、通信制御装置および電子装置 |
US14/919,961 US10102177B2 (en) | 2014-11-13 | 2015-10-22 | Serial communication system, communication control unit, and electronic device for finding and assigning unused addresses |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014230697A JP6359955B2 (ja) | 2014-11-13 | 2014-11-13 | シリアル通信システム、通信制御装置および電子装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016095629A true JP2016095629A (ja) | 2016-05-26 |
JP6359955B2 JP6359955B2 (ja) | 2018-07-18 |
Family
ID=55961829
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014230697A Active JP6359955B2 (ja) | 2014-11-13 | 2014-11-13 | シリアル通信システム、通信制御装置および電子装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10102177B2 (ja) |
JP (1) | JP6359955B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019010683A (ja) * | 2017-06-29 | 2019-01-24 | セイコーエプソン株式会社 | ロボット制御装置およびロボットシステム |
JP2019201408A (ja) * | 2018-05-18 | 2019-11-21 | インフィニオン テクノロジーズ アクチエンゲゼルシャフトInfineon Technologies AG | 発光ダイオードドライバ、発光ダイオードモジュールおよび相応のシステム |
US11535038B1 (en) | 2021-12-28 | 2022-12-27 | Seiko Epson Corporation | Board, liquid accommodation container, and printing system |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20160236770A1 (en) * | 2015-02-16 | 2016-08-18 | Hamilton Sundstrand Corporation | Electronic Control with Interchangeable Subsystem Modules |
DE202016008325U1 (de) * | 2016-03-21 | 2017-07-28 | Inova Semiconductors Gmbh | Vorrichtung zur bidirektionalen Kommunikation |
CN107066413B (zh) * | 2016-12-30 | 2023-11-24 | 幻境(珠海)科技有限公司 | 一种用于处理多个总线设备数据的方法及其总线系统 |
US10649949B1 (en) * | 2017-12-19 | 2020-05-12 | United States Of America As Represented By The Administrator Of Nasa | Radiation hardened input/output expander with I2C and SPI serial interfaces |
CN108768391B (zh) * | 2018-04-16 | 2021-12-03 | 上海大学 | 一种基于树莓派和Python语言的频率合成器系统 |
KR102167621B1 (ko) * | 2018-11-07 | 2020-10-20 | 에스앤즈 주식회사 | 시리얼 인터페이스를 이용한 데이터 전송장치 |
US10585816B1 (en) * | 2018-12-07 | 2020-03-10 | Dell Products, L.P. | System and method for serial communication at a peripheral interface device |
JP7437910B2 (ja) * | 2019-10-29 | 2024-02-26 | 株式会社東芝 | 制御システム、制御方法、ロボットシステム、プログラム、及び記憶媒体 |
CN112148338B (zh) * | 2020-09-16 | 2022-06-03 | 北京算能科技有限公司 | 电源管理电路、芯片及其升级方法及服务器 |
FR3120267B1 (fr) | 2021-02-26 | 2024-03-15 | St Microelectronics Rousset | Communication sur bus I2C |
CN113285856B (zh) * | 2021-07-22 | 2021-11-02 | 翱捷科技(深圳)有限公司 | 数据传输时延的处理方法及系统和数据传输方法及系统 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001134525A (ja) * | 1999-11-01 | 2001-05-18 | Ricoh Co Ltd | Id発生装置 |
JP2002217905A (ja) * | 2001-01-19 | 2002-08-02 | Nippon Conlux Co Ltd | 自動販売機の端末id決定方法および周辺装置 |
JP2014016907A (ja) * | 2012-07-10 | 2014-01-30 | Renesas Electronics Corp | 通信システムおよびアドレス割当て方法 |
WO2014155721A1 (ja) * | 2013-03-29 | 2014-10-02 | 富士通株式会社 | 接続制御装置、情報処理装置、及び接続制御方法 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6363437B1 (en) | 1999-01-07 | 2002-03-26 | Telefonaktiebolaget Lm Ericsson (Publ) | Plug and play I2C slave |
US20040225814A1 (en) * | 2001-05-29 | 2004-11-11 | Ervin Joseph J. | Method and apparatus for constructing wired-AND bus systems |
US7149838B2 (en) * | 2001-05-29 | 2006-12-12 | Sun Microsystems, Inc. | Method and apparatus for configuring multiple segment wired-AND bus systems |
US7013355B2 (en) * | 2003-01-09 | 2006-03-14 | Micrel, Incorporated | Device and method for improved serial bus transaction using incremental address decode |
KR20050076924A (ko) * | 2004-01-26 | 2005-07-29 | 삼성전자주식회사 | 양방향 통신이 가능한 i2c 통신시스템 및 그 방법 |
DE102005019970B4 (de) * | 2005-04-27 | 2007-04-26 | Phoenix Contact Gmbh & Co. Kg | Adressvergabe für sichere Busteilnehmer |
EP1877916B1 (en) * | 2005-04-29 | 2010-02-17 | Nxp B.V. | Dynamic 12c slave device address decoder |
CN101208682B (zh) * | 2005-04-29 | 2011-10-05 | Nxp股份有限公司 | 具有锁存服务请求的从设备 |
WO2006117749A1 (en) * | 2005-04-29 | 2006-11-09 | Koninklijke Philips Electronics, N.V. | Simultaneous control of multiple i/o banks in an i2c slave device |
US7711867B2 (en) * | 2005-04-29 | 2010-05-04 | Nxp B.V. | Programming parallel 12C slave devices from a single 12C data stream |
DE602006012476D1 (de) * | 2005-04-29 | 2010-04-08 | Nxp Bv | Einrichtungsidentifikationscodierung integrierter slave-schaltungseinrichtungen |
JP2008539644A (ja) * | 2005-04-29 | 2008-11-13 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | プログラマブル書込みトランザクションサイクルを有するi2cスレーブ装置 |
US7698459B2 (en) * | 2006-03-16 | 2010-04-13 | Tellabs Operations, Inc. | Method and system for identifying a device address |
US8806083B2 (en) * | 2007-05-15 | 2014-08-12 | Texas Instruments Incorporated | Identification address configuration circuit and method without use of dedicated address pins |
US20080307134A1 (en) * | 2007-06-05 | 2008-12-11 | Geissler Andrew J | I2C bus interface and protocol for thermal and power management support |
US8489786B2 (en) * | 2009-11-09 | 2013-07-16 | Stmicroelectronics International N.V. | Acknowledgement management technique for supported command set of SMBUS/PMBUS slave applications |
TW201210256A (en) * | 2010-08-24 | 2012-03-01 | Hon Hai Prec Ind Co Ltd | Apparatus and method for testing SNMP card |
FR3009633B1 (fr) * | 2013-08-08 | 2017-02-24 | Stmicroelectronics Rousset | Communication sur bus i2c |
JP6198967B2 (ja) * | 2014-02-28 | 2017-09-20 | フィリップス ライティング ホールディング ビー ヴィ | バスアドレス割当て |
JP6426031B2 (ja) * | 2015-03-13 | 2018-11-21 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその制御方法 |
US9727506B2 (en) * | 2015-10-01 | 2017-08-08 | Sony Corporation | Communication system, communication system control method, and program |
US10120829B2 (en) * | 2016-11-23 | 2018-11-06 | Infineon Technologies Austria Ag | Bus device with programmable address |
-
2014
- 2014-11-13 JP JP2014230697A patent/JP6359955B2/ja active Active
-
2015
- 2015-10-22 US US14/919,961 patent/US10102177B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001134525A (ja) * | 1999-11-01 | 2001-05-18 | Ricoh Co Ltd | Id発生装置 |
JP2002217905A (ja) * | 2001-01-19 | 2002-08-02 | Nippon Conlux Co Ltd | 自動販売機の端末id決定方法および周辺装置 |
JP2014016907A (ja) * | 2012-07-10 | 2014-01-30 | Renesas Electronics Corp | 通信システムおよびアドレス割当て方法 |
WO2014155721A1 (ja) * | 2013-03-29 | 2014-10-02 | 富士通株式会社 | 接続制御装置、情報処理装置、及び接続制御方法 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019010683A (ja) * | 2017-06-29 | 2019-01-24 | セイコーエプソン株式会社 | ロボット制御装置およびロボットシステム |
JP2019201408A (ja) * | 2018-05-18 | 2019-11-21 | インフィニオン テクノロジーズ アクチエンゲゼルシャフトInfineon Technologies AG | 発光ダイオードドライバ、発光ダイオードモジュールおよび相応のシステム |
US11006507B2 (en) | 2018-05-18 | 2021-05-11 | Infineon Technologies Ag | Light-emitting diode driver, light-emitting diode module and corresponding system |
US11535038B1 (en) | 2021-12-28 | 2022-12-27 | Seiko Epson Corporation | Board, liquid accommodation container, and printing system |
US11535037B1 (en) | 2021-12-28 | 2022-12-27 | Seiko Epson Corporation | Device, board, liquid accommodation container, and printing system |
US11820150B2 (en) | 2021-12-28 | 2023-11-21 | Seiko Epson Corporation | Device, board, liquid accommodation container, and printing system |
US11872822B2 (en) | 2021-12-28 | 2024-01-16 | Seiko Epson Corporation | Board, liquid accommodation container, and printing system |
Also Published As
Publication number | Publication date |
---|---|
JP6359955B2 (ja) | 2018-07-18 |
US10102177B2 (en) | 2018-10-16 |
US20160140077A1 (en) | 2016-05-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6359955B2 (ja) | シリアル通信システム、通信制御装置および電子装置 | |
US10459862B2 (en) | Dynamic definition of slave address in I2C protocol | |
KR20180050728A (ko) | 멀티-노드 네트워크에서의 입력/출력 신호 브릿징 및 가상화 | |
CN102339267B (zh) | I2c地址转换 | |
US20090234998A1 (en) | Connection system | |
TWI671638B (zh) | 匯流排系統 | |
US20140013017A1 (en) | I2c to multi-protocol communication | |
JP2019508915A (ja) | メッセージングおよび入出力転送インターフェースのための最適レイテンシパケタイザ有限ステートマシン | |
JP2011166720A (ja) | 複数バージョンのusbと互換性があるマザーボード及び関連方法 | |
CN110858182A (zh) | 集成电路、总线系统以及其控制方法 | |
CN105279130A (zh) | 一种对同地址的多个i2c器件进行操作的方法 | |
CN108446139B (zh) | 一种fpga芯片的唤醒方法及装置 | |
US20150161075A1 (en) | I2c router system | |
CN103914167B (zh) | 计算机系统及其触控及显示数据传输装置与方法 | |
KR102169033B1 (ko) | 전력 최적화 시스템과 이의 구동 방법 | |
Corcoran | Two wires and 30 years: A tribute and introductory tutorial to the I2C two-wire bus | |
TW201908983A (zh) | 用於通信波形的短位址模式 | |
TWI719633B (zh) | 積體電路、匯流排系統及排程方法 | |
CN114996184B (zh) | 兼容实现spi或i2c从机的接口模块及数据传输方法 | |
Deepika et al. | Design of dual master I2C bus controller and interfacing it with DC motor | |
US11907155B2 (en) | Bus system connecting slave devices with single-wire data access communication | |
US20050102451A1 (en) | Programmable wireless receiver | |
KR102682606B1 (ko) | 디스플레이 장치 및 그의 드라이버 | |
US20090094402A1 (en) | Portable computer having auxiliary io apparatus and system setup method thereof | |
KR101490823B1 (ko) | Fpga를 활용한 장치 제어용 범용 i2c 인터페이스 장치 및 이를 이용한 통신 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170512 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180329 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180403 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180531 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180612 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180621 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6359955 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |