JP2016082292A - レベルシフト回路 - Google Patents
レベルシフト回路 Download PDFInfo
- Publication number
- JP2016082292A JP2016082292A JP2014208881A JP2014208881A JP2016082292A JP 2016082292 A JP2016082292 A JP 2016082292A JP 2014208881 A JP2014208881 A JP 2014208881A JP 2014208881 A JP2014208881 A JP 2014208881A JP 2016082292 A JP2016082292 A JP 2016082292A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- level shift
- voltage
- transistor
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 28
- 238000001514 detection method Methods 0.000 claims description 12
- 230000004048 modification Effects 0.000 description 7
- 238000012986 modification Methods 0.000 description 7
- 230000007423 decrease Effects 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Landscapes
- Dc-Dc Converters (AREA)
- Logic Circuits (AREA)
Abstract
【解決手段】制御端子に入力信号の電圧が入力されるトランジスタと、前記トランジスタの一方の端子に一端が接続された抵抗素子と、前記制御端子と前記抵抗素子の他端との間に接続されたコンデンサと、前記抵抗素子に電流を流す電流源と、を備えるレベルシフト回路としている。
【選択図】図3
Description
制御端子に入力信号の電圧が入力されるトランジスタと、
前記トランジスタの一方の端子に一端が接続された抵抗素子と、
前記制御端子と前記抵抗素子の他端との間に接続されたコンデンサと、
前記抵抗素子に電流を流す電流源と、を備える構成としている(第1の構成)。
前記入力信号は、負の電圧値をとり、
前記トランジスタは、pチャネルFETであり、
前記制御端子はゲートであり、前記一方の端子はソースであることとしてもよい(第2の構成)。
制御端子に所定電圧が印加される第2のトランジスタと、
前記第2のトランジスタの一方の端子に一端が接続された第2の抵抗素子と、
前記第2の抵抗素子に電流を流す第2の電流源と、を更に備えることとしてもよい(第4の構成)。
前記所定電圧はグランドレベルであり、
前記第2のトランジスタは、pチャネルFETであり、
前記第2のトランジスタの前記制御端子はゲートであり、前記一方の端子はソースであることとしてもよい(第6の構成)。
上記第4〜第6のいずれかの構成のレベルシフト回路と、
前記抵抗素子と前記コンデンサとの接続点に一方の入力端が接続され、前記第2の抵抗素子の他端に他方の入力端が接続されたコンパレータと、を備え、
前記入力信号は電流検出信号であることとしている(第7の構成)。
相補的にスイッチング制御される直列接続された第1のスイッチング素子及び第2のスイッチング素子と、
前記第1のスイッチング素子と前記第2のスイッチング素子との接続点に一端が接続されたコイルと、
前記入力信号は、前記第1のスイッチング素子と前記第の2スイッチング素子との前記接続点に発生する電圧信号である上記第7〜第9のいずれかの構成の過電流保護回路と、
を備えることとしている(第10の構成)。
次に、上記実施形態の変形例について述べる。当該変形例に係るスイッチング電源装置の構成を図6に示す。図6に示すスイッチング電源装置1’は、先述した実施形態に係る図1の構成に比べて、過電流保護回路1A’が相違している。
なお、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。
Q1、Q2 スイッチング素子
L1 コイル
C1 コンデンサ
1A 過電流保護回路
11 レベルシフト回路
12 コンパレータ
SW1 スイッチ
R21、R22 分圧抵抗
Q11 pnpトランジスタ
Q12 npnトランジスタ
Is 定電流源
CM11 カレントミラー回路
111 第1レベルシフト部
112 第2レベルシフト部
113 定電流回路
C11、C12 コンデンサ
R11、R12 抵抗
M11、M12 pチャネルMOSFET
T1 第1入力端
T2 第2入力端
Claims (10)
- 制御端子に入力信号の電圧が入力されるトランジスタと、
前記トランジスタの一方の端子に一端が接続された抵抗素子と、
前記制御端子と前記抵抗素子の他端との間に接続されたコンデンサと、
前記抵抗素子に電流を流す電流源と、を備えることを特徴とするレベルシフト回路。 - 前記入力信号は、負の電圧値をとり、
前記トランジスタは、pチャネルFETであり、
前記制御端子はゲートであり、前記一方の端子はソースであることを特徴とする請求項1に記載のレベルシフト回路。 - 前記pチャネルFETのドレインは、接地端に接続されることを特徴とする請求項2に記載のレベルシフト回路。
- 制御端子に所定電圧が印加される第2のトランジスタと、
前記第2のトランジスタの一方の端子に一端が接続された第2の抵抗素子と、
前記第2の抵抗素子に電流を流す第2の電流源と、を更に備えることを特徴とする請求項1〜請求項3のいずれか1項に記載のレベルシフト回路。 - 前記第2のトランジスタの前記制御端子と前記第2の抵抗素子の他端との間に接続された第2のコンデンサを更に備えることを特徴とする請求項4に記載のレベルシフト回路。
- 前記所定電圧はグランドレベルであり、
前記第2のトランジスタは、pチャネルFETであり、
前記第2のトランジスタの前記制御端子はゲートであり、前記一方の端子はソースであることを特徴とする請求項4又は請求項5に記載のレベルシフト回路。 - 請求項4〜請求項6のいずれか1項に記載のレベルシフト回路と、
前記抵抗素子と前記コンデンサとの接続点に一方の入力端が接続され、前記第2の抵抗素子の他端に他方の入力端が接続されたコンパレータと、を備え、
前記入力信号は電流検出信号であることを特徴とする過電流保護回路。 - 前記入力信号は、相補的にスイッチング制御される直列接続された第1のスイッチング素子と第2のスイッチング素子の接続点であってコイルの一端が接続された接続点に発生する電圧信号であることを特徴とする請求項7に記載の過電流保護回路。
- 前記第1のスイッチング素子と前記第2のスイッチング素子との前記接続点と、前記トランジスタの前記制御端子との間に、前記第1のスイッチング素子と前記第2のスイッチング素子のスイッチングに応じてオンオフされるスイッチが設けられることを特徴とする請求項8に記載の過電流保護回路。
- 相補的にスイッチング制御される直列接続された第1のスイッチング素子及び第2のスイッチング素子と、
前記第1のスイッチング素子と前記第2のスイッチング素子との接続点に一端が接続されたコイルと、
前記入力信号は、前記第1のスイッチング素子と前記第の2スイッチング素子との前記接続点に発生する電圧信号である請求項7〜請求項9のいずれか1項に記載の過電流保護回路と、
を備えることを特徴とするスイッチング電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014208881A JP6469409B2 (ja) | 2014-10-10 | 2014-10-10 | レベルシフト回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014208881A JP6469409B2 (ja) | 2014-10-10 | 2014-10-10 | レベルシフト回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016082292A true JP2016082292A (ja) | 2016-05-16 |
JP6469409B2 JP6469409B2 (ja) | 2019-02-13 |
Family
ID=55959031
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014208881A Active JP6469409B2 (ja) | 2014-10-10 | 2014-10-10 | レベルシフト回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6469409B2 (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61128627A (ja) * | 1984-11-28 | 1986-06-16 | Hitachi Ltd | 出力ゲ−ト回路 |
JP2013106371A (ja) * | 2011-11-10 | 2013-05-30 | Rohm Co Ltd | 過電流保護回路及びこれを用いたスイッチング電源装置 |
-
2014
- 2014-10-10 JP JP2014208881A patent/JP6469409B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61128627A (ja) * | 1984-11-28 | 1986-06-16 | Hitachi Ltd | 出力ゲ−ト回路 |
JP2013106371A (ja) * | 2011-11-10 | 2013-05-30 | Rohm Co Ltd | 過電流保護回路及びこれを用いたスイッチング電源装置 |
Also Published As
Publication number | Publication date |
---|---|
JP6469409B2 (ja) | 2019-02-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010226916A (ja) | スイッチング電源装置、及びその制御回路 | |
JP2006158067A (ja) | 電源ドライバ回路 | |
JP2016158321A (ja) | デッドタイム調整回路 | |
US10261113B2 (en) | Power converter with average current detection and the detecting circuit and method thereof | |
JP2011172320A (ja) | スイッチング制御回路 | |
WO2015008461A1 (ja) | 半導体素子の電流検出装置 | |
JP2014135816A (ja) | 電源装置 | |
JP2017107551A (ja) | 電源レギュレータ | |
US8599580B2 (en) | Buck converter | |
JP2017200115A (ja) | 自動調整発振器及びそれを用いたスイッチング電源 | |
JP6064947B2 (ja) | ゲート電位制御回路 | |
US20140184181A1 (en) | Power good signal generation circuit | |
JP6164183B2 (ja) | 電流制御回路 | |
JP6354937B2 (ja) | 駆動回路、集積回路装置及びチャージポンプ回路の制御方法 | |
US9318973B2 (en) | Driving device | |
JP2012114587A (ja) | 負荷駆動装置 | |
JP6469409B2 (ja) | レベルシフト回路 | |
US10396767B2 (en) | Semiconductor device | |
US20160026200A1 (en) | Power supply circuit | |
JP6155179B2 (ja) | 整流装置、オルタネータおよび電力変換装置 | |
CN102299624B (zh) | 开关控制电路、电源电路 | |
JP6202208B2 (ja) | パワー半導体素子の電流検出装置 | |
US10177644B1 (en) | Input current extraction from inductor current in a voltage converter | |
JP2006333104A (ja) | スイッチング回路 | |
JP6213381B2 (ja) | スイッチング電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170912 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180515 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180516 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180704 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190116 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6469409 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |