JP2016072425A - 配線基板の製造方法 - Google Patents
配線基板の製造方法 Download PDFInfo
- Publication number
- JP2016072425A JP2016072425A JP2014200194A JP2014200194A JP2016072425A JP 2016072425 A JP2016072425 A JP 2016072425A JP 2014200194 A JP2014200194 A JP 2014200194A JP 2014200194 A JP2014200194 A JP 2014200194A JP 2016072425 A JP2016072425 A JP 2016072425A
- Authority
- JP
- Japan
- Prior art keywords
- insulating panel
- insulating
- frame
- wiring board
- support surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【解決手段】主面に未硬化の絶縁層3が被着された絶縁パネルPを、絶縁パネルPの主面外周部を支持する支持面Mを有するフレームF上に、支持面Mおよび主面外周部を水平な状態にして載置するとともに主面外周部を支持面M上にクランプして固定した後、フレームFおよび絶縁パネルPを、支持面Mおよび主面外周部が垂直な状態となるように起立させた状態でオーブン内に投入して絶縁層3の硬化処理を行う配線基板Aの製造方法であって、絶縁パネルPをフレームF上に固定する際に、絶縁パネルPが上側に凸に撓むように付勢した状態で主面外周部を支持面M上に支持固定した後、付勢を解除して絶縁パネルPの自重により絶縁パネルPの撓みを平坦化し、その後、フレームFおよび絶縁パネルPを起立させることを特徴とする。
【選択図】図2
Description
配線基板Bは、コア用の絶縁板21と、コア用の配線導体22と、ビルドアップ用の絶縁層23と、ビルドアップ用の配線導体24と、ソルダーレジスト層25とから成る。
なお、このような配線基板を製造する場合は、量産性の観点から個別の配線基板となる複数の配線基板領域が間に切断領域を介して縦横の並びに一体的に配列された多数個取りの絶縁パネルが用いられることが多く、例えば絶縁パネルに周知のビルドアップ法を用いて加工を進めた後、最後に切断領域をダイシングにより切断して分割することで個別の配線基板が同時に多数個製造される。このような絶縁パネルは、例えば外形の寸法が500〜600mm程度の四角形状をしており、厚みが0.2〜2.0mm程度である。
このように、大きく撓んだ絶縁パネルPを分割して配線基板Bを形成すると、配線基板Bにも撓みが残ってしまい、半導体素子Sを配線基板Bに実装するときに、半導体素子接続パッド28と半導体素子Sの電極Tとの間隔にバラツキが生じてしまうため、半田を介して両者を接続することができない個所が生じ、半導体素子Sを安定的に作動させることができないという問題がある。
配線基板Aは、コア用の絶縁板1と、コア用の配線導体2と、ビルドアップ用の絶縁層3と、ビルドアップ用の配線導体4と、ソルダーレジスト層5とから成る。
本例では、コア用の絶縁板1の上下面にビルドアップ用の絶縁層3が1層ずつ積層された例を示したが、2層以上積層されていても構わない。
絶縁パネルPは、例えば次のように形成される。まず、ガラスクロスにエポキシ樹脂やビスマレイミドトリアジン樹脂等の絶縁材料を含浸させて硬化された絶縁板を準備する。そして、この絶縁板を主面が水平となる状態にして、ドリル加工やブラスト加工により絶縁板にスルーホール6を形成することでコア用の絶縁板1を形成する。そして、周知のサブトラクティブ法を施して、銅めっき等の良導電性金属から成るコア用の配線導体2を形成する。そして、その上にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂から成る未硬化の絶縁シートを貼着することでビルドアップ用の絶縁層3を形成する。なお、絶縁シートの貼着は、絶縁パネルPを水平な状態にして行われる。
このとき、絶縁パネルPが上側に凸に撓むようにガイドGにより付勢した状態で主面外周部を支持面M上にクランプして固定することが重要である。支持面Mから凸部の頂点までの高さは、およそ5〜10mm程度であることが好ましい。
ガイドGは、例えば円筒状の塩化ビニル管を、フレームFの支持面Mよりも5〜10mm程度高い位置に長手方向を水平に配置すればよい。なお、ガイドGを使用する場合は、ガイドGが絶縁パネルPの切断領域に対応する位置に配置することで、絶縁パネルPとガイドGとが接触するときに、ビルドアップ用の絶縁層3表面に形成されたビルドアップ用の配線導体4が損なわれることを回避できる。
A 配線基板
F フレーム
M 支持面
P パネル
Claims (2)
- 主面に未硬化の絶縁層が被着された絶縁パネルを、該絶縁パネルの主面外周部を支持する支持面を有するフレーム上に、前記支持面および前記主面外周部を水平な状態にして載置するとともに前記主面外周部を前記支持面上にクランプして固定した後、該フレームおよび前記絶縁パネルを、前記支持面および前記主面外周部が垂直な状態となるように起立させた状態でオーブン内に投入して前記絶縁層の硬化処理を行う配線基板の製造方法であって、前記絶縁パネルを前記フレーム上に固定する際に、前記絶縁パネルが上側に凸に撓むように付勢した状態で前記主面外周部を前記支持面上に支持固定した後、前記付勢を解除して前記絶縁パネルの自重により該絶縁パネルの撓みを平坦化し、その後、前記フレームおよび前記絶縁パネルを起立させることを特徴とする配線基板の製造方法。
- 前記付勢は、前記絶縁パネルの中央部を前記支持面よりも高いガイドにより支持することにより行われることを特徴とする請求項1記載の配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014200194A JP6280013B2 (ja) | 2014-09-30 | 2014-09-30 | 配線基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014200194A JP6280013B2 (ja) | 2014-09-30 | 2014-09-30 | 配線基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016072425A true JP2016072425A (ja) | 2016-05-09 |
JP6280013B2 JP6280013B2 (ja) | 2018-02-14 |
Family
ID=55865129
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014200194A Active JP6280013B2 (ja) | 2014-09-30 | 2014-09-30 | 配線基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6280013B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107696526A (zh) * | 2017-11-05 | 2018-02-16 | 无锡山秀科技有限公司 | 一种碳纤维板防变形烘烤支架 |
CN110070958A (zh) * | 2018-01-22 | 2019-07-30 | 住友电气工业株式会社 | 被覆电线及多芯电缆 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000091734A (ja) * | 1998-09-17 | 2000-03-31 | Ryouwa:Kk | プリント配線板の製造方法 |
JP2004307976A (ja) * | 2003-04-10 | 2004-11-04 | Semiconductor Energy Lab Co Ltd | マスク、容器、および製造装置 |
JP2011035375A (ja) * | 2009-07-07 | 2011-02-17 | Murata Mfg Co Ltd | 複合基板の製造方法 |
JP2012119461A (ja) * | 2010-11-30 | 2012-06-21 | Ajinomoto Co Inc | 金属張積層板の製造方法 |
-
2014
- 2014-09-30 JP JP2014200194A patent/JP6280013B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000091734A (ja) * | 1998-09-17 | 2000-03-31 | Ryouwa:Kk | プリント配線板の製造方法 |
JP2004307976A (ja) * | 2003-04-10 | 2004-11-04 | Semiconductor Energy Lab Co Ltd | マスク、容器、および製造装置 |
JP2011035375A (ja) * | 2009-07-07 | 2011-02-17 | Murata Mfg Co Ltd | 複合基板の製造方法 |
JP2012119461A (ja) * | 2010-11-30 | 2012-06-21 | Ajinomoto Co Inc | 金属張積層板の製造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107696526A (zh) * | 2017-11-05 | 2018-02-16 | 无锡山秀科技有限公司 | 一种碳纤维板防变形烘烤支架 |
CN107696526B (zh) * | 2017-11-05 | 2023-10-24 | 无锡山秀科技有限公司 | 一种碳纤维板防变形烘烤支架 |
CN110070958A (zh) * | 2018-01-22 | 2019-07-30 | 住友电气工业株式会社 | 被覆电线及多芯电缆 |
Also Published As
Publication number | Publication date |
---|---|
JP6280013B2 (ja) | 2018-02-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6213760B2 (ja) | 一体的構成要素を備えた多層電子支持構造体及び多層電子支持構造体を剛性化するためのプロセス | |
US20140146500A1 (en) | Multi-piece substrate | |
US20160081191A1 (en) | Printed circuit board and manufacturing method thereof | |
JP5955102B2 (ja) | 配線基板およびその製造方法 | |
JP6280013B2 (ja) | 配線基板の製造方法 | |
JP2014096468A (ja) | 複合配線板及び複合配線板の製造方法 | |
JP2016048768A (ja) | 配線板及び半導体装置の製造方法 | |
JP2015133342A (ja) | 配線基板の製造方法 | |
US9801275B2 (en) | Printed circuit board and method of manufacturing the same | |
EP3132662B1 (en) | Method to align surface mount packages for thermal enhancement | |
JP2011138890A (ja) | 部品内蔵基板とその製造方法 | |
JP4975664B2 (ja) | 多数個取り配線基板の製造方法、及び多数個取り配線基板の中間製品 | |
TW201507565A (zh) | 配線基板 | |
JP4462057B2 (ja) | 内層回路用部材及びそれを用いた多層配線回路基板及びその製造方法 | |
JP2012033528A (ja) | 集合配線基板 | |
KR102105400B1 (ko) | 기판 스트립 | |
WO2014041627A1 (ja) | 部品内蔵基板の製造方法 | |
KR101387208B1 (ko) | 임베디드 기판 제조방법 및 임베디드 기판 | |
JP5360404B2 (ja) | 部品内蔵基板の製造方法 | |
JP2015170634A (ja) | 複合配線板及び複合配線板の製造方法 | |
KR101563164B1 (ko) | 리드 프레임 | |
JP5187926B2 (ja) | 配線基板の製造方法 | |
JP5685098B2 (ja) | 電子部品の製造方法 | |
JP2015019035A (ja) | 配線板の製造方法、配線板の反り修正方法及び配線板の製造装置 | |
US20170064813A1 (en) | Assembled board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20160401 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170410 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171219 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180118 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6280013 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |