JP2016058579A - 寄生素子抽出装置及び方法、並びに寄生素子抽出プログラム - Google Patents
寄生素子抽出装置及び方法、並びに寄生素子抽出プログラム Download PDFInfo
- Publication number
- JP2016058579A JP2016058579A JP2014184317A JP2014184317A JP2016058579A JP 2016058579 A JP2016058579 A JP 2016058579A JP 2014184317 A JP2014184317 A JP 2014184317A JP 2014184317 A JP2014184317 A JP 2014184317A JP 2016058579 A JP2016058579 A JP 2016058579A
- Authority
- JP
- Japan
- Prior art keywords
- parasitic element
- electronic circuit
- path
- extraction
- connection information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【課題】十分な精度でかつ従来技術に比較して短い抽出時間で寄生素子を抽出することができる寄生素子抽出装置を提供する。【解決手段】電子回路の各配線の寄生素子の抽出を行う寄生素子抽出処理を実行する制御手段を備える寄生素子抽出装置において、上記制御手段は、上記電子回路の論理回路接続情報であるネットリストと、上記電子回路のタイミング制約を規定するタイミング制約条件と、上記論理回路接続情報で使用されるセルと上記セルのピン情報に基づいて、上記電子回路において所定のパス毎に選別してネット記述ファイルを生成し、配置配線データと上記ネット記述ファイルとに基づいて、上記選別されたパス毎に所定の抽出精度を設定して当該電子回路の各配線の寄生素子を抽出して、当該寄生素子を含む回路接続情報を生成する。【選択図】図3
Description
本発明は、例えば半導体集積回路などの電子回路における寄生素子を抽出する寄生素子抽出装置及び方法、並びにそれを用いた寄生素子抽出プログラムに関する。
近年、半導体集積回路におけるプロセスの微細化に伴う回路規模の増大により、配置配線後の回路動作の検証作業が膨大なものとなってきている。特に、配置配線データから配線上の寄生素子を抽出し、配線の寄生素子を含む回路接続情報の作成に多くの工数を必要としている。通常、配置配線データから寄生素子を含む回路接続情報を作成する際には、LPE(Layout Parasitic Extraction)ツールを用いるが、このときの抽出精度の設定は、抽出対象の電子回路の全ての配線に対して一律に設定される。例えば、寄生容量素子抽出については、最小抽出容量値となるしきい値を与え、このしきい値以下の容量素子については寄生素子を含む回路接続情報から除外される。
例えば、配置配線データから抽出対象とするネットの分類や選別により、寄生素子抽出の短時間の実施に結び付ける技術は、過去において提案されている。特許文献1では、配線を駆動するセルの駆動力に応じてネットの抽出精度を変更する手法が提案されている。また、特許文献2では、回路を構成する各パスに対して遅延を計算することにより、タイミング制約が緩いパスを抽出対象から除外する手法が提案されている。また、特許文献3では、注目ネットに対する隣接するネットの電位が相対的にどのような動作をするかを考慮した分類を実施後、寄生素子抽出工程につなげる方法が提案されている。
プロセスの微細化により、より高精度の静的タイミング検証が要求されており、その要求を満足するためには、高精度の寄生素子を含む回路接続情報が必要となっている。前述の例で言えば、最小抽出容量値の設定を小さくすれば抽出される回路接続情報の精度は向上するが、LPEツールによる抽出の実行時間が長くなってしまう。また逆に、前述のしきい値を大きく設定すれば、抽出時間は短くなるが、その引き換えに、十分な精度を持った寄生素子を含む回路接続情報が得られないことになる。
本発明の目的は以上の問題点を解決し、例えば半導体集積回などの電子回路における寄生素子を抽出する寄生素子抽出装置において、十分な精度でかつ従来技術に比較して短い抽出時間で寄生素子を抽出することができる寄生素子抽出装置を提供することにある。
本発明の一態様に係る寄生素子抽出装置は、電子回路の各配線の寄生素子の抽出を行う寄生素子抽出処理を実行する制御手段を備える寄生素子抽出装置において、
上記制御手段は、
上記電子回路の論理回路接続情報であるネットリストと、上記電子回路のタイミング制約を規定するタイミング制約条件と、上記論理回路接続情報で使用されるセルと上記セルのピン情報に基づいて、上記電子回路において所定のパス毎に選別してネット記述ファイルを生成し、
配置配線データと上記ネット記述ファイルとに基づいて、上記選別されたパス毎に所定の抽出精度を設定して当該電子回路の各配線の寄生素子を抽出して、当該寄生素子を含む回路接続情報を生成することを特徴とする。
上記制御手段は、
上記電子回路の論理回路接続情報であるネットリストと、上記電子回路のタイミング制約を規定するタイミング制約条件と、上記論理回路接続情報で使用されるセルと上記セルのピン情報に基づいて、上記電子回路において所定のパス毎に選別してネット記述ファイルを生成し、
配置配線データと上記ネット記述ファイルとに基づいて、上記選別されたパス毎に所定の抽出精度を設定して当該電子回路の各配線の寄生素子を抽出して、当該寄生素子を含む回路接続情報を生成することを特徴とする。
従って、本発明に係る寄生素子抽出装置によれば、十分な精度でかつ従来技術に比較して短い抽出時間で寄生素子を抽出することができる寄生素子抽出装置を提供することができる。
以下、本発明に係る実施形態について図面を参照して説明する。なお、以下の各実施形態において、同様の構成要素については同一の符号を付している。
従来例での課題を解決するために、十分な寄生抽出精度を保持しつつ、簡易的に寄生素子抽出対象のネットを要求抽出精度別に分類することにより、短い実行時間で寄生素子抽出する手法を用いて寄生素子抽出装置を提供する。
例えば、配置配線後の回路動作検証時の静的タイミング解析では、データ信号の送信側フリップフロップセルと受信側フリップフロップセルとを接続するデータパスと、それらのフリップフロップセルにクロック信号を供給するクロックパスの遅延の競合が重要となる。これらのパスに対して選択的に高精度な抽出が可能であれば、タイミング検証時の精度を劣化させることなく、また、配置配線データ全体に対しての一律の高精度な設定は緩和されるため、抽出時間の削減が期待できる。
そこで、本発明に係る実施形態では、クロックパスとデータパスを論理回路接続情報、使用セル及びそれらのピン情報、タイミング制約条件から簡易的に選り分け寄生抽出を実行する手法を提案する。
図1は本発明の一実施形態に係る寄生素子抽出装置10の構成を示すブロック図である。図1において、寄生素子抽出装置10は例えば情報処理装置であるディジタル計算機にてなり、図3の寄生素子抽出処理を実行することにより、コンピュータを利用して例えば半導体集積回路などの電子回路の各配線の寄生素子を抽出することを特徴としている。
以下、本実施形態に係る寄生素子抽出装置10の構成及び処理について詳述する。
図1において、寄生素子抽出装置10は、
(a)当該寄生素子抽出装置10の動作及び処理を演算及び制御するコンピュータのCPU(中央演算処理装置)20と、
(b)オペレーションプログラムなどの基本プログラム及びそれを実行するために必要なデータを格納するROM(読み出し専用メモリ)21と、
(c)CPU20のワーキングメモリとして動作し、当該寄生素子抽出処理で必要なパラメータやデータを一時的に格納するRAM(ランダムアクセスメモリ)22と、
(d)当該寄生素子抽出処理において用いる各種データ、情報及びファイル(図2参照。)を格納するためのハードディスクメモリ23と、
(e)例えばハードディスクメモリで構成され、CD−ROMドライブ装置45を用いて読み込んだ、図3の寄生素子抽出処理の処理プログラム(当該寄生素子抽出プログラムはコンピュータにより実行可能なプログラムである。)を格納するプログラムメモリ24と、
(f)所定のデータや指示コマンドを入力するためのキーボード41に接続され、キーボード41から入力されたデータや指示コマンドを受信して所定の信号変換などのインターフェース処理を行ってCPU20に伝送するキーボードインターフェース31と、
(g)ディスプレイ43上で指示コマンドを入力するためのマウス42に接続され、マウス42から入力されたデータや指示コマンドを受信して所定の信号変換などのインターフェース処理を行ってCPU20に伝送するマウスインターフェース32と、
(h)CPU20によって処理されたデータや設定指示画面、生成されたデータを表示するディスプレイ43に接続され、表示すべき画像データをディスプレイ43用の画像信号に変換してディスプレイ43に出力して表示するディスプレイインターフェース33と、
(i)CPU20によって処理されたデータなどを印字するプリンタ44に接続され、印字すべき印字データの所定の信号変換などを行ってプリンタ44に出力して印字するプリンタインターフェース34と、
(j)CD−ROM45aから寄生素子抽出プログラムのプログラムデータを読み出すCD−ROMドライブ装置45に接続され、当該プログラムデータを所定の信号変換などを行ってプログラムメモリ24に転送するドライブ装置インターフェース35とを備え、
これらの回路等20〜24、31〜35はバス30を介して接続される。
(a)当該寄生素子抽出装置10の動作及び処理を演算及び制御するコンピュータのCPU(中央演算処理装置)20と、
(b)オペレーションプログラムなどの基本プログラム及びそれを実行するために必要なデータを格納するROM(読み出し専用メモリ)21と、
(c)CPU20のワーキングメモリとして動作し、当該寄生素子抽出処理で必要なパラメータやデータを一時的に格納するRAM(ランダムアクセスメモリ)22と、
(d)当該寄生素子抽出処理において用いる各種データ、情報及びファイル(図2参照。)を格納するためのハードディスクメモリ23と、
(e)例えばハードディスクメモリで構成され、CD−ROMドライブ装置45を用いて読み込んだ、図3の寄生素子抽出処理の処理プログラム(当該寄生素子抽出プログラムはコンピュータにより実行可能なプログラムである。)を格納するプログラムメモリ24と、
(f)所定のデータや指示コマンドを入力するためのキーボード41に接続され、キーボード41から入力されたデータや指示コマンドを受信して所定の信号変換などのインターフェース処理を行ってCPU20に伝送するキーボードインターフェース31と、
(g)ディスプレイ43上で指示コマンドを入力するためのマウス42に接続され、マウス42から入力されたデータや指示コマンドを受信して所定の信号変換などのインターフェース処理を行ってCPU20に伝送するマウスインターフェース32と、
(h)CPU20によって処理されたデータや設定指示画面、生成されたデータを表示するディスプレイ43に接続され、表示すべき画像データをディスプレイ43用の画像信号に変換してディスプレイ43に出力して表示するディスプレイインターフェース33と、
(i)CPU20によって処理されたデータなどを印字するプリンタ44に接続され、印字すべき印字データの所定の信号変換などを行ってプリンタ44に出力して印字するプリンタインターフェース34と、
(j)CD−ROM45aから寄生素子抽出プログラムのプログラムデータを読み出すCD−ROMドライブ装置45に接続され、当該プログラムデータを所定の信号変換などを行ってプログラムメモリ24に転送するドライブ装置インターフェース35とを備え、
これらの回路等20〜24、31〜35はバス30を介して接続される。
図2は図1のハードディスクメモリ23の構成を示すブロック図である。図2において、ハードディスクメモリ23は以下のデータ、情報又はファイルを格納する処理データメモリ23aを含む。これらのデータ等については詳細後述する。
(a)配置配線データ110、
(b)論理回路接続情報(ネットリスト)120、
(c)タイミング制約条件130、
(d)セル及びピン情報140、
(e)ネット記述ファイル160、
(f)抽出精度設定ファイル170、及び
(g)寄生素子を含む回路接続情報190。
(a)配置配線データ110、
(b)論理回路接続情報(ネットリスト)120、
(c)タイミング制約条件130、
(d)セル及びピン情報140、
(e)ネット記述ファイル160、
(f)抽出精度設定ファイル170、及び
(g)寄生素子を含む回路接続情報190。
図3は図1の寄生素子抽出装置10によって実行される寄生素子抽出処理を示すフローチャートである。また、図4は図2及び図3の配置配線データ110の一例を示す図である。
ここで、配置配線データ110は、レイアウトを実行した配線パターンが格納されている。図4では、実際の電子回路の物理的形状すなわち回路レイアウトを示している。ここでは、例えば、入力ネットIN1については、インバータセルinv1、フリップフロップセルff1、インバータセルinv2とinv3、フリップフロップセルff2を経由し、出力ネットOUT1へ接続されている。図4に示した回路レイアウトは、後に説明する論理回路接続情報120に基づいて作成されるものである。なお、配置配線データ110の実態は、図4の回路レイアウトを文字列や数値列で記述したデータである。
図5は図2及び図3の論理回路接続情報120の一例を示す図である。論理回路接続情報120では、回路の論理仕様を実現するためのセルとセル間の接続を示す回路接続情報が定義されている。図5の一例に示すように、例えば、インスタンス名inv1のインバータセルの入力ピンIはIN1と接続され、出力ピンOはネットNET1に接続され、ネットNET1はインスタンス名ff1のフリップフロップセルのデータピンDに接続されている。さらに、このフリップフロップセルの出力ピンQはネットNET2に接続され、ネットNET2はインスタンス名inv2のインバータセルの入力ピンIと接続されている。このように、論理回路接続情報120では、電子回路の構成要素である各セル間の論理回路接続情報が記述されている。
図6は図2及び図3のタイミング制約条件130の一例を示す図である。タイミング制約条件130は、設計要求に応じたタイミングを規定する制約条件であり、例えば、クロック周波数の指定や、電子回路の入出力ポートへの遅延を指定するものであり、通常は静的タイミング解析時に使用される。図6はこのタイミング制約条件130の具体例である。タイミング制約の記述には様々なコマンドが用意されているが、ここでは、後に用いる「create_clockとcreate_generated_clock」の記述のみを例示している。図6の「create_clock」においては、ポートIN2には周期1のクロックをクロック信号名CLK2で与える、といった内容が設定されている。
図7は図2及び図3のセル及びピン情報140の一例を示す図である。セル及びピン情報140は、論理回路接続情報120で設定されている全てのフリップフロップセルのセル名とそのピン名とその属性が記述されている。図7に示すように、セル名FF1X1に続いて、このセルが有する3つのピン名CLK、D、Qが記載され、続いて、「in in out」としてこの3つのピンそれぞれの入出力属性が示されている。また、セル名FF2X4の4つ目のピンQBARについては、「out」として出力ピンであることを示している。
抽出対象の電子回路のクロックパス及びデータパスの選別は、パス選別工程150において実施する。まず、タイミング制約条件130に記述されているクロック信号に関する制約条件「create_clock」と「create_generated_clock」のコマンド記述から、クロック信号を定義しているポート情報を取得する。そして、このポートから論理回路を経て接続される全てのフリップフロップセルのクロックピンまでのパス情報を論理回路接続情報120より得る。
この工程について図5と図6を用いて説明する。図6の「create_clock」よりクロック信号を定義しているポートとしてIN2を取得する。このポートIN2に関しては、図5の論理回路接続情報120より、最初にインバータセルinv4の入力ピンIが受け、ネットNET5を経由して、インバータセルinv5の入力ピンIとフリップフロップセルff1のクロックピンCLKに渡っていることが分かる。さらに、インバータセルinv5の入力ピンI以降は、ネットNET6、ネットNET7を経由して、フリップフロップセルff2のクロックピンCLKに接続されていることが分かる。すなわち、「create_clock」によって得られるクロックポートIN2のクロックパスは、ネットNET5、ネットNET6、ネットNET7で構成されると見て取れる。このように、このパス特定作業をタイミング制約条件130に記述されているクロック信号に関する制約条件全てに対して実行することにより、抽出対象の電子回路のクロックパスを網羅し、それらを構成するネットを特定できる。
次に、抽出対象の電子回路のデータパス情報の取得は、論理回路接続情報120とセル及びピン情報140とを用いて実施する。セル及びピン情報140に記載されているピンの入出力属性から各フリップフロップセルのデータ信号に関する入出力ピンが特定できる。従って、送信側フリップフロップセルのデータ出力ピンQやQBARを始点にして、受信側フリップフロップセルのデータ入力ピンDを終点とするパスを論理回路接続情報120から回路接続情報をたどることで取得する。
この工程を図5と図7を用いて説明する。図7から、セル名FF1X1のデータ出力ピンは、「out」の記載から、3つ目に定義されているピンQであることが分かる。図5において、このセルが使用されているのはフリップフロップセルff1とフリップフロップセルff2であるが、ここでは、フリップフロップセルff1に着目すると、このピンQにはネットNET2が接続している。さらに、このネットNET2は、インバータセルinv2とインバータセルinv3を通過し、ネットNET3、ネットNET4を経由して、フリップフロップセルff2のデータ入力ピンDにたどりついている。すなわち、フリップフロップセルff1のデータ出力ピンQから始まるデータパスは、ネットNET5、ネットNET6、ネットNET7から構成されると見て取れる。このように、このパス特定作業を論理回路接続情報120に記載されている全てのフリップフロップセルのデータ出力ピンに対して実行することにより、抽出対象の電子回路のデータパスを網羅し、それらを構成するネットを特定できる。
前記のパス選別工程150により取得されたクロックパス及びデータパスの情報から、その構成要素であるネット情報をクロックパス及びデータパス別に分類し、ネット記述ファイル160に格納する。また、ネット記述ファイル160には、クロックパス及びデータパス以外のパスを構成するネット情報も格納する。
図8にネット記述ファイル160の一例を示す。クロックパス、データパス及びそれら以外のパスそれぞれに属するネットが記載されている。なお、パス選別工程150においては、パス遅延を計算するといった高い計算負荷の処理が介在する訳ではなく、論理回路接続情報120から回路接続情報を探索するだけであり計算負荷は低い。
さらに、配置配線データ110、ネット記述ファイル160、抽出精度設定ファイル170を入力情報として寄生素子抽出工程180を実施し、寄生素子を含む回路接続情報190を得る。ここで、抽出精度設定ファイル170は、クロックパス、データパス、それら以外のパスに対して、寄生素子抽出時にそれぞれどのような精度で抽出するかを指定するものがある。例えば、クロックパスとデータパスに対しては許容相対誤差3%の抽出精度、それら以外のパスに対しては許容相対誤差10%の抽出誤差といった要求精度が設定されている。寄生素子抽出工程180では、ネット記述ファイル160に記載されたクロックパス及びデータパスの構成要素であるネットとそれら以外のパスのネットに対して、抽出精度設定ファイル170で指定される精度に沿った寄生抽出を実行する。一般的な寄生素子抽出工程ではLPEツールが用いられる。そこでは、種々の典型的な基本配線パターンの寄生容量をフィールドソルバにより求め、それをデータベースとして保持し、抽出対象のレイアウトと基本配線パターンとの形状の類似性を考慮し、抽出対象の各ネットの寄生素子を算出する。このようなアルゴリズムであるため、抽出対象のレイアウトと基本配線パターンとの形状のかい離が大きい場合、所定のしきい値よりも高い高精度の抽出は、上記しきい値よりも低い低精度の抽出に比べより実行時間を有することになる。
本実施形態では、LPEツールの類似性考慮の際の判定基準にパス毎の依存性を持たせる。すなわち、ネット記述ファイル160で指定されるパス毎に、抽出精度設定ファイル170で要求される抽出精度を達成するような抽出を行う。これにより、クロックパスとデータパスに対しては厳しい類似性チェックが課せられ、寄生精度を落とすことはなく、他方、それ以外のパスに対しては緩い類似性の判定基準が適用され、抽出時間の短縮が図れる。このようにパス毎の抽出精度に選択性を持たせることにより、全パスに対して高精度の一律の類似性チェックを課す寄生抽出工程よりも短時間で寄生抽出結果が得られる。
図9は図2及び図3の寄生素子を含む回路接続情報190の一例を示す図である。図9に示すように、寄生素子である寄生容量C1〜C16を含む。寄生素子抽出工程180後の抽出結果は、寄生素子を含む回路接続情報190に格納する。寄生素子を含む回路接続情報190は、DSPF(Detailed Standard Parasitic Format)やSPEF(Standard Parasitic Exchange Format)といった一般的なデータ形式である。当該回路接続情報190はその後の静的タイミング解析等の回路設計工程で用いられる。
以上説明したように、本実施形態では、例えばクロックパス及びデータパスなどの所定の選択されたネットのパスのみに対して高精度抽出を実施するので、抽出対象の電子回路の全ネットに対して一律の抽出精度を設定する従来手法よりも実行時間において優位となる。従って、配置配線データから寄生素子抽出を実行する前に静的タイミング解析で重要となるパス情報を簡易的に取得し、それらを高精度に抽出する。これにより、従来手法で得られる寄生素子を含む回路接続情報を用いた静的タイミング解析の精度を損なうことなく、より短い時間で寄生素子抽出を実施することが可能となる。
以上の本実施形態においては、半導体集積回路における寄生素子を抽出する寄生素子抽出装置について説明しているが、本発明はこれに限らず、電子回路における寄生素子を抽出する寄生素子抽出装置に広く適用することができる。
以上の実施形態においては、クロックパス及びデータパスについては所定のしきい値よりも厳しい高い抽出精度を適用して寄生素子を抽出する一方、その他のパスについては上記しきい値より低い緩い抽出精度を適用して寄生素子を抽出する。本発明はこれに限らず、クロックパスとデータパスのうちの少なくとも一方などの所定のパスについては所定のしきい値以上の厳しい抽出精度を適用して寄生素子を抽出してもよい。
以上の実施形態においては、図3の寄生素子抽出処理の処理プログラム(寄生素子抽出プログラム)が記憶されたコンピュータにより読取可能なCD−ROM45aを用いている。本発明はこれに限らず、CD−R,CD−RW,DVD,DVD−R,DVD−RW,DVD−RAMなどのコンピュータにより読取可能な種々の記録媒体を用いてもよい。
10…寄生素子抽出装置、
20…CPU、
21…ROM、
22…RAM、
23…ハードディスクメモリ、
23a…処理データメモリ、
24…プログラムメモリ、
30…バス、
31…キーボードインターフェース、
32…マウスインターフェース、
33…ディスプレイインターフェース、
34…プリンタインターフェース、
35…ドライブ装置インターフェース、
41…キーボード、
42…マウス、
43…ディスプレイ、
44…プリンタ、
45…CD−ROMドライブ装置、
45a…CD−ROM、
110…配置配線データ、
120…論理回路接続情報、
130…タイミング制約条件、
140…セル及びピン情報、
150…パス選別工程、
160…ネット記述ファイル、
170…抽出精度設定ファイル、
180…寄生素子抽出工程、
190…寄生素子を含む回路接続情報。
20…CPU、
21…ROM、
22…RAM、
23…ハードディスクメモリ、
23a…処理データメモリ、
24…プログラムメモリ、
30…バス、
31…キーボードインターフェース、
32…マウスインターフェース、
33…ディスプレイインターフェース、
34…プリンタインターフェース、
35…ドライブ装置インターフェース、
41…キーボード、
42…マウス、
43…ディスプレイ、
44…プリンタ、
45…CD−ROMドライブ装置、
45a…CD−ROM、
110…配置配線データ、
120…論理回路接続情報、
130…タイミング制約条件、
140…セル及びピン情報、
150…パス選別工程、
160…ネット記述ファイル、
170…抽出精度設定ファイル、
180…寄生素子抽出工程、
190…寄生素子を含む回路接続情報。
Claims (7)
- 電子回路の各配線の寄生素子の抽出を行う寄生素子抽出処理を実行する制御手段を備える寄生素子抽出装置において、
上記制御手段は、
上記電子回路の論理回路接続情報であるネットリストと、上記電子回路のタイミング制約を規定するタイミング制約条件と、上記論理回路接続情報で使用されるセルと上記セルのピン情報に基づいて、上記電子回路において所定のパス毎に選別してネット記述ファイルを生成し、
配置配線データと上記ネット記述ファイルとに基づいて、上記選別されたパス毎に所定の抽出精度を設定して当該電子回路の各配線の寄生素子を抽出して、当該寄生素子を含む回路接続情報を生成することを特徴とする寄生素子抽出装置。 - 上記所定のパスは、クロックパスと、データパスとのうちの少なくとも一方であることを特徴とする請求項1記載の寄生素子抽出装置。
- 上記所定のパスは、クロックパス及びデータパスを含み、
上記制御手段は、上記クロックパス及びデータパスに対して所定のしきい値よりも高い抽出精度を設定して当該電子回路の各配線の寄生素子を抽出する一方、その他のパスに対して上記しきい値よりも低い抽出精度を設定して当該電子回路の各配線の寄生素子を抽出することを特徴とする請求項1記載の寄生素子抽出装置。 - 電子回路の各配線の寄生素子の抽出を行う寄生素子抽出処理を制御手段により実行される寄生素子抽出方法において、
上記制御手段が、上記電子回路の論理回路接続情報であるネットリストと、上記電子回路のタイミング制約を規定するタイミング制約条件と、上記論理回路接続情報で使用されるセルと上記セルのピン情報に基づいて、上記電子回路において所定のパス毎に選別してネット記述ファイルを生成する工程と、
上記制御手段が、配置配線データと上記ネット記述ファイルとに基づいて、上記選別されたパス毎に所定の抽出精度を設定して当該電子回路の各配線の寄生素子を抽出して、当該寄生素子を含む回路接続情報を生成する工程とを含むことを特徴とする寄生素子抽出方法。 - 上記所定のパスは、クロックパスと、データパスとのうちの少なくとも一方であることを特徴とする請求項4記載の寄生素子抽出方法。
- 上記所定のパスは、クロックパス及びデータパスを含み、
上記制御手段が、上記クロックパス及びデータパスに対して所定のしきい値よりも高い抽出精度を設定して当該電子回路の各配線の寄生素子を抽出する一方、その他のパスに対して上記しきい値よりも低い抽出精度を設定して当該電子回路の各配線の寄生素子を抽出することを特徴とする請求項4記載の寄生素子抽出方法。 - 請求項4〜6のうちのいずれか1つに記載の寄生素子抽出方法の各工程をコンピュータにより実行される寄生素子抽出処理を含むことを特徴とする、コンピュータにより実行可能な寄生素子抽出プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014184317A JP2016058579A (ja) | 2014-09-10 | 2014-09-10 | 寄生素子抽出装置及び方法、並びに寄生素子抽出プログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014184317A JP2016058579A (ja) | 2014-09-10 | 2014-09-10 | 寄生素子抽出装置及び方法、並びに寄生素子抽出プログラム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016058579A true JP2016058579A (ja) | 2016-04-21 |
Family
ID=55756711
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014184317A Pending JP2016058579A (ja) | 2014-09-10 | 2014-09-10 | 寄生素子抽出装置及び方法、並びに寄生素子抽出プログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016058579A (ja) |
-
2014
- 2014-09-10 JP JP2014184317A patent/JP2016058579A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101679920B1 (ko) | 집적 회로 설계 방법 및 장치 | |
US7603636B2 (en) | Assertion generating system, program thereof, circuit verifying system, and assertion generating method | |
US9569575B2 (en) | Digital circuit design method and associated computer program product | |
US10635846B2 (en) | Timing error analysis method and information processing apparatus | |
CN104933214A (zh) | 集成电路设计方法和装置 | |
US9436795B2 (en) | Layout verification method and verification apparatus | |
JP5699768B2 (ja) | 回路シミュレーション方法および回路シミュレーション装置 | |
JP5444985B2 (ja) | 情報処理装置 | |
US11036913B2 (en) | Integrated circuit methods using single-pin imaginary devices | |
JP6787045B2 (ja) | 検証支援プログラム、検証支援方法、および情報処理装置 | |
US8510693B2 (en) | Changing abstraction level of portion of circuit design during verification | |
US7945882B2 (en) | Asynchronous circuit logical verification method, logical verification apparatus, and computer readable storage medium | |
US8522175B2 (en) | Semiconductor circuit design supporting apparatus and method, and non-transitory computer-readable medium | |
US8959467B2 (en) | Structural rule analysis with TCL scripts in synthesis or STA tools and integrated circuit design tools | |
US9342643B2 (en) | Non-transitory computer readable medium storing timing analysis program, timing analysis device, and timing analysis method | |
JP2016058579A (ja) | 寄生素子抽出装置及び方法、並びに寄生素子抽出プログラム | |
JP2008243092A (ja) | マルチサイクルパス検出装置、マルチサイクルパス検出方法及びマルチサイクルパス検出プログラム | |
US8972910B1 (en) | Routing method | |
JP2018112995A (ja) | 迂回配線チェックプログラム、迂回配線チェック方法、および情報処理装置 | |
JP2013004066A (ja) | 回路生成装置 | |
JP5392862B2 (ja) | ソフトウェアシミュレーション装置、及びシミュレーション方法 | |
JP2006012008A (ja) | タイミングモデル、及びそれを用いたlsi設計方法 | |
JP5245861B2 (ja) | 半導体集積回路の設計装置、その設計方法、プログラム及び記録媒体 | |
WO2012131978A1 (ja) | 設計検証装置及び設計検証方法 | |
JP2010271853A (ja) | 検証支援プログラム、検証支援装置、および検証支援方法 |