JP5392862B2 - ソフトウェアシミュレーション装置、及びシミュレーション方法 - Google Patents
ソフトウェアシミュレーション装置、及びシミュレーション方法 Download PDFInfo
- Publication number
- JP5392862B2 JP5392862B2 JP2011168207A JP2011168207A JP5392862B2 JP 5392862 B2 JP5392862 B2 JP 5392862B2 JP 2011168207 A JP2011168207 A JP 2011168207A JP 2011168207 A JP2011168207 A JP 2011168207A JP 5392862 B2 JP5392862 B2 JP 5392862B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- value
- reset
- simulator
- indefinite
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Description
検証対象回路に対する論理検証を行うソフトウェアシミュレーション装置であって、
前記検証対象回路に含まれる第1の回路を模擬する第1シミュレーション部と、
前記第1シミュレーション部からの出力が不定値であるか否かを判定し、不定値である場合に、0または1に変換して後段のシミュレータに出力する不定値変換手段と、を備えるものである。
第1の回路を有する検証対象回路に対する論理検証を行うソフトウェアシミュレーション方法であって、
前記第1の回路を模擬し、
前記第1の回路からの出力が不定値であるか否かを判定し、不定値である場合に、0または1に変換して後段のシミュレータに出力する、ものである。
以下、図面を参照して本発明の実施の形態について説明する。図1は、本実施の形態にかかるシミュレーション装置1の構成を示すブロック図である。シミュレーション装置1は、フリップフロップモジュール10を有する。フリップフロップモジュール10は、フリップフロップシミュレータ20と、不定値変換手段30と、を備える。
実施の形態2にかかるシミュレーション装置1では、不定値変換手段30の後段にリセット回路を模擬するリセット回路シミュレータがある場合に、不定値変換手段30が不定値から変換する値を特定値に固定することを特徴とする。以下、本実施の形態2にかかるシミュレーション装置1について、実施の形態1にかかるシミュレーション装置1と異なる点を中心に説明する。
検証対象回路に対する論理検証を行うソフトウェアシミュレーション装置であって、
前記検証対象回路に含まれる第1の回路を模擬する第1シミュレーション部と、
前記第1シミュレーション部からの出力が不定値であるか否かを判定し、不定値である場合に、0または1に変換して後段のシミュレータに出力する不定値変換手段と、を備えるソフトウェアシミュレーション装置。
不定値変換手段の後段に配置され、入力値をリセット設定時にリセット値にリセットするリセット回路を模擬するリセットシミュレータを更に備え、
前記不定値変換手段は、前記リセット値が0である場合に、前記不定値を1に変換し、前記リセット値が1である場合に、前記不定値を0に変換する、
付記1に記載のソフトウェアシミュレーション装置。
前記不定値変換手段は、前記不定値をランダムな確率で0または1に変換して出力することを特徴とする付記1に記載のソフトウェアシミュレーション装置。
前記第1の回路は、フリップフロップ回路であることを特徴とする付記1乃至付記3のいずれか1項に記載のソフトウェアシミュレーション装置。
前記第1の回路は、メモリ回路であることを特徴とする付記1乃至付記3のいずれか1項に記載のソフトウェアシミュレーション装置。
第1の回路を有する検証対象回路に対する論理検証を行うソフトウェアシミュレーション方法であって、
前記第1の回路を模擬し、
前記第1の回路からの出力が不定値であるか否かを判定し、不定値である場合に、0または1に変換して後段のシミュレータに出力する、ソフトウェアシミュレーション方法。
前記検証対象回路は、前記第1の回路の後段に配置され、入力値をリセット設定時にリセット値にリセットするリセット回路を備え、
前記不定値の変換処理では、前記リセット値が0である場合に、前記不定値を1に変換し、前記リセット値が1である場合に、前記不定値を0に変換し、前記リセット回路に変換値を供給する、付記6に記載のソフトウェアシミュレーション方法。
前記不定値の変換処理では、前記不定値をランダムな確率で0または1に変換して出力することを特徴とする付記6に記載のソフトウェアシミュレーション方法。
前記第1の回路は、フリップフロップ回路であることを特徴とする付記6乃至付記8のいずれか1項に記載のソフトウェアシミュレーション方法。
前記第1の回路は、メモリ回路であることを特徴とする付記6乃至付記8のいずれか1項に記載のソフトウェアシミュレーション方法。
付記6乃至付記10のいずれか1項に記載されたソフトウェアシミュレーション方法をコンピュータに行わせるためのプログラム。
10 フリップフロップモジュール
20 フリップフロップシミュレータ
30 不定値変換手段
40 データ信号
41 クロック信号
42、43 信号
50 メモリモジュール
60 メモリ回路シミュレータ
70 クロック信号
71 ライトデータ信号
72 ライトイネーブル信号
73 アドレス信号
74、75 信号
80 リセット回路シミュレータ
90 所定回路(第1の回路)シミュレータ
101 CPU
102 メモリ
103 HDD
104 入力装置
105 表示装置
Claims (6)
- 検証対象回路に対する論理検証を行うソフトウェアシミュレーション装置であって、
前記検証対象回路に含まれる第1の回路を模擬する第1シミュレーション部と、
前記第1シミュレーション部からの出力が不定値であるか否かを判定し、不定値である場合に、0または1に変換して後段のシミュレータに出力する不定値変換手段と、
前記不定値変換手段の後段に配置され、入力値をリセット設定時にリセット値にリセットするリセット回路を模擬するリセットシミュレータと、を備え、
前記不定値変換手段は、前記リセット値が0である場合に、前記不定値を1に変換し、前記リセット値が1である場合に、前記不定値を0に変換する、
ソフトウェアシミュレーション装置。 - 前記第1の回路は、フリップフロップ回路であることを特徴とする請求項1に記載のソフトウェアシミュレーション装置。
- 前記第1の回路は、メモリ回路であることを特徴とする請求項1に記載のソフトウェアシミュレーション装置。
- 第1の回路と、前記第1の回路の後段に配置され、入力値をリセット設定時にリセット値にリセットするリセット回路と、を有する検証対象回路に対する論理検証を行うソフトウェアシミュレーション方法であって、
前記第1の回路を模擬し、
前記第1の回路からの出力が不定値であるか否かを判定し、判定結果が不定値であり前記リセット値が0である場合には前記不定値を1に変換し、判定結果が不定値であり前記リセット値が1である場合に前記不定値を0に変換し、前記リセット回路に変換値を供給する、
ソフトウェアシミュレーション方法。 - 前記第1の回路は、フリップフロップ回路であることを特徴とする請求項4に記載のソフトウェアシミュレーション方法。
- 前記第1の回路は、メモリ回路であることを特徴とする請求項4に記載のソフトウェアシミュレーション方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011168207A JP5392862B2 (ja) | 2011-08-01 | 2011-08-01 | ソフトウェアシミュレーション装置、及びシミュレーション方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011168207A JP5392862B2 (ja) | 2011-08-01 | 2011-08-01 | ソフトウェアシミュレーション装置、及びシミュレーション方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013033326A JP2013033326A (ja) | 2013-02-14 |
JP5392862B2 true JP5392862B2 (ja) | 2014-01-22 |
Family
ID=47789177
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011168207A Active JP5392862B2 (ja) | 2011-08-01 | 2011-08-01 | ソフトウェアシミュレーション装置、及びシミュレーション方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5392862B2 (ja) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0341564A (ja) * | 1989-07-10 | 1991-02-22 | Matsushita Electric Ind Co Ltd | 論理回路のシミュレーション方法 |
-
2011
- 2011-08-01 JP JP2011168207A patent/JP5392862B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013033326A (ja) | 2013-02-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7603636B2 (en) | Assertion generating system, program thereof, circuit verifying system, and assertion generating method | |
US9990458B2 (en) | Generic design rule checking (DRC) test case extraction | |
JP2005141624A (ja) | 検証装置、検証方法およびプログラム | |
JP4850091B2 (ja) | 検証シナリオ生成装置,方法,およびプログラム,並びに検証装置 | |
JP5040758B2 (ja) | シミュレーション装置、シミュレーション方法及びプログラム | |
US20110295536A1 (en) | Clock jitter analyzing method and apparatus | |
JP5233355B2 (ja) | プロパティ生成システムおよびプロパティ検証システム | |
JP5830955B2 (ja) | 検証装置、検証方法及び検証プログラム | |
JP5119506B2 (ja) | 半導体集積回路の設計装置、そのデータ処理方法、およびその制御プログラム | |
JP5392862B2 (ja) | ソフトウェアシミュレーション装置、及びシミュレーション方法 | |
JP5640790B2 (ja) | 検証支援プログラム、検証支援装置、および検証支援方法 | |
US20220327269A1 (en) | Computing device and method for detecting clock domain crossing violation in design of memory device | |
JP6318976B2 (ja) | デバッグ回路、デバッガ装置、半導体装置及びデバッグ方法 | |
US11386251B2 (en) | Logic simulation verification system, logic simulation verification method, and program | |
JP2014215768A (ja) | 性能評価用トランザクション生成プログラム及び性能評価用トランザクション生成装置 | |
US20190012418A1 (en) | Simulation program, method, and device | |
JP7351189B2 (ja) | タイミング制約抽出装置、タイミング制約抽出方法およびタイミング制約抽出プログラム | |
JP5799589B2 (ja) | 検証方法及び検証プログラム | |
JP6331400B2 (ja) | 検証方法、検証装置および検証プログラム | |
JP2014106591A (ja) | 消費電力見積り装置および消費電力見積り方法 | |
CN110442890B (zh) | 电路设计系统与检查方法 | |
JP5233354B2 (ja) | プロパティ検証システム、プロパティ検証方法、及びプログラム | |
JP2007241836A (ja) | マルチサイクルパス検証方法 | |
JP2009140028A (ja) | ハードウェア検証用プログラミング記述生成装置、ハードウェア検証用プログラミング記述生成方法、制御プログラムおよび可読記録媒体 | |
JP2007233454A (ja) | ノイズライブラリの作成方法、ノイズライブラリの作成プログラム、およびノイズライブラリの作成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130620 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130625 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130816 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130917 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131010 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5392862 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |