JP2016058248A - モジュール - Google Patents

モジュール Download PDF

Info

Publication number
JP2016058248A
JP2016058248A JP2014184027A JP2014184027A JP2016058248A JP 2016058248 A JP2016058248 A JP 2016058248A JP 2014184027 A JP2014184027 A JP 2014184027A JP 2014184027 A JP2014184027 A JP 2014184027A JP 2016058248 A JP2016058248 A JP 2016058248A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor memory
terminal
convex portion
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014184027A
Other languages
English (en)
Other versions
JP6276147B2 (ja
Inventor
志郎 原嶋
Shiro Harashima
志郎 原嶋
雅之 土肥
Masayuki Doi
雅之 土肥
正貴 日賀
Masaki Higa
正貴 日賀
剛 三橋
Takeshi Mihashi
剛 三橋
昌明 高橋
Masaaki Takahashi
昌明 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2014184027A priority Critical patent/JP6276147B2/ja
Priority to US14/637,294 priority patent/US20160073489A1/en
Publication of JP2016058248A publication Critical patent/JP2016058248A/ja
Application granted granted Critical
Publication of JP6276147B2 publication Critical patent/JP6276147B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0277Bendability or stretchability details
    • H05K1/028Bending or folding regions of flexible printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/118Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/05Flexible printed circuits [FPCs]
    • H05K2201/055Folded back on itself
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09063Holes or slots in insulating substrate not used for electrical connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09445Pads for connections not located at the edge of the PCB, e.g. for flexible circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Read Only Memory (AREA)

Abstract

【課題】性能を向上することが可能なモジュールを提供する。
【解決手段】実施形態のモジュールは、基板60と、基板60上に配置された第1部分62bと、第1部分62bの端部62cから第1部分側に曲折する第2部分62dとを有するフレキシブル基板62と、フレキシブル基板62の第2部分62dから露出して配置された端子64とを具備する。
【選択図】図30

Description

本実施形態は、モジュールに関する。
NAND型フラッシュメモリが搭載された半導体記憶装置が知られている。
特開2011−233500号公報
性能を向上することが可能なモジュールを提供する。
実施形態のモジュールは、基板と、前記基板上に配置された第1部分と、前記第1部分の端部から前記第1部分側に曲折する第2部分とを有するフレキシブル基板と、前記フレキシブル基板の前記第2部分から露出して配置された端子とを具備する。
第1実施形態に係る半導体記憶装置のブロック図。 第1実施形態に係る不揮発性半導体メモリのブロック図。 第1実施形態に係る半導体記憶装置の動作概念図。 第2実施形態の例2−1に係るモジュールの平面図。 図4のV−V線に沿った断面図。 第2実施形態の例2−1に係るモジュールの製造工程を示す平面図。 図6のVII−VII線に沿った断面図。 第2実施形態の例2−2に係るモジュールの平面図。 図8のIX−IX線に沿った断面図。 第2実施形態の例2−3に係るモジュールの平面図。 図10のXI−XI線に沿った断面図。 第2実施形態の例2−4に係るモジュールの断面図。 第2実施形態の例2−5に係るモジュールの断面図。 第3実施形態の例3−1に係るモジュールの平面図。 図14のXV−XV線に沿った断面図。 第3実施形態の例3−1に係るモジュールの製造工程を示す平面図。 図16のXVII−XVII線に沿った断面図。 図16に続く、第3実施形態の例3−1に係るモジュールの製造工程を示す平面図。 図18のXIX−XIX線に沿った断面図。 第3実施形態の例3−2に係るモジュールの平面図。 図20のXXI−XXI線に沿った断面図。 第3実施形態の例3−2に係るモジュールの製造工程を示す平面図。 図22のXXIII−XXIII線に沿った断面図。 図22に続く、第3実施形態の例3−2に係るモジュールの製造工程を示す平面図。 図24のXXV−XXV線に沿った断面図。 第3実施形態の例3−3に係るモジュールの断面図。 第3実施形態の例3−4に係るモジュールの断面図。 第4実施形態に係るモジュールの平面図。 図28のモジュールの側面図。 図28のモジュールの斜視図。 第4実施形態に係るモジュールの製造工程を示す平面図。 図31のモジュールの側面図。 図31に続く、第4実施形態に係るモジュールの製造工程を示す平面図。 図33のモジュールの側面図。 図33に続く、第4実施形態に係るモジュールの製造工程を示す平面図。 図35のモジュールの側面図。 第5実施形態に係るモジュールの平面図。 図37のモジュールの側面図。 図37のモジュールの斜視図。 第5実施形態に係る他のモジュールの側面図。 第5実施形態に係るモジュールの製造工程を示す平面図。 図41のモジュールの側面図。 図41に続く、第5実施形態に係るモジュールの製造工程を示す平面図。 図43のモジュールの側面図。 図43に続く、第5実施形態に係るモジュールの製造工程を示す平面図。 図45のモジュールの側面図。
以下、実施形態について、図面を参照して説明する。尚、以下の説明において、同一の機能及び構成を有する要素については、共通する参照符号を付し、重複説明は必要な場合に行う。
[1]第1実施形態
第1実施形態の半導体記憶装置1は、不揮発性半導体メモリ10、コントローラ20、温度センサ30を含む。温度センサ30の出力端子T3は、不揮発性半導体メモリ10のレディ/ビジー(Ready/Busy)端子T1及びコントローラ20のレディ/ビジー端子T2に電気的に接続される。温度センサ30は、不揮発性半導体メモリ10の温度状態に応じて、コントローラ20のコマンド発行を停止及び再開させることができる。
[1−1]半導体記憶装置1の構成
図1を用いて、第1実施形態に係る半導体記憶装置1の構成について説明する。ここでは、半導体記憶装置1として、USB(登録商標)(Universal Serial Bus)メモリを例に挙げるが、例えば、SD(登録商標)カードメモリ、MicroSD(登録商標)カードメモリ、CF(Compact Flash)カードメモリ等でもよい。
図1に示すように、第1実施形態に係る半導体記憶装置1は、不揮発性半導体メモリ10、コントローラ20、温度センサ30及びUSBコネクタ40を備えている。
不揮発性半導体メモリ10は、複数のメモリセルを備え、データを不揮発に記憶する。不揮発性半導体メモリ10は、メモリインターフェイス(I/F)回路11等を有している。不揮発性半導体メモリ10の一例は、NAND型フラッシュメモリであり、メモリインターフェイス(I/F)回路11は、NANDインターフェイス回路である。メモリインターフェイス回路11は、トランジスタTr1を含んでいる。トランジスタTr1のソースは、接地端子に接続されている。トランジスタTr1のドレインは、不揮発性半導体メモリ10のステータスチェック用のレディ/ビジー端子T1に接続されている。トランジスタTr1は、オープンドレイン出力になっている。
不揮発性半導体メモリ10は、不揮発性半導体メモリ10の内部の動作状態を知らせるためのレディ/ビジー信号を出力する。不揮発性半導体メモリ10は、不揮発性半導体メモリ10がデータの書き込み、読み出し又は消去動作中には、ビジー信号(RY/(/BY)=“L”)を出力し、これらの動作が完了すると、レディ信号(RY/(/BY)=“H”)を自動的に出力する。不揮発性半導体メモリ10の構成等については、図2を用いて後述する。
コントローラ20は、外部からの命令に応答して、不揮発性半導体メモリ10に対して、読み出し、書き込み及び消去動作等を制御する。コントローラ20は、メモリインターフェイス(I/F)回路21、USBインターフェイス(I/F)回路22、MPU(Micro Processing Unit)23、ROM(Read Only Memory)24及びRAM(Random Access Memory)25等を有している。
メモリインターフェイス回路21は、コントローラ20と不揮発性半導体メモリ10との間のインターフェイス処理を行う。メモリインターフェイス回路21は、レディ/ビジー端子T2を含む。レディ/ビジー端子T2は、 コントローラ20により“H”レベルの信号(例えば3.3V)を供給する。
USBインターフェイス回路22は、USBコネクタ40に接続され、半導体記憶装置1と外部との間におけるデータやコマンドの授受等を制御する。USBインターフェイス回路22とUSBコネクタ40とを接続するデータ線の本数は、例えば、USB2.0の場合は4本、USB3.0の場合は9本である。
MPU23は、半導体記憶装置1全体の動作を司り、外部から受けたコマンドに従って不揮発性半導体メモリ10に対する所定の処理を実行する。ROM24は、MPU23により制御される制御プログラム等を格納する。RAM25は、MPU23の作業エリアとして使用され、制御プログラム等を一時的に記憶する。
不揮発性半導体メモリ10及びコントローラ20は、メモリインターフェイス回路11及びメモリインターフェイス回路21を介して、複数のデータ線で接続されている。この複数のデータ線は、レディ/ビジー線RBLを含む。このレディ/ビジー線RBLは、不揮発性半導体メモリ10のメモリインターフェイス回路11におけるステータスチェック用のレディ/ビジー端子T1とコントローラ20のメモリインターフェイス回路21におけるステータスチェック用のレディ/ビジー端子T2とを接続している。レディ/ビジー端子T2は、レディ/ビジー線RBLを介して、レディ/ビジー端子T1から出力されたレディ/ビジー信号を受ける。
温度センサ30は、トランジスタTr2を有している。トランジスタTr2のソースは、接地端子に接続されている。トランジスタTr2のドレインは、温度センサ30の出力端子T3に接続されている。トランジスタTr2は、オープンドレイン出力になっている。温度センサ30の出力端子T3は、レディ/ビジー端子T1及びT2に接続されている。
温度センサ30は、温度センサ30の周囲又は近傍(例えば、温度センサ30の直下にある基板上の銅パターン)、コントローラ20、不揮発性半導体メモリ10等をモニタする。
第1実施形態では、温度センサ30が不揮発性半導体メモリ10の温度をモニタする例について説明する。この場合、温度センサ30は、例えば、不揮発性半導体メモリ10上又は不揮発性半導体メモリ10の近傍に配置されている。温度センサ30がコントローラ20をモニタする場合、温度センサ30は、例えば、コントローラ20上又はコントローラ20の近傍に配置されている。温度センサ30が半導体記憶装置1をモニタする場合、温度センサ30は、例えば、半導体記憶装置1の外部に外付けされてもよい。
温度センサ30は、不揮発性半導体メモリ10及びコントローラ20が搭載された同一基板に搭載されてもよい。温度センサ30は、半導体記憶装置1内において、図1のように不揮発性半導体メモリ10及びコントローラ20の外部に配置されてもよいし、不揮発性半導体メモリ10又はコントローラ20に内蔵されてもよい。
温度センサ30のモニタは、常時行われてもよいし、所定期間に設定することも可能である。
不揮発性半導体メモリ10の温度が基準値より低い場合、温度センサ30は、トランジスタTr2をオフする。その結果、温度センサ30は“H”レベルになる。一方で、不揮発性半導体メモリ10の温度が基準値以上の高い場合、温度センサ30は、トランジスタTr2をオンする。その結果、温度センサ30は“L”レベルになる。不揮発性半導体メモリ10の温度の基準値は、例えば温度センサ30内に予め設定されていてもよいし、コントローラ20や半導体記憶装置1の外部から任意に設定及び変更することも可能である。
温度センサ30、コントローラ20及び不揮発性半導体メモリ10は、図示するように直接接続してもよいが、出力調整用として受動部品(例えば、抵抗素子、コンデンサ等)を介して接続してもよい。
[1−2]不揮発性半導体メモリ10
図2を用いて、第1実施形態に係る不揮発性半導体メモリ10について説明する。図2に示すように、不揮発性半導体メモリ10は、入出力(I/O)制御回路11a、ロジック制御回路11b及びレディ/ビジー制御回路11cを有するメモリインターフェイス回路11、メモリセルアレイ12、センスアンプ13a、データレジスタ13b、カラムデコーダ13c、カラムバッファ13d、ロウアドレスデコーダ14a、ロウアドレスバッファ14b、メモリセルアレイ制御回路15、コマンドレジスタ16a、アドレスレジスタ16b、ステータスレジスタ16c及び高電圧発生回路17を有している。
入出力制御回路11aは、コントローラ20に対して入出力信号(I/O1〜8又は16)を送受信する。
ロジック制御回路11bは、コントローラ20からコマンドを受信する。コントローラ20から受信するコマンドは、例えば、チップイネーブル信号/CE、コマンドラッチイネーブル信号CLE、アドレスラッチイネーブル信号ALE、ライトイネーブル信号/WE、リードイネーブル信号/RE、ライトプロテクト信号/WP及びパワーオンセレクト信号PSLである。/CEは、不揮発性半導体メモリ10をイネーブルにするための信号である。CLEは、入力信号がコマンドであることを不揮発性半導体メモリ10に通知する信号である。ALEは、入力信号がアドレス信号であることを不揮発性半導体メモリ10に通知する信号である。/WEは、入力信号を不揮発性半導体メモリ10に取り込ませるための信号である。/REは、出力信号を不揮発性半導体メモリ10から取り出すための信号である。/WPは、書き込み及び消去から不揮発性半導体メモリ10を保護するための信号である。PSLは、不揮発性半導体メモリ10の初期設定を行う場合に使われる信号である。
レディ/ビジー制御回路11cは、コントローラ20に対してレディ/ビジー信号を送信する。レディ/ビジー制御回路11cの出力はトランジスタTr1のゲートに接続されている。不揮発性半導体メモリ10がレディ状態の場合、レディ/ビジー制御回路11cは“L”レベルを出力し、トランジスタTr1はオフする。その結果、レディ/ビジー信号は“H”レベルになる。不揮発性半導体メモリ10がビジー状態の場合、レディ/ビジー制御回路11cは、“H”レベルを出力しトランジスタTr1をオンする。その結果、レディ/ビジー信号は“L”レベルになる。
メモリセルアレイ12は、各々がワード線及びビット線に関連付けられた複数の不揮発性メモリセルの集合を備えている。センスアンプ13a、データレジスタ13b、カラムデコーダ13c及びカラムバッファ13dは、データの読み出し時には、メモリセルからビット線に読み出されたデータをセンス及び増幅する。データの書き込み時には、書き込みデータをメモリセルに転送する。ロウアドレスデコーダ14a及びロウアドレスバッファ14bは、ブロックアドレスやページアドレスをデコードして、対応するワード線を選択し、選択ワード線及び非選択ワード線に適切な電圧を印加する。
メモリセルアレイ制御回路15は、レディ/ビジー制御回路11c、センスアンプ13a、データレジスタ13b、カラムデコーダ13c、ロウアドレスデコーダ14a、ステータスレジスタ16c及び高電圧発生回路17を制御する。コマンドレジスタ16a及びアドレスレジスタ16bは、コントローラ20から受信したコマンドやアドレス等を保持し、また種々のテーブルを保持することも可能である。ステータスレジスタ16cは、データの書き込みや消去動作のステータスを保持し、これによって、コントローラ20に動作が正常に完了したか否かを通知する。高電圧発生回路17は、データの書き込み、読み出し及び消去に必要な電圧を発生し、これをロウアドレスデコーダ14a及びセンスアンプ13aに供給する。不揮発性半導体メモリ10には、例えば、電源電圧VCC及び接地電圧VSSが供給されている。
[1−3]半導体記憶装置1の温度制御
図3を用いて、第1実施形態に係る半導体記憶装置1の温度制御について説明する。尚、温度センサ30は、不揮発性半導体メモリ10の温度を常時モニタしている。
図3に示すように、不揮発性半導体メモリ10は、スタンバイ状態の場合、“H”レベルになる。このとき、不揮発性半導体メモリ10の温度が基準値より低い場合、温度センサ30は“H”レベルになる。この場合、レディ/ビジー信号は、“H”レベル(レディ状態)になる。これにより、コントローラ20は、コマンド発行が可能な状態になる(ステータス(1))。
コントローラ20は、不揮発性半導体メモリ10がレディ状態のとき、不揮発性半導体メモリ10に対してコマンドを発行できる。(ステータス(2))。
コントローラ20がコマンドを発行すると、不揮発性半導体メモリ10は、コントローラ20から受信した信号をコマンドレジスタ16aに保存する。メモリセルアレイ制御回路15は、コントローラ20から受信した信号に応じて、高電圧発生回路17に信号を送信する。信号を受信した高電圧発生回路17は、メモリセルアレイ12、センスアンプ13a及びロウアドレスデコーダ14aに対して電圧を印加し、データの読み書きを行う。データの読み書きを行っているとき、メモリセルアレイ制御回路15は、レディ/ビジー制御回路11cに対して信号を送信する。レディ/ビジー制御回路11cは、信号を受信すると、トランジスタTr1をオンする。これにより、不揮発性半導体メモリ10はビジー状態(“L”レベル)になり、レディ/ビジー信号は“L”レベル(例えば0V)になる。この場合、不揮発性半導体メモリ10がビジー状態になっているので、温度センサ30のステータス状態に関係なく、コントローラ20はコマンド発行できない状態となる(ステータス(3))。
不揮発性半導体メモリ10がデータの読み書きを行うと、不揮発性半導体メモリ10は発熱し、温度が上昇する。不揮発性半導体メモリ10の温度が基準値以上に上昇すると、温度センサ30は “L”レベルになる。このとき、不揮発性半導体メモリ10と温度センサ30は共に“L”レベルであるので、レディ/ビジー信号は“L”レベルのまま変化しない。この場合、コントローラ20は、コマンド発行できない状態である(ステータス(4))。
不揮発性半導体メモリ10がデータの読み書き動作を終了すると、レディ/ビジー制御回路11cは、トランジスタTr1をオフする。これにより、不揮発性半導体メモリ10は、スタンバイ状態(“H”レベル)になる。一方、温度センサ30は、不揮発性半導体メモリ10の温度が基準値より高い場合、“L”レベルを維持する。これにより、レディ・ビジー信号は、“L”レベルになる。その結果、不揮発性半導体メモリ10がスタンバイ状態になっていても、コントローラ20は、不揮発性半導体メモリ10がビジー状態であるように見える。従って、コントローラ20は、コマンド発行できない状態となる(ステータス(5))。
不揮発性半導体メモリ10の読み書き動作が終了すると、不揮発性半導体メモリ10の温度は徐々に低下する。不揮発性半導体メモリ10の温度が基準値より低くなると、温度センサ30は“H”レベルになる。このとき、不揮発性半導体メモリ10と温度センサ30が共に“H”レベルになるため、レディ/ビジー信号は、“H”レベル(レディ状態)になる。その結果、コントローラ20は、再びコマンド発行可能な状態になる(ステータス(1))。
このように、本実施形態に係る半導体記憶装置1では、不揮発性半導体メモリ10が高温状態である場合、温度センサ30によってレディ/ビジー信号は“L”レベルになる。これにより、不揮発性半導体メモリ10がスタンバイ状態になっていても、コントローラ20がコマンドを発行することを停止させることができる。
尚、不揮発性半導体メモリ10の温度上昇によって温度センサ30が“L”レベルなり、不揮発性半導体メモリ10の読み書き動作が中断された場合、不揮発性半導体メモリ10の温度低下によって温度センサ30が“H”レベルになった後に、中断された読み書き動作が再度行われる。
また、不揮発性半導体メモリ10の読み書き動作ではなく、半導体記憶装置1の外部からの影響によって不揮発性半導体メモリ10が高温状態になった場合においても、温度センサ30はコントローラ20のコマンド発行を停止することができる。
[1−4]第1実施形態の効果
半導体記憶装置1は、半導体素子の微細化及び動作の高速化によって、発熱が大きくなり、温度が上昇し過ぎてしまう場合がある。USBメモリのように、人が直接触る可能性のあるデバイスは、筐体に熱を逃がすことができない。また、現在の不揮発性半導体メモリ10を搭載したデバイスは、温度センサ30を搭載していないため、温度上昇に対して不揮発性半導体メモリ10の動作を制御することができない。
そこで、第1実施形態では、不揮発性半導体メモリ10を搭載した半導体記憶装置1に温度センサ30を設ける。温度センサ30の出力端子T3は、不揮発性半導体メモリ10のレディ/ビジー端子T1及びコントローラ20のレディ/ビジー端子T2に接続する。不揮発性半導体メモリ10の温度が基準値以上になった場合、温度センサ30はトランジスタTr2をオンして、レディ/ビジー信号を“L”レベルにする。これにより、不揮発性半導体メモリ10がスタンバイ状態になっていても、コントローラ20は、不揮発性半導体メモリ10がビジー状態であるように見え、コマンドの発行を停止する。
以上のように、温度センサ30は、不揮発性半導体メモリ10の温度状態に応じて、コントローラ20のコマンド発行を停止させることができ、不揮発性半導体メモリ10のさらなる温度上昇を回避することができる。従って、不揮発性半導体メモリ10を搭載した半導体記憶装置1の温度の制御及び管理が可能となり、半導体記憶装置1の性能向上を図ることができる。
[2]第2実施形態
第2実施形態は、モールドタイプのモジュールに対して、立体的な構造の端子(立体型端子)を設けている。第2実施形態に係るモジュールは、モールドタイプのモジュール全般に使用可能で、例えば、USBメモリやUSBケーブルの端子として使用することが可能である。第2実施形態に係るモジュールは、例えば、図1のUSBコネクタ40に使用してもよい。
[2−1]例2−1
例2−1は、信号出力用の平型端子52に導電部材53を接続する。導電部材53は、凸部51の形状に沿った立体的な構造を有している。
[2−1−1]構造
図4及び図5を用いて、例2−1によるモジュールの構造について説明する。図4及び図5に示すように、例2−1のモジュールは、基板50、凸部51、信号出力用の平型端子52及び導電部材53を備えている。
基板50は、絶縁性の材料(例えば樹脂)で形成されている。本実施形態のモジュールがUSBメモリの端子等の場合、基板50は、例えばシリコンチップが配置された回路基板をモールドして形成されたものである。
凸部51は、基板50の上面から突出し、導電部材53の台座となる。凸部51の平面形状は、例えば、長方形や正方形等の四角形、円形、楕円形等である。尚、凸部51は、端部が角張っていてもよいし、端部が丸まったドーム状でもよく、突出した形状であればよい。
凸部51は、基板50上に複数個配置されている。凸部51は、平型端子52及び導電部材53の数に対応した数(例えば4つ)の島状で配置されている。尚、凸部51は、Y方向(例えば、導電部材53の延在方向と垂直方向)に延びた1本のライン状で配置されてもよい。
凸部51は、絶縁性の材料(例えば樹脂)で形成されている。凸部51は、基板50と同じ材料で基板50と一体として設けられている。尚、凸部51は、基板50と異なる材料で形成されてもよいし、基板50と別に形成されてもよい。
平型端子52は、基板50の凸部51が形成された面上に複数個(例えば4つ)配置されている。平型端子52は、例えば金属で形成されている。尚、平型端子52の表面が露出していれば、平型端子52の一部又は全部が基板50内に埋め込まれてもよい。
導電部材53は、一端が平型端子52に接続され、他端が基板50に沿って凸部51までX方向に延在する。導電部材53は、凸部51を覆っている。具体的には、導電部材53の一端側(平型端子52側)は、平面的に形成され、導電部材53の他端側(凸部51側)は、凸部51の形状に沿った凹部形状53aを有するように立体的に形成されている。
導電部材53は、凸部51の第2側面51bに対向する部分において、A側から挿入するコネクタ(図示せず)と接続される。但し、導電部材53は、凸部51の第2側面51bを全て覆う必要はなく、例えば平型端子52から凸部51の上面の途中まで延びた構造でもよい。尚、導電部材53は、B側から挿入するコネクタ(図示せず)との接続に使用されてもよい。
導電部材53は、例えば、導電性ペースト又は金属箔で形成されている。導電性ペーストの場合、熱硬化型ペースト又はUV硬化型ペースト等が用いられる。導電性ペーストの材料としては、銀(Ag)、パラジウム(Pd)、銅(Cu)等が用いられる。金属箔の材料としては、アルミニウム(Al)、銅、銀等が用いられる。尚、導電性ペーストは、半田ペースト以外が望ましい。半田ペーストとは、半田の粉末にフラックス(例えば、ロジンやロジン変性樹脂に有機酸、ハロゲン化塩、ハロゲン化合物からなる活性剤を添加したもの)を加えて、適当な粘度にしたものを意味する。
導電部材53は、複数個(例えば4つ)配置され、平型端子52の数に対応した個数で配置されている。
このように、例2−1では、平型端子52から凸部51の形状に沿って導電部材53を延在させている。これにより、凹部形状53aの立体型端子を有するモジュールが形成されている。
[2−1−2]製造方法
図4乃至図7を用いて、例2−1によるモジュールの製造方法について説明する。ここでは、基板50と凸部51が一体として形成される場合を例に挙げる。
まず、図6及び図7に示すように、基板50及び凸部51は、封止樹脂等を用いて、モールドすることによって同時に形成される。次に、基板50の凸部51が形成された面上に、平型端子52が形成される。次に、図4及び図5に示すように、平型端子52から凸部51まで、導電部材53が形成される。例えば、導電部材53に金属ペーストが用いられる場合は、プリント処理により導電部材53が形成される。導電部材53に金属箔が用いられる場合は、圧着することによって導電部材53が形成される。以上のように、導電部材53からなる立体型端子を有するモジュールが形成される。
[2−2]例2−2
例2−1では、導電部材53として導電性ペースト又は金属箔を用いている。これに対して、例2−2では、導電部材として金属板54を用いている。以下では、例2−1と異なる点についてのみ説明する。
[2−2−1]構造
図8及び図9を用いて、例2−2によるモジュールの構造について説明する。図8及び図9に示すように、例2−2のモジュールは、平型端子52に接続する導電部材として金属板54が配置されている。金属板54は、例2−1の導電部材53の凹部形状53aと同様に、凸部51の形状に沿った凹部形状54aを有している。金属板54は、例えば、銅等の材料で形成されている。
[2−2−2]製造方法
図6乃至図9を用いて、例2−2によるモジュールの製造方法について説明する。まず、図6及び図7に示すように、例2−1と同様の方法で、基板50、凸部51及び平型端子52が形成される。次に、図8及び図9に示すように、平型端子52、基板50及び凸部51上に金属板54が配置される。これにより、立体構造の金属板54の凹部形状54aは、対応する凸部51を覆うように配置される。尚、立体構造の金属板54は、凸部51の形状に沿った凹部形状54aを有するように予め形成される。このように、金属板54からなる立体型端子を有するモジュールが形成される。
[2−3]例2−3
図10及び図11を用いて、例2−3によるモジュールの構造について説明する。以下では、例2−1及び例2−2と異なる点についてのみ説明する。
図10及び図11に示すように、例2−3のモジュールは、平型端子52に接続する立体型端子として、例2−1の導電部材(導電性ペースト又は金属箔)53と例2−2の金属板54との両方を用いている。すなわち、導電部材(導電性ペースト又は金属箔)53上に金属板54が配置され、金属板54が導電部材53を介して平型端子52と接続されている。
導電部材53のX方向に延在する長さは、金属板54のX方向に延在する長さよりも短く、導電部材53のY方向の幅は、金属板54のY方向の幅より長くなっているが(図10参照)、これに限定されない。導電部材53は、金属板54の全ての底面下に配置されなくてもよい。導電部材53は、金属板54と平型端子52との電気的な接続面積が増加するように、金属板54の底面下の少なくとも一部に設けられればよい。例えば、導電部材53は、金属板54と凸部51との間に配置されず(凹部形状53aを有さず)、金属板54が、凸部51上に直接配置されてもよい。
金属板54は、導電部材53の全ての上面上に配置されなくてもよく、導電部材53の一部だけを覆うように設けてもよい。例えば、金属板54は、凸部51の上方にのみ配置されてもよい。金属板54は、凹部形状54aを有していなくてもよい。
導電部材53と金属板54とは、逆に配置されてもよい。すなわち、平型端子52、基板50及び凸部51上に金属板54が配置され、この金属板54上に導電部材53が設けられてもよい。
[2−4]例2−4
図12を用いて、例2−4によるモジュールの構造について説明する。例2−4の金属板54は、凸部51の第1側面51aから凸部51の上面まで覆い、凸部51の上方(Z方向)に曲折し、さらに平型端子52側に曲折している。このように、金属板54は凸部51の上方に立体的に形成された凹部形状54aを有する。これにより、立体型端子を有するモジュールが形成されている。
尚、金属板54は、凸部51上で円弧状に曲折してもよく、凸部51の上面から上方に曲折している部分を有していればよい。
[2−5]例2−5
図13を用いて、例2−5によるモジュールの構造について説明する。例2−5のモジュールは、例2−4のモジュールに、導電部材53を追加した構造である。導電部材53は、金属板54と平型端子52、基板50及び凸部51との間に配置されている。
尚、導電部材53は、金属板54と基板50及び凸部51との間の一部に形成されていてもよく、金属板54が、導電部材53を介して平型端子52に接続されていればよい。
[2−6]第2実施形態の効果
第2実施形態では、基板50上に形成した凸部51に沿って、平型端子52に接続された導電部材53及び金属板54を配置する(例2−3)。これにより、導電部材53及び金属板54は、凸部51の形状に沿った凹部形状53a及び54aを有する立体型端子となる。このため、凸部51上の導電部材53及び金属板54の上面が平坦となるので、信号出力端子の平坦度を確保することができる。また、導電部材53は、プリント又は圧着により形成される。これにより、導電部材53は、基板50、凸部51及び平型端子52に密着されるため、導電部材53と基板50、凸部51及び平型端子52との間に異物が入り込むことを抑制することができる。さらに、導電部材53を設けることで、金属板54と平型端子52との接触面積を増加させることができる。
以上により、第2実施形態に係るモジュールでは、立体型端子(導電部材53及び金属板54)と平型端子52との接続の安定性を向上することができ、性能向上を図ることができる。
[3]第3実施形態
第2の実施形態の立体型端子は、凸部51の形状に沿って形成されている。これに対して、第3実施形態の立体型端子は、凸部51を設けずに又は凸部51の形状に沿わずに立体構造が形成されている。以下、第2実施形態と異なる点についてのみ説明する。
[3−1]例3−1
例3−1は、基板50上に凸部51を設けずに、立体型端子を形成している。
[3−1−1]構造
図14及び図15を用いて、例3−1によるモジュールの構造について説明する。図14及び図15に示すように、例3−1のモジュールは、基板50上に凸部51を設けない。立体的な構造は、金属板54の凹部形状54aによって形成されている。
具体的には、導電部材53は、平型端子52及び基板50上に配置されており、平型端子52に接続されている。金属板54は、導電部材53上に配置された第1部分と凹部形状54aに曲折された第2部分とを有している。金属板54の凹部形状54aと基板50との間には、空間55ができている。金属板54の凹部形状54aの端部は、基板50に接していてもよいし、基板50から離れていてもよい。導電部材53は、金属板54の第1部分下のみに形成されているが、凹部形状54aの下方まで延在してもよい。
尚、例3−1のモジュールでは、導電部材53を使用せずに、金属板54を平型端子52に直接接続してもよい。
[3−1−2]製造方法
図14乃至図19を用いて、例3−1によるモジュールの製造方法について説明する。まず、図16及び図17に示すように、基板50は、封止樹脂等を用いて、モールドすることによって形成される。次に、基板50上に、平型端子52が形成される。次に、図18及び図19に示すように、平型端子52及び基板50上に導電部材53が形成される。そして、図14及び図15に示すように、凹部形状54aを有する金属板54が、導電部材53及び基板50上に配置される。金属板54は、導電部材53を介して平型端子52に接続される。このようにして、導電部材53及び金属板54からなる立体型端子を有するモジュールが形成される。
[3−2]例3−2
例3−2は、凸部51の形状と異なる凹部形状54aを有する金属板54を配置する。凸部51の第2側面51bと金属板54との間には、空間55を設けている。
[3−2−1]構造
図20及び図21を用いて、例3−2によるモジュールの構造について説明する。図20及び図21に示すように、例3−2のモジュールは、例2−3に対して、金属板54が凸部51の第2側面51bと接していない。これにより、空間55が設けられている。このため、金属板54の凹部形状54aは、凸部51と異なる形状になっている。金属板54の位置は、凸部51の第1側面51aで固定されている。尚、金属板54の凹部形状54aの端部は、基板50に接していてもよいし、基板50から離れていてもよい。
導電部材53の一端は、対応する平型端子52に接続されている。導電部材53の他端は、凸部51の第1側面51aから凸部51の上面を覆うように形成されている。尚、導電部材53は、図示する形状に限定されず、例えば、平型端子52から凸部51の第2側面51bまで、平型端子52から凸部51の上面の一部まで、平型端子52から凸部51の第1側面51aの一部まで、又は平型端子52から凸部51を覆って基板50上まで延在してもよい。
尚、例3−2のモジュールでは、導電部材53を使用せずに、金属板54を平型端子52に直接接続してもよい。
[3−2−2]製造方法
図20乃至図25を用いて、例3−2に従ったモジュールの製造方法について説明する。まず、図22及び図23に示すように、基板50、凸部51及び平型端子52は、例2−1と同様の方法で形成される。次に、図24及び図25に示すように、導電部材53が平型端子52から凸部51の上面を覆うように形成される。そして、図20及び図21に示すように、凹部形状54aを有する金属板54が、導電部材53及び基板50上に配置される。金属板54は、導電部材53を介して平型端子52に接続される。この際、金属板54は、導電部材53を介して、凸部51の第1側面51aに接するように位置固定される。このようにして、導電部材53及び金属板54からなる立体型端子を有するモジュールが形成される。
[3−3]例3−3
図26を用いて、例3−3によるモジュールの構造について説明する。例3−2では、金属板54が凸部51の第1側面51aで位置固定されている。これに対して、例3−3では、金属板54が凸部51の第2側面51bで位置固定されている。このため、凸部51の第2側面51bは金属板54に接し、凸部51の第1側面51aは金属板54と離間している。第1側面51a側に空間55が設けられている。
尚、例3−3のモジュールでは、導電部材53を使用せずに、金属板54を平型端子52に直接接続してもよい。また、凸部51の第2側面51bで金属板54の位置を固定した状態で、後述する例3−4のように凸部51の上面上に空間を設けてもよい。
[3−4]例3−4
図27を用いて、例3−4によるモジュールの構造について説明する。例3−4では、金属板54は、凸部51の第1側面51aで位置固定されている。凸部51の第2側面51b及び上面と離間し、第2側面51b及び上面側に空間55が設けられている。
尚、例3−4のモジュールでは、導電部材53を使用せずに、金属板54を平型端子52に直接接続してもよい。
[3−5]第3実施形態の効果
第3実施形態では、上記第2実施形態と同様の効果を得ることができる。さらに、第3の実施形態では、凸部51の形状と異なる形状の立体型端子を形成することができる。
[4]第4実施形態
第4実施形態は、モールドタイプのモジュールに対して、信号出力用の平型端子64を有するフレキシブル基板62を折り曲げることで、立体型端子を形成している。第4実施形態のモジュールは、モールドタイプのモジュール全般に使用可能である。例えば、図1のUSBコネクタ40に使用してもよい。以下では、第4実施形態のモジュールをUSB3.0のオス型コネクタに適用した例について説明する。
[4−1]構造
図28乃至図30を用いて、第4実施形態に係るモジュールの構造について説明する。尚、図30は、図28及び図29に示すハウジング68を省略している。
図28乃至図30に示すように、第4実施形態に係るモジュールは、基板60、凸部61、フレキシブル基板62、内部配線63、信号出力用の平型端子64、65、固定部品67及びハウジング68を備えている。
基板60は、絶縁性の材料(例えば樹脂)で形成されている。本実施形態のモジュールがUSBメモリの端子等の場合、基板60は、例えばシリコンチップが配置された回路基板をモールドして形成されたものである。
凸部61は、基板60の上面から突出し、フレキシブル基板62の平型端子64の台座となる。凸部61の平面形状は、例えば、長方形や正方形等の四角形、円形、楕円形等である。凸部61において、第1側面61a側の端部は角張っており、第2側面61b側の端部は丸まっている。尚、凸部61は、図示する形状に限定されない。凸部61は、基板60上に複数個配置されている。凸部61は、平型端子64の数に対応した数(例えば5つ)の島状で配置されている。
フレキシブル基板62は、平面部分(第1部分)62bと曲折部分(第2部分)62dとを有する。フレキシブル基板62の平面部分62bは、凸部61を通すための穴62aを複数個(例えば5つ)有している。この平面部分62bは、穴62aに凸部61が設けられ、基板60上に接着されている。フレキシブル基板62の曲折部分62dは、凸部61を覆うように、平面部分62bに向かって折り曲げられている。フレキシブル基板62の曲折部分62dは、凸部61の形状に沿って曲げられ、凸部61の上面に接している。フレキシブル基板62の曲折部分62dの端部62eは、フレキシブル基板62の平面部分62bに接している。平面部分62bの曲折部分62d側の端部62cは、基板60の端部に位置しているが、フレキシブル基板62は、基板60の端部の手前で折り曲げてもよい。
内部配線63は、フレキシブル基板62の内部に設けられている。内部配線63の一端は、基板60内部の対応する信号出力端子(図示せず)に接続されている。内部配線63の他端は、平型端子64に接続されている。内部配線63は、フレキシブル基板62の内部に複数個形成されており、平型端子64の数に対応した数(例えば5つ)だけ配置されている。
平型端子64は、フレキシブル基板62の曲折部分62dに複数個(例えば5つ)設けられている。平型端子64は、例えば金属で形成されている。平型端子64は、フレキシブル基板62から露出されており、A側から挿入するコネクタ(図示せず)と接続される。平型端子64は、凸部61の形状に沿って曲げられている。
平型端子65は、フレキシブル基板62の表面に複数個(例えば4つ)配置されており、例えば金属で形成されている。平型端子65は、基板60の内部の対応する信号出力端子(図示せず)に接続されている。
スリット66は、各平型端子64における、X方向の両サイドに設けられている。スリット66のX方向の長さは、例えば、平型端子64の延在方向の長さよりも長いが、これに限定されない。
固定部品67は、折り曲げられたフレキシブル基板62を押さえる部品であり、本体67aと櫛形部67bとを有する。櫛形部67bは、本体67aから櫛状に突出している。櫛形部67bは、隣り合う凸部61の間に挿入され、隣り合う平型端子64のスリット66間におけるフレキシブル基板62の曲折部分62dを基板60に押さえつけている。櫛形部67bは、曲折部分62dの端部62e側におけるスリット66の端部付近まで延在しているが、これに限定されない。固定部品67は、櫛形部67bの根本に凹部67cを有している。凹部67cは、フレキシブル基板62の折り曲げ部分の破損を防止するために設けられている。凹部67cとフレキシブル基板62とは、接さずに隙間があってもよいが、隙間がなくてもよい。
以上のように、第4実施形態では、平型端子64を有するフレキシブル基板62を折り曲げ、平型端子64を凸部61に沿って配置する。これにより、立体的な平型端子64を有するモジュールが形成される。
尚、ここでは、曲折とは、直角に折れ曲がることに限定されず、緩やかにラウンド状に曲がる場合も含まれる。
[4−2]製造方法
図28乃至図36を用いて、第4実施形態に係る立体型端子の製造方法について説明する。ここでは、基板60と凸部61が一体として形成される場合を例に挙げる。
図31及び図32に示すように、基板60及び凸部61は、封止樹脂等を用いて、モールドすることによって同時に形成される。次に、フレキシブル基板62の穴62aに凸部61が挿入され、基板60上にフレキシブル基板62の一部(平面部分62b)が接着される。尚、フレキシブル基板62には平型端子64、65が形成されており、平型端子65はフレキシブル基板62の第1面から露出され、平型端子64はフレキシブル基板62の第2面(第1面と反対側の面)から露出されている。
次に、図33及び図34に示すように、フレキシブル基板62の曲折部分62dが、フレキシブル基板62の平面部分62bの端部62cから平面部分62b側に折り曲げられる。そして、図35及び図36に示すように、フレキシブル基板62の曲折部分62dの端部62eが凸部61の上面に接触した状態で、ハウジング68に収納される。この際、フレキシブル基板62の曲折部分62dをハウジング68で押さえることにより、フレキシブル基板62の折り曲げられた状態が保たれる。
次に、図28乃至図30に示すように、固定部品67を、フレキシブル基板62が折り曲げられた方向からハウジング68に挿入する。これにより、スリット66間の平型端子64が配置されていない曲折部分62dは、固定部品67の櫛形部67bによって、基板60側に押さえつけられる。その結果、フレキシブル基板62の平型端子64は、凸部61の形状に沿って変形し、平型端子64からなる立体型端子を有するモジュールが形成される。
[4−3]第4実施形態の効果
第4実施形態に係るモールドタイプのモジュールでは、信号出力用の平型端子64を有するフレキシブル基板62を折り曲げることで、立体型端子を形成している。
具体的には、モールドされた基板60からフレキシブル基板62が引き出され、このフレキシブル基板62が基板60上に設けられた凸部61を覆うように折り曲げられる。そして、フレキシブル基板62の非端子部が、櫛形の固定部品67で押さえられる。これにより、フレキシブル基板62に設けられた平型端子64が凸部61で隆起し、オス型の立体型端子が形成される。
以上のように、本実施形態では、平型端子64を有するフレキシブル基板62を折り曲げることで、複雑な部品を付加することなく、立体的な平型端子64を形成することができる。また、フレキシブル基板62における平型端子64と非端子と部の間に、スリット66を設けることで、隣接する平型端子64間の分離及び絶縁性を向上することができる。このように、本実施形態では、モジュールの性能向上を図ることができる。
[5]第5実施形態
第4実施形態では、平型端子64が凸部61を覆うことで立体型端子が形成されている。これに対して、第5実施形態では、フレキシブル基板62の端部62eを凸部61に引っかけることで立体的な平型端子64が形成されている。以下では、第5施形態のモジュールを、USB3.0のメス型コネクタに適用したものを一例とし、第4施形態と異なる点について説明する。
[5−1]構造
図37乃至図39を用いて、第5実施形態に係るモジュールの構造について説明する。尚、図39は、図37及び図38に示すハウジング68を省略している。
図37乃至図39に示すように、第5実施形態のモジュールでは、フレキシブル基板62の曲折部分62dが平面部分62bに向かって折り曲げられ、曲折部分62dの端部62eが凸部61の第1側面61aで固定されている。これにより、フレキシブル基板62の曲折部分62dが上方にたわみ、平型端子64も曲がっている。平型端子64の面は、基板60の面に対して角度を有し(傾き)、A側から挿入するコネクタ(図示せず)と接続される。
凸部61は、フレキシブル基板62の曲折部分62dが上方にたわむような位置に配置されている。尚、凸部61は、Y方向(例えば、フレキシブル基板62の延在方向と垂直方向)に延びた1本のライン状で形成されてもよい。凸部61の代わりに、フレキシブル基板62に凹形状のへこみを設けてもよい。
スリット66は、平型端子64の間に設けられている。スリット66のX方向の長さは、例えば、平型端子64の延在方向の長さよりも長いが、これに限定されない。
固定部品67は、折り曲げられたフレキシブル基板62を押し込む部品である。この固定部品67によって押し込まれたフレキシブル基板62の上面は、ハウジング68に接触している。フレキシブル基板62の曲折部分62dの端部62eは、固定部品67の押し込み量によって、凸部61及びフレキシブル基板62との接触状態が変化する。例えば、押し込み量が大きい場合は、フレキシブル基板62の端部62eは、平面部分62bと面で接触している。押し込み量が小さい場合は、フレキシブル基板62の端部62eは、凸部61の第1側面61a及びフレキシブル基板62の平面部分62bと角で接触している。
以上のように、平型端子64を有するフレキシブル基板62を折り曲げて、凸部61で端部62eの位置固定をする。これにより、立体的な平型端子64を有するモジュールが形成される。
尚、図40に示すように、基板60上に凸部61を設けずに、フレキシブル基板62を曲げた状態で端部62eを平面部分62bに接着してもよい。
[5−2]製造方法
図37乃至図39及び図41乃至図46を用いて、第5実施形態に係る立体型端子の製造方法について説明する。
図41及び図42に示すように、第4実施形態と同様の方法で、基板60、凸部61及びフレキシブル基板62が形成される。
次に、図43及び図44に示すように、フレキシブル基板62の曲折部分62dが、フレキシブル基板62の平面部分62bの端部62cから折り曲げられる。そして、図43及び図44に示すように、フレキシブル基板62の端部62eが凸部61の第1側面61aに接触した状態で、ハウジング68に収納される。
次に、図37乃至図39に示すように、固定部品67を、フレキシブル基板62が折り曲げられた方向からハウジング68に挿し込む。これにより、フレキシブル基板62の端部62eが、固定部品67によって、凸部61の第1側面61aに押しつけられる。その結果、フレキシブル基板62に設けられた平型端子64は、固定部品67の押し込みに応じて変形し、立体型端子を有するモジュールが形成される。
[5−3]第5実施形態の効果
上記第5実施形態によれば、第4実施形態と同様に、フレキシブル基板62を使用した立体型端子を形成することができる。
具体的には、モールドされた基板60からフレキシブル基板62が引き出され、このフレキシブル基板62が基板60上に設けられた凸部61に引っかかるように折り曲げられる。そして、フレキシブル基板の曲折部分62dが固定部品67で押し込まれる。これにより、平型端子64の面が基板60の面に対して角度を有する構造となり、メス型の立体型端子が形成される。
以上のように、本実施形態では、平型端子64を有するフレキシブル基板62を折り曲げる。これにより、複雑な部品を付加することなく、立体的な平型端子64を形成することができる。また、フレキシブル基板62における平型端子64間にスリット66を設けることで、隣接する平型端子64間の分離及び絶縁性を向上することができる。さらに、A側から挿入したコネクタ(図示せず)を平型端子64に接続する場合に、各平型端子64にかかる応力をスリット66で吸収させることができ、安定した接続が可能となる。このように、本実施形態では、モジュールの性能向上を図ることができる。
尚、上記各実施形態において、
(1)読み出し動作では、Aレベルの読み出し動作に選択されたワード線に印加される電圧は、例えば0V〜0.55Vの間である。これに限定されることなく、0.1V〜0.24V、0.21V〜0.31V、0.31V〜0.4V、0.4V〜0.5V、0.5V〜0.55Vいずれかの間にしてもよい。
Bレベルの読み出し動作に選択されたワード線に印加される電圧は、例えば1.5V〜2.3Vの間である。これに限定されることなく、1.65V〜1.8V、1.8V〜1.95V、1.95V〜2.1V、2.1V〜2.3Vいずれかの間にしてもよい。
Cレベルの読み出し動作に選択されたワード線に印加される電圧は、例えば3.0V〜4.0Vの間である。これに限定されることなく、3.0V〜3.2V、3.2V〜3.4V、3.4V〜3.5V、3.5V〜3.6V、3.6V〜4.0Vいずれかの間にしてもよい。
読み出し動作の時間(tR)としては、例えば25μs〜38μs、38μs〜70μs、70μs〜80μsの間にしてもよい。
(2)書き込み動作は、上述したとおりプログラム動作とベリファイ動作を含む。書き込み動作では、プログラム動作時に選択されたワード線に最初に印加される電圧は、例えば13.7V〜14.3Vの間である。これに限定されることなく、例えば13.7V〜14.0V、14.0V〜14.6Vいずれかの間としてもよい。
奇数番目のワード線を書き込む際の、選択されたワード線に最初に印加される電圧と、偶数番目のワード線を書き込む際の、選択されたワード線に最初に印加される電圧を変えてもよい。
プログラム動作をISPP方式(Incremental Step Pulse Program)としたとき、ステップアップの電圧として、例えば0.5V程度が挙げられる。
非選択のワード線に印加される電圧としては、例えば6.0V〜7.3Vの間としてもよい。この場合に限定されることなく、例えば7.3V〜8.4Vの間としてもよく、6.0V以下としてもよい。
非選択のワード線が奇数番目のワード線であるか、偶数番目のワード線であるかで、印加するパス電圧を変えてもよい。
書き込み動作の時間(tProg)としては、例えば1700μs〜1800μs、1800μs〜1900μs、1900μs〜2000μsの間にしてもよい。
(3)消去動作では、半導体基板上部に形成され、かつ、上記メモリセルが上方に配置されたウェルに最初に印加する電圧は、例えば12V〜13.6Vの間である。この場合に限定されることなく、例えば13.6V〜14.8V、14.8V〜19.0V、19.0〜19.8V、19.8V〜21Vの間であってもよい。
消去動作の時間(tErase)としては、例えば3000μs〜4000μs、4000μs〜5000μs、4000μs〜9000μsの間にしてもよい。
(4)メモリセルの構造は、半導体基板(シリコン基板)上に膜厚が4〜10nmのトンネル絶縁膜を介して配置された電荷蓄積層を有している。この電荷蓄積層は膜厚が2〜3nmのSiN、又はSiON等の絶縁膜と膜厚が3〜8nmのポリシリコンとの積層構造にすることができる。また、ポリシリコンにはRu等の金属が添加されていてもよい。電荷蓄積層の上には絶縁膜を有している。この絶縁膜は、例えば、膜厚が3〜10nmの下層High−k膜と膜厚が3〜10nmの上層High−k膜に挟まれた膜厚が4〜10nmのシリコン酸化膜を有している。High−k膜はHfO等が挙げられる。また、シリコン酸化膜の膜厚はHigh−k膜の膜厚よりも厚くすることができる。絶縁膜上には膜厚が3〜10nmの仕事関数調整用の材料を介して膜厚が30nm〜70nmの制御電極が形成されている。ここで仕事関数調整用の材料はTaO等の金属酸化膜、TaN等の金属窒化膜である。制御電極にはW等を用いることができる。
また、メモリセル間にはエアギャップを形成することができる。
上記実施形態は、以下の内容を含む。
<1> 不揮発性半導体メモリと、
前記不揮発性半導体メモリを制御するコントローラと、
前記不揮発性半導体メモリのレディ/ビジー端子及び前記コントローラのレディ/ビジー端子に接続された出力端子を有する温度センサと
を具備し、
前記不揮発性半導体メモリの温度が基準値以上になった場合に、前記コントローラは、前記不揮発性半導体メモリへのコマンドの送信を停止する半導体記憶装置。
<2> 前記不揮発性半導体メモリの前記温度が前記基準値より低くなった場合に、前記コントローラは、前記不揮発性半導体メモリへのコマンドの送信を再開する前記<1>記載の半導体記憶装置。
<3> 基板と、
前記基板上に配置された凸部と、
前記基板上に配置された端子と、
前記基板及び前記端子上に配置されかつ前記端子に接続されている第1部分と、前記第1部分から前記凸部に沿って配置された第2部分とを有する第1導電部材と
を具備するモジュール。
<4> 前記第1導電部材上に配置された第2導電部材をさらに具備し、
前記第1導電部材及び前記第2導電部材の一方は金属板であり、前記第1導電部材及び前記第2導電部材の他方は導電性ペースト又は金属箔である前記<3>記載のモジュール。
<5> 前記第1導電部材の前記第2部分は、前記凸部の形状に沿った凹部形状を有している前記<3>記載のモジュール。
<6> 前記第1導電部材の前記第2部分の一部のみが、前記凸部の形状に沿って配置されている前記<3>記載のモジュール。
<7> 基板と、
前記基板上に配置された端子と、
前記基板及び前記端子上に配置された第1導電部材と、
前記第1導電部材上に配置された第1部分と、前記第1部分から凹部形状で配置された第2部分とを有する第2導電部材と、
を具備し、
前記第1導電部材は導電性ペースト又は金属箔であり、前記第2導電部材は金属板であるモジュール。
尚、本発明の実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
10…不揮発性半導体メモリ、11、21…メモリインターフェイス回路、20…コントローラ、22…USBインターフェイス回路、30…温度センサ、40…USBコネクタ、50、60…基板、51、61…凸部、52、64、65…平型端子、53…導電部材、54…金属板、55…空間、62…フレキシブル基板、63…内部配線、66…スリット、67…固定部品。

Claims (5)

  1. 基板と、
    前記基板上に配置された第1部分と、前記第1部分の端部から前記第1部分側に曲折する第2部分とを有するフレキシブル基板と、
    前記フレキシブル基板の前記第2部分から露出して配置された端子と
    を具備するモジュール。
  2. 前記基板の上方に配置された凸部をさらに具備し、
    前記フレキシブル基板の前記第2部分は、前記凸部の形状に沿って隆起している請求項1記載のモジュール。
  3. 前記基板の上方に配置された凸部をさらに具備し、
    前記フレキシブル基板の前記第2部分の端部は、前記凸部で固定されている請求項1記載のモジュール。
  4. 前記端子の面は、前記基板の面に対して傾いている請求項3記載のモジュール。
  5. 前記フレキシブル基板は、前記フレキシブル基板の延在方向における前記端子のサイドにスリットを有している請求項1記載のモジュール。
JP2014184027A 2014-09-10 2014-09-10 モジュール Expired - Fee Related JP6276147B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014184027A JP6276147B2 (ja) 2014-09-10 2014-09-10 モジュール
US14/637,294 US20160073489A1 (en) 2014-09-10 2015-03-03 Module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014184027A JP6276147B2 (ja) 2014-09-10 2014-09-10 モジュール

Publications (2)

Publication Number Publication Date
JP2016058248A true JP2016058248A (ja) 2016-04-21
JP6276147B2 JP6276147B2 (ja) 2018-02-07

Family

ID=55438858

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014184027A Expired - Fee Related JP6276147B2 (ja) 2014-09-10 2014-09-10 モジュール

Country Status (2)

Country Link
US (1) US20160073489A1 (ja)
JP (1) JP6276147B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5298157U (ja) * 1976-01-23 1977-07-23
JPS6084077U (ja) * 1983-11-14 1985-06-10 本多通信工業株式会社 コネクタ装置
JP2005056817A (ja) * 2003-07-23 2005-03-03 Teikoku Tsushin Kogyo Co Ltd 面実装型コネクタ
US7358444B2 (en) * 2004-10-13 2008-04-15 Intel Corporation Folded substrate with interposer package for integrated circuit devices
JP2010140780A (ja) * 2008-12-12 2010-06-24 Japan Aviation Electronics Industry Ltd 電気接続部材

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5265322A (en) * 1990-02-05 1993-11-30 Motorola, Inc. Electronic module assembly and method of forming same
JPH0766844B2 (ja) * 1991-12-13 1995-07-19 株式会社フジソク コネクタ装置とその接触装置
US5383788A (en) * 1993-05-20 1995-01-24 W. L. Gore & Associates, Inc. Electrical interconnect assembly
US5403202A (en) * 1993-10-07 1995-04-04 Hewlett-Packard Company Low insertion force/low profile flex connector
US5679018A (en) * 1996-04-17 1997-10-21 Molex Incorporated Circuit card connector utilizing flexible film circuitry
US6039600A (en) * 1997-10-10 2000-03-21 Molex Incorporated Male connector for flat flexible circuit
US5975934A (en) * 1997-12-12 1999-11-02 Japan Aviation Electronics Industry, Ltd. Two-piece electrical connector of ZIF type using flexible printed circuit boards as contact elements
JP4276883B2 (ja) * 2003-04-30 2009-06-10 日本圧着端子製造株式会社 多層プリント配線板の接続構造
JP4030120B2 (ja) * 2003-07-30 2008-01-09 日本航空電子工業株式会社 コネクタ
US8529276B2 (en) * 2011-02-18 2013-09-10 Hi Rel Connectors, Inc. Connector to flex assembly

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5298157U (ja) * 1976-01-23 1977-07-23
JPS6084077U (ja) * 1983-11-14 1985-06-10 本多通信工業株式会社 コネクタ装置
JP2005056817A (ja) * 2003-07-23 2005-03-03 Teikoku Tsushin Kogyo Co Ltd 面実装型コネクタ
US7358444B2 (en) * 2004-10-13 2008-04-15 Intel Corporation Folded substrate with interposer package for integrated circuit devices
JP2010140780A (ja) * 2008-12-12 2010-06-24 Japan Aviation Electronics Industry Ltd 電気接続部材

Also Published As

Publication number Publication date
JP6276147B2 (ja) 2018-02-07
US20160073489A1 (en) 2016-03-10

Similar Documents

Publication Publication Date Title
US10381327B2 (en) Non-volatile memory system with wide I/O memory die
US7916557B2 (en) NAND interface
US9087590B2 (en) Nonvolatile memory device and method of programming the same
CN100505253C (zh) 具有不同类型的多芯片封装的存储模块
US10789992B2 (en) Non-volatile memory with capacitors using metal under pads
TWI520137B (zh) 半導體記憶裝置及其製造方法
US10438929B2 (en) Semiconductor device
JP2007096071A (ja) 半導体メモリカード
CN111798887A (zh) 存储器装置及半导体封装以及用于管理其中的峰值电力的方法
CN108447519B (zh) 半导体存储装置
TWI692723B (zh) 半導體儲存裝置及其重置方法
US10854244B2 (en) Semiconductor memory device
JP6276147B2 (ja) モジュール
US11508654B2 (en) Non-volatile memory with capacitors using metal under signal line or above a device capacitor
TWI820880B (zh) 記憶體系統
JP2008004196A (ja) 半導体メモリ装置
JP2007199803A (ja) 半導体メモリカード
US10468094B2 (en) Semiconductor memory device
US20160268343A1 (en) Variable resistance memory device and manufacturing method thereof
CN114823561A (zh) 存储装置及其控制方法、存储系统

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160901

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170518

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170530

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170728

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180111

R150 Certificate of patent or registration of utility model

Ref document number: 6276147

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees