JP2016053212A - ナノワイヤクラスタの製造方法 - Google Patents

ナノワイヤクラスタの製造方法 Download PDF

Info

Publication number
JP2016053212A
JP2016053212A JP2015129720A JP2015129720A JP2016053212A JP 2016053212 A JP2016053212 A JP 2016053212A JP 2015129720 A JP2015129720 A JP 2015129720A JP 2015129720 A JP2015129720 A JP 2015129720A JP 2016053212 A JP2016053212 A JP 2016053212A
Authority
JP
Japan
Prior art keywords
nanowires
layer
cluster
template
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015129720A
Other languages
English (en)
Other versions
JP6588250B2 (ja
Inventor
セドリック・ハイヘバールト
Huyghebaert Cedric
アラー・アブド−エルナイエム
Abd-Elnaiem Alaa
フィリップ・フェレーケン
Vereecken Philippe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Interuniversitair Microelektronica Centrum vzw IMEC
King Abdulaziz City for Science and Technology KACST
Original Assignee
Interuniversitair Microelektronica Centrum vzw IMEC
King Abdulaziz City for Science and Technology KACST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Interuniversitair Microelektronica Centrum vzw IMEC, King Abdulaziz City for Science and Technology KACST filed Critical Interuniversitair Microelektronica Centrum vzw IMEC
Publication of JP2016053212A publication Critical patent/JP2016053212A/ja
Application granted granted Critical
Publication of JP6588250B2 publication Critical patent/JP6588250B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00—Electroforming
    • C25D1/006—Nanostructures, e.g. using aluminium anodic oxidation templates [AAO]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02—Anodisation
    • C25D11/04—Anodisation of aluminium or alloys based thereon
    • C25D11/045—Anodisation of aluminium or alloys based thereon for forming AAO templates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/02—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of metals or alloys
    • H01B1/023—Alloys based on aluminium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B5/00—Non-insulated conductors or conductive bodies characterised by their form
    • H01B5/002—Auxiliary arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/413—Nanosized electrodes, e.g. nanowire electrodes comprising one or a plurality of nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66469—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with one- or zero-dimensional channel, e.g. quantum wire field-effect transistors, in-plane gate transistors [IPG], single electron transistors [SET], Coulomb blockade transistors, striped channel transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M4/00—Electrodes
    • H01M4/02—Electrodes composed of, or comprising, active material
    • H01M4/64—Carriers or collectors
    • H01M4/66—Selection of materials
    • H01M4/661—Metal or alloys, e.g. alloy coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M4/00—Electrodes
    • H01M4/02—Electrodes composed of, or comprising, active material
    • H01M4/64—Carriers or collectors
    • H01M4/70—Carriers or collectors characterised by shape or form
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00—Electroforming
    • C25D1/20—Separation of the formed objects from the electrodes with no destruction of said electrodes
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/005—Apparatus specially adapted for electrolytic conversion coating
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02—Anodisation
    • C25D11/04—Anodisation of aluminium or alloys based thereon
    • C25D11/18—After-treatment, e.g. pore-sealing
    • C25D11/24—Chemical after-treatment
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/12—Electroplating: Baths therefor from solutions of nickel or cobalt
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/05—Accumulators with non-aqueous electrolyte
    • H01M10/052—Li-accumulators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M4/00—Electrodes
    • H01M4/02—Electrodes composed of, or comprising, active material
    • H01M2004/026—Electrodes composed of, or comprising, active material characterised by the polarity
    • H01M2004/028—Positive electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M4/00—Electrodes
    • H01M4/02—Electrodes composed of, or comprising, active material
    • H01M4/13—Electrodes for accumulators with non-aqueous electrolyte, e.g. for lithium-accumulators; Processes of manufacture thereof
    • H01M4/131—Electrodes based on mixed oxides or hydroxides, or on mixtures of oxides or hydroxides, e.g. LiCoOx
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Manufacture Of Metal Powder And Suspensions Thereof (AREA)

Abstract

【課題】非崩壊性のナノワイヤのクラスタ、前記クラスタを作製するためのテンプレート、テンプレートを得る方法、及びテンプレートを用いてクラスタを得る方法、及びクラスタを含むデバイスの提供。
【解決手段】２つの接触する層のアセンブリを陽極酸化する工程を含み、第１層４は、陽極酸化中に相互接続されたチャネルネットワークを形成する材料からなり、第２層３は、陽極酸化中に整列して分離したチャネルのクラスタを形成する材料からなる。第２層３は、９９．９〜１００原子％のアルミニウム、及び、０．０〜０．１原子％の他の材料であって、第２層３の陽極酸化時に、相互接続されたチャネルのネットワークを形成しない他の材料、とを含むナノワイヤ１１が崩壊しないクラスタの製造方法。
【選択図】図２２

Description

本発明は、ナノワイヤ製造の分野に関する。
近年、特有の磁気的、電気的、および光電子工学的な特性を与える非常に大きなアスペクト比と表面積により、１次元のナノワイヤは多くの研究の興味を引きつける。例えば、Ａｕ、Ａｇ、Ｃｕおよび半導体のナノワイヤは、対応するバルク材料では観察されない特有の電子移動性能を示し、Ｎｉ、Ｃｏ、およびＦｅベースのナノワイヤのような強磁性体ナノワイヤは、磁場センサのための選択肢の候補である。
そのようなナノワイヤの作製を可能にする方法が知られている。例えば、NUR Ubaidah Saidin ら（Adv. Mat. Res. Vol. 364 (2012) pp 303-307）は、ナノアレイの作製に適した陽極酸化アルミニウム（ＡＡＯ）のテンプレートを作製するために開発されらプロセスを開示する。この文献では、陽極酸化プロセスが、１５ｎｍから３０ｎｍの孔径を有するＡＡＯテンプレートを作製するのに使用された。高アスペクト比のニッケルナノワイヤの平行なアレイの電気めっきが、それらの形成されたＡＡＯテンプレートを用いて行われた。
しかしながら、そのようなテンプレートベースの方法の公知の問題は、よりナノワイヤのアスペクト比が高くなるほど、テンプレートからそれらを分離する間に崩壊しやすくなることである。この崩壊は、ナノワイヤの自由な先端が集合し、これにより、ナノワイヤの分離された束を形成する。理論に拘束されるものではないが、この崩壊は、それらのナノワイヤの間の相互引力により、および乾燥プロセスでの表面張力によると信じられる。この崩壊は、図１２および図１３に示される。
この崩壊を避けるための１つのアプローチは、Yongqi Liang ら（J. Am. Chem. Sci.,2004, 126(50), pp 16338-16339）に記載され、ここでは、超臨界乾燥技術がＡＡＯと組み合わされる。しかしながら、この技術は、最先の設備を含むため高価である。更に、この技術は、大きな基板サイズや産業規模の製造には容易に適用できない。例えば、この技術は、ロールトゥロール（ＲｔＲ）プロセスのような大面積のホイルプロセスで使用することが困難である。
それゆえに、この技術分野で、崩壊しないナノワイヤのクラスタの製造を可能にすると共に、従来の欠点を回避する新しい方法が必要とされる。
本発明の目的は、崩壊しないナノワイヤのクラスタを作製するための良好なテンプレートを提供することである。本発明の他の目的は、そのようなテンプレートの製造方法を提供することである。本発明の更なる目的は、崩壊しないナノワイヤのクラスタを提供することである。
本発明の具体例の長所は、構造的に安定でそれゆえに崩壊しない間隔をあけたナノワイヤのクラスタが得られることである。
本発明の具体例の長所は、比較的安価な崩壊しないナノワイヤクラスタが製造できることである。
本発明の具体例の長所は、ナノワイヤクラスタ（またはアレイ）およびそれを含むデバイスがホイル上で製造可能であり、それゆえに、例えばシートトゥシートプロセスおよびロールトゥロールプロセスによる製造を可能にする。
本発明の具体例の長所は、得られた崩壊しないナノワイヤのクラスタは、比較的被覆し易い（例えば、原子層堆積（ＡＬＤ）のような表面限定堆積技術により）ことである。
上述の目的は、本発明にかかる方法およびデバイスにより達成される。
第１の形態では、本発明は、長手方向（Ｘ）に沿って整列した、間隔をあけたナノワイヤのクラスタに関し、このクラスタは、長手方向（Ｘ）に沿って続いて配置された少なくとも第１領域および第２領域を含み、第１領域のナノワイヤは相互接続され、第２領域のナノワイヤは相互接続されない。
第２の形態では、本発明は、長手方向（Ｘ）に沿って整列した、間隔をあけたナノワイヤのクラスタを製造するテンプレートに関し、このテンプレートは、２つの隣接した層のアセンブリを含み、第１層は相互接続されたチャネルのネットワークを含み、第２層は相互接続されない整列したチャネルのクラスタを含む。
第３の形態では、本発明は、整列したナノワイヤのクラスタを形成する方法に関し、この方法は、第２の形態のいずれかの具体例にかかるテンプレート中でナノワイヤを形成する方法を含む。
第４の形態では、本発明は、第２の形態のいずれかの具体例にかかるテンプレートを製造する方法に関する。現実化の第１の方法では、この方法は、２つの隣接した層のアセンブリの陽極酸化工程を含み、第１層は陽極酸化時に相互接続されたチャネルのネットワークを形成する材料からなり、第２層は陽極酸化時に整列した分離されたチャネルのクラスタを形成する材料からなる。
第５の形態では、本発明は、第１の形態にかかる間隔をあけたナノワイヤのクラスタを含むデバイスに関する。
本発明の特別で好適な形態は、添付した独立および従属の請求項に詳しく述べられる。従属請求項の特徴は、必要に応じて、独立請求項の特徴および他の従属請求項の特徴と組み合わせても良く、単に請求項に明確に述べられた通りではない。
この分野では、デバイスの継続した改良、変形、および進化が行われるが、この概念は、実質的に新しく新規な改良を表し、従来技術からの出発を含み、その結果多くの効率の良い、安定した、そして信頼できるこの性質のデバイスとなると信じる。
上述のおよび他の、本発明の特徴、長所、および優位点は、例示の方法で本発明の原理を示す添付の図面を併せて用いて、以下の詳細な説明から明らかになるであろう。この開示は、発明の範囲を限定することなく、例示のみを目的とする。以下で引用される参照図は、添付の図面をいう。
本発明の具体例にかかるチャネル間の距離と印加電圧とのグラフである。 本発明の具体例にかかるテンプレートを形成する方法にかかる工程の最終結果の模式図である。 本発明の具体例にかかるテンプレートを形成する方法にかかる工程の最終結果の模式図である。 本発明の具体例にかかるテンプレートを形成する方法にかかる工程の最終結果の模式図である。 本発明の具体例にかかるナノワイヤを形成する方法にかかる工程の最終結果の模式図である。 本発明の具体例にかかるナノワイヤを形成する方法にかかる工程の最終結果の模式図である。 本発明の具体例にかかるナノワイヤのクラスタの上面の走査電子顕微鏡写真である。 従来技術にかかるナノワイヤを形成する方法にかかる工程の最終結果の模式図である。 従来技術にかかるナノワイヤを形成する方法にかかる工程の最終結果の模式図である。 従来技術にかかるナノワイヤを形成する方法にかかる工程の最終結果の模式図である。 従来技術にかかるナノワイヤを形成する方法にかかる工程の最終結果の模式図である。 従来技術にかかるナノワイヤを形成する方法にかかる工程の最終結果の模式図である。 従来技術にかかる崩壊したナノアイヤのクラスタの上面の電子顕微鏡写真である。 本発明の具体例で使用された電気化学セルの模式図である。 本発明の具体例にかかる金属ナノワイヤの相互接続の無いクラスタを形成する方法の模式図である。 本発明の具体例にかかる金属−インシュレータ−金属（ＭＩＭ）超コンデンサを形成する方法の模式図である。 本発明の具体例にかかる狭くて詰まったシングルウォールカーボンナノチューブ（ＳＷＣＮＴ）ベッドを形成する方法の模式図である。 本発明の具体例にかかる抵抗スイッチングメモリを形成する方法の模式図である。 本発明の具体例にかかる磁気抵抗ランダムアクセスデバイスを形成する方法の模式図である。 本発明の具体例にかかるテンプレート中のチャネル（Ｄｉｃ）と孔（Ｄｉｐ）との間の距離を示す。 本発明の具体例にかかるチャネル間距離と孔間距離のグラフである。 本発明の具体例にかかるテンプレートを作製するための方法の模式図である。 本発明の具体例にかかるテンプレートを作製するための方法の模式図である。 本発明の具体例にかかる方法の模式図である。 本発明の具体例にかかる方法の模式図である。
異なる図面において、同一の参照符号は、同一または類似の要素をいう。
本発明は、特定の具体例について、所定の図面を参照しながら詳細に説明するが、本発明はこれらにより限定されるものではなく、請求の範囲によってのみ限定される。記載された図面は、単に概略であり、限定するものではない。図面において、図示目的で、いくつかの要素の大きさは拡張され、縮尺通りに記載されていない。寸法と相対寸法は、本発明の実施の実際の縮小には対応していない。
更に、開示や請求の範囲中の、第１、第２、第３等の用語は、類似の要素の間で区別するために使用され、時間的、空間的に、順位付けや他の方法での順位を記載する必要はない。そのように使用される用語は、適当な状況下で入替え可能であり、ここに記載された発明の具体例は、ここに記載や図示されたものと異なる順序によっても操作できることを理解すべきである。
また、開示や請求の範囲中の、上、下、上に、下に等の用語は、記載目的のために使用され、相対的な位置を示すものではない。そのように使用される用語は、適当な状況下で入替え可能であり、ここに記載された発明の具体例は、ここに記載や図示されたものと異なる位置でも操作できることを理解すべきである。
なお、請求の範囲で使用される「含む（comprising）」の用語は、それ以降に示される要素に限定して解釈されるべきではなく、他の要素や工程を排除しない。このように、言及された特徴、数字、工程、または成分は、その通りに解釈され、１またはそれ以上の他の特徴、数字、工程、または成分、またはこれらの組み合わせの存在または追加を排除してはならない。このように、「手段ＡおよびＢを含むデバイス」の表現の範囲は、構成要素ＡとＢのみを含むデバイスに限定されるべきではない。本発明では、単にデバイスに関連した構成要素がＡとＢであることを意味する。
この明細書を通じて参照される「一の具体例（one embodiment）」または「ある具体例（an embodiment）」は、この具体例に関係して記載された特定の長所、構造、または特徴は、本発明の少なくとも１つの具体例に含まれることを意味する。このように、この明細書を通して多くの場所の「一の具体例において（in one embodiment）」または「ある具体例において（in an embodiment）」の語句の表現は、同じ具体例を表す必要はなく、表しても構わない。更に、特定の長所、構造、または特徴は、この記載から当業者に明らかなように、１またはそれ以上の具体例中で適当な方法で組み合わせることができる。
同様に、本発明の例示の記載中において、能率的に開示し、多くの発明の形態の１またはそれ以上の理解を助ける目的で、本発明の多くの長所は、時には１つの具体例、図面、またはその記載中にまとめられることが分かる。しかしながら、この開示の方法は、請求される発明がそれぞれの請求項に記載されたものより多くの特徴を必要とすることを意図して表されていると解釈すべきではない。むしろ、以下の請求項が表すように、発明の態様は、１つの記載された具体例の全ての長所より少なくなる。このように詳細な説明に続く請求の範囲は、これにより詳細な説明中に明確に含まれ、それぞれの請求項は、この発明の別々の具体例としてそれ自身で成立する。
更に、ここで記載された幾つかの具体例は、幾つかの特徴で、他の具体例に含まれる以外の特徴を含み、異なった具体例の長所の組み合わせは、本発明の範囲に入ることを意味し、当業者に理解されるように、異なった具体例を形成する。例えば、以下の請求の範囲では、請求された具体例は、他の組み合わせにおいても使用できる。
更に、具体例のいくつかは、コンピュータシステムのプロセッサにより、またはその機能を実行する他の手段により実施できる方法または方法の要素の組み合わせとしてここに記載される。このように、そのような方法または方法の要素を実行するために必要な指示を備えたプロセッサは、方法または方法の要素を実行するための手段を形成する。更に、装置の具体例のここに記載された要素は、本発明を実行する目的のために、要素により行われる機能を実行する手段の例である。
ここで与えられる記載において、多くの特定の細部が示される。しかしながら、本発明の具体例はそれらの特別な細部無しに実施できることを理解すべきである。他の例では、公知の方法、構造、および技術は、この記載の理解をわかりにくくしないために、詳細には示されていない。
以下の用語は、本発明の理解を助けるためにのみ提供される。
ここで使用されるように、特段の定めが無ければ、「ナノワイヤ（nanowire）」の用語は、ロッド形状で、アスペクト比が少なくとも２０で、幅または直径が最大で５００ｎｍであるナノ構造をいう。ナノワイヤは平面でも中空でも良い。中空のナノワイヤは時にはナノチューブと呼ばれる。
ここで使用されたように、特段の定めが無ければ、「陽極酸化（anodization）」の用語は、陽極酸化可能な材料（例えばアルミニウム含有層）に適用された場合、電極として働く（陽極酸化される）陽極酸化可能な材料（例えば、アルミニウム含有層）と、酸性の電解質の存在下での対向電極との間に電位を与える工程を含む電気化学プロセスをいう。この方法は、層の表面に垂直に古い形態（例えば六角形）で配置されたチャネルのクラスタを形成する。このクラスタは、一般に、配置の古い性質により、アレイと呼ばれる。
第１の形態では、本発明は、長手方向（Ｘ）に沿って配置された間隔をあけたナノワイヤのクラスタ（またはアレイ）に関し、このクラスタは、長手方向（Ｘ）に沿って続いて配置された少なくとも第１領域と第２領域とを含み、第１領域のナノワイヤは相互接続され、第２領域のナノワイヤは相互接続されない。
相互接続されたナノワイヤからなる領域を有することは、第２領域のナノワイヤが崩壊することを防止するために有利である。しかしながら、相互接続されたナノワイヤからなる完全なクラスタ（第１領域および第２領域）は、少なくとも以下の理由のため十分ではない。
ナノワイヤの間に、あまりに多くの容量的および誘導的な接続がある。
相互接続されたナノワイヤは、均一に、そしてピンホール無しに被覆することは非常に困難である。これは、原子相堆積（ＡＬＤ）のような表面が限定された堆積技術が用いられた場合でさえ、これは真実である。これはまた、ナノワイヤベースの金属−インシュレータ−金属（ＭＩＭ）の形成を非常に困難にする。
得られた崩壊しにくいナノワイヤのクラスタが、完全に相互接続されたナノワイヤネットワークに比較して（例えばＡＬＤにより）比較的容易に被覆できることは、本発明の具体例の長所である。例えば、薄膜スタック（例えば、ＭＩＭキャパシタスタック）は、均一に被覆でき、第２領域の上にはピンホールは無い。
第１領域のナノワイヤの間の相互接続は、２つのそうでなければ分離されたナノワイヤの間の一般的な相互接続である。相互接続は、より一般に、そうでなければ分離された２つのナノワイヤの間の相互接続で、それぞれのナノワイヤは、２つのナノワイヤの間で共通して所有されない（一般には基板に接触する）それ自身のベースと、（一般には基板から離れた）それ自身の先端とを有する。これは、１つのナノワイヤに統合された２つのナノワイヤ、または２つのナノワイヤに分かれた１つのナノワイヤは、相互接続されたナノワイヤとは考えられないことを意味する。好適には、本発明のナノワイヤは、互いに統合されず、分岐しない。そのような分岐や統合は、クラスタを形成するために使用されるテンプレートにおいて、第２層が９９．９原子％より少ないアルミニウムを含む材料からなる場合には、そのような分岐や統合が起きる。テンプレートのその層のアルミニウム濃度が高いほど、テンプレート中での、それゆえにそこから得られたクラスタ中での分岐／統合が減少する。純アルミニウムが使用された場合、分岐／統合は観察されない。アルミニウムや銅以外の材料を０．１％またはそれ以上含む場合、同様に、そのような分岐や統合が起きる。
結果として、第２層の材料は、純アルミニウムから形成されることが好ましく、第１層の材料は、アルミニウム（およびテンプレートが第１の実現モードで形成される場合、選択的に銅）からのみ形成される。ナノワイヤは間隔をあける。これは、それらは、互いに空間で分離されることを意味する。第１領域では、ナノワイヤは、相互接続により間隔をあけ、一方、第２領域では、相互接続が存在せず、それゆえにナノワイヤは、（酸化アルミニウムのテンプレートの除去直後に構造が得られる場合は空気であり、より一般にはナノワイヤの間に続いて提供される興味のある固体材料である）周囲の媒体により間隔をあける（図１５の中央参照。ＳｉＯ２が囲む媒体である）。相互接続は、一般には、ナノワイヤそれ自身と同じ材料から形成される。最も一般的には、相互接続は、ナノワイヤそれ自身である。それゆえに、第１領域のナノワイヤは、３次元のナノワイヤのメッシュを形成し、一方、第２領域のナノワイヤは、相互接続されない。しかしながら、本開示の残りにおいて混乱を避けるために、特段の定めが無ければ、「ナノワイヤ（nanowire）」の用語は、長手方向（Ｘ）に沿うナノワイヤをいう。
２つの隣り合ったナノワイヤの中央の長手方向の軸の平均間隔（ピッチとも定義される）は、例えば２０ｎｍから５００ｎｍで、一般には５０ｎｍから２５０ｎｍである。
ナノワイヤが基板に隣接する具体例では、長手方向（Ｘ）はナノワイヤがその上に隣接する基板に対して６０°から９０°の角度を形成する。好適には、ナノワイヤは、基板上に直交して立ってもよく、第２領域は、ナノワイヤが基板に接触する領域を含んでも良い。そのような具体例が、図６に示される。相互接続が、ナノワイヤの崩壊、ナノワイヤのプロセス中のウエット工程およびドライ工程中に生じる問題を完全に防止するため、それらの具体例は有利である。
具体例では、間隔をあけたナノワイヤのクラスタは、長手方向（Ｘ）に沿って順次配置された３つの領域を含んでもよく、第１領域および第３領域のナノワイヤは相互接続され、第２領域のナノワイヤは相互接続されず、第２領域は、第１領域と第３領域の間に挟まれる。それらの具体例ではナノワイヤは、基板上に垂直に立ち、第１（または第３）領域は、相互接続されたナノワイヤ（ナノワイヤの３次元メッシュ）は基板に接続する領域を含んでも良い。それらの具体例は、そのベースで構造的に強化し、それゆえに更に崩壊の性質を低減するナノワイヤのクラスタを提供する。
他の具体例では、第１の相互接続領域は、２つの領域が相互接続されないように、長手方向（Ｘ）に沿っても良い。好ましくはないが、そのような具体例でも、ある程度ナノワイヤの崩壊を防止できる。
他の具体例では、基板はなく、間隔をあけたナノワイヤのクラスタは自由に立つ。
具体例では、第２領域（およびそれゆえに長手方向（Ｘ）に沿ったクラスタの相互接続されない領域中のナノワイヤ部分）は、１μｍまたはそれ以上でも良い。一般に、それは、１μｍから１００μｍまたは１０μｍから１００μｍの長さでも良い。崩壊するナノワイヤの問題は、少なくとも１μｍのナノワイヤ長さで特に観察され、少なくとも１０μｍの長さで増加する。
具体例では、第１領域（および任意的に第３領域）は、２０ｎｍから１μｍの長手方向（Ｘ）に沿った長さを有しても良い。第２領域の長さと、第１領域の長さとの間の比は、例えば、１から１００の範囲の値、特に５から２０の範囲の値でも良い。
具体例では、ナノワイヤは２０またはそれ以上、好適には３０またはそれ以上、より好適には５０またはそれ以上のアスペクト比を有しても良い。
具体例では、ナノワイヤは、１０ｎｍから３００ｎｍ、好適には５０ｎｍから２００ｎｍの直径を有しても良い。
好適な具体例では、第２領域のナノワイヤは、第１領域の相互接続されたナノワイヤの延長である。これは、しかしながら、必ずしも事実にあてはまらない。例えば、陽極酸化されたアルミニウム酸化物（ＡＡＯ）形成中に、２つの領域に異なる電圧を用いることにより、第２領域のナノワイヤの間隔は、第１領域の相互接続されたナノワイヤの間隔とは異なるように形成される。
具体例では、ナノワイヤは崩壊しない。換言すれば、ナノワイヤの先端は、一体にならない。これは、図１５（右）に示される。具体例では、第２領域の隣接するナノワイヤのそれぞれのペアの間隔の分散は、長手方向（Ｘ）に沿って測定した第２領域の全長に沿って実質的に一定に維持される。具体例では、ナノワイヤの一端で測定された分散は、例えば、ナノワイヤの他端で測定した分散の３０％以内、好適には２０％以内、より好適には１０％以内、最も好適には５％以内でも良い。換言すれば、ナノワイヤは、長手方向（Ｘ）に沿って実質的に平行でも良い。
具体例では、ナノワイヤは、金属、半導体材料（例えばＳｉ、ＩｎＰ、ＧａＮ、ＧａＡｓ等）、誘電体材料（例えばＳｉＯ２、ＴｉＯ２等）、ポリマ（例えばＰＭＭＡ）、または生体分子（例えばＤＮＡ）から形成されても良い。好適には、ナノワイヤは、金属を含み、または金属から形成されても良い。好適には、金属は、テンプレートの中で電気化学堆積により成長できるように選択される。好適な金属の例は、Ａｕ、Ａｇ、Ｐｔ、Ｃｕ、Ｎｉ、Ａｌ、Ｃｏ、Ｆｅ、Ｓｎ、Ｔｉおよびそれらの合金である。ＡｌとＴｉは、電気化学堆積のためにイオン液体を必要とする。（例えば、長手方向（Ｘ）に沿って異なる成分の層を交互に有する）多層ナノワイヤも、可能である。コスト効率の高い技術応用のために、好ましい金属はＣｕ、Ｎｉ、およびＣｏである。電解めっきおよび無電解めっきの双方が使用できる。例えば基板（例えばＡｌまたはＴｉＮ）が、第１金属層の核形成のための好ましい触媒や、触媒を形成する場合に、無電解めっきが使用される。次に、自動触媒無電解堆積プロセスは、この第１金属層から多孔質のテンプレートを埋めるまで続く。
第２の形態では、本発明は、長手方向（Ｘ）に沿って間隔をあけたナノワイヤのクラスタを形成するためのテンプレートに関し、テンプレートは２つの連続した層のアセンブリを含み、第１層は整列した相互接続されたチャネルのネットワークを含み、第２層は整列した分離されたチャネルのクラスタを含む。
具体例では、第１層は好適には第２層の上にある。第１層中の相互接続は、チャネルを接続する孔である。それらの孔は、一般には、長手方向（Ｘ）に垂直に延びて、チャネルのようである。
また、孔が存在する長手方向（Ｘ）に沿ったチャネル上の全ての位置に対して、２つの追加の孔が一般には全て存在し、３つの孔は一般にその領域のそれぞれに存在し、この３つの孔はそれぞれのチャネルを３つの隣接するチャネルに接続する。３つの孔は、一般には互いから等しい距離にある。
長手方向（Ｘ）に沿うチャネルの連続する位置に存在する孔は、一般には２つの隣り合うチャネルの中央の長手軸の間の平均間隔距離（Ｄｉｃ）の０．５から２．０倍に等しい距離（Ｄｉｐ）だけ、長手方向（Ｘ）に沿って互いに平均間隔を隔てる。具体例では、Ｄｉｐは１０ｎｍから１μｍであり、一般には２５ｎｍから５００ｎｍである。
具体例では、２つの隣り合うチャネルの中央長手軸の間の平均間隔距離は、２０ｎｍから５００ｎｍであり、一般には５０ｎｍから２５０ｎｍである。
具体例では、整列した分離したチャネルは、整列した相互接続チャネルの延長である。換言すれば、整列した分離されたチャネルの中央長手軸は、整列した相互接続されたチャネルの中央長手軸の延長である。
具体例では、第２層は、（方向（Ｘ）に測定した場合）１μｍまたはそれ以上の膜厚を有しても良い。一般には、１μｍから１００μｍ、または１０μｍから１００μｍの膜厚を有しても良い。
具体例では、第１層は、方向（Ｘ）に沿って、２０ｎｍから１μｍの膜厚を有しても良い。第２層の膜厚と第１層の膜厚との間の比は、例えば１から１００の範囲の値、好適には５から２０の範囲の値でも良い。
具体例では、アセンブリは、基板上でも良い。具体例では、無電解堆積のために、基板の上面は導電性でも良い。例えば、基板の上面は、ＡｌまたはＴｉＮを含んでも良い。この基板は、例えば、ＴｉＮで覆われたシリコンウエハを含んでも良い。特別な産業上の重要性の他の例では、基板は、（例えばスパッタで堆積させた）ＴｉＮで被覆され、アルミニウムを積層したプラスチックベースからなっても良い。特別な産業上の重要性の他の例では、基板はアルミニウムから形成されても良い。アルミニウムから形成される基板を有するために、テンプレート作製プロセスはアルミニウムホイルから開始し、このアルミニウムホイルは部分的に陽極酸化されてチャネルを形成し、陽極酸化されない部分を残してこれを基板にする。アルミニウムホイルから開始し、それゆえに基板として金属ホイルを有する利点は、非常に薄いチャネル（またはナノワイヤ）が得られることである。物理気相堆積層は、一般には数ミクロンまでの膜厚を有するが、イオン液からのＡｌ電解めっきにより最大数１０ミクロンまで延びることができる。一方、ホイルは、数１００ミクロンの膜厚である。
好適には、第２層は基板に接触する。（第３領域を有するナノワイヤのクラスタを形成するために）第３層が存在する場合、第３層または第１層は、基板に接触しても良い。
第３の形態では、本発明は、整列したナノワイヤのクラスタを形成（例えば成長）する方法に関し、この方法は、第２の形態のいずれかの具体例によるテンプレート中にナノワイヤを形成する工程を含む。
具体例では、ナノワイヤを形成する工程は、金属、半導体、または誘電体材料を上記テンプレートの中に提供する工程を含む。様々な方法が、テンプレート中に材料を形成するために使用される。例えば、金属ナノワイヤ（例えばＮｉ）は、電気化学堆積により形成でき、半導体ナノワイヤ（例えばＳｉ）は、ＣＶＤまたはＰＥ−ＣＶＤにより形成でき、誘電体材料は、（金属の）電気化学堆積工程と、（金属の）酸化工程とを含む２工程プロセスで形成される。金属コアと誘電体シェルを有するナノワイヤは、例えば、（例えば誘電体シェルのための）ＡＬＤと、（金属コアのための）電気化学堆積との組み合わせにより形成できる。２またはそれ以上の材料から形成されるナノワイヤもまた形成できる。例えば、磁気抵抗ナノワイヤは、磁性材料と非磁性材料をテンプレート中に交互に堆積して形成される。
具体例では、この方法は、さらに、ナノワイヤの形成工程の後に、テンプレートを分解する工程を含んでも良い。
第４の形態では、本発明は、第２の形態のいずれかの具体例にかかるテンプレートを作製する方法に関する。
実施の第１のモード（図２２参照）では、この方法は、２つの接触する層のアセンブリを陽極酸化する工程を含み、第１層４は、陽極酸化中に相互接続されたチャネルネットワークを形成する材料からなり、第２層３は、陽極酸化中に整列して分離したチャネルのクラスタを形成する材料からなる。
具体例では、陽極酸化は、定電位または定電流の制御下で行われても良い。
具体例では、第２層３は、
９８．０から１００原子％のアルミニウム、および、
０．０から２．０原子％の他の材料であって、第２層の陽極酸化時に、相互接続されたチャネルのネットワークを形成しない他の材料、とを含む材料から形成され、
第１層４は、
９５．０から９９．９原子％のアルミニウム、および、
０．１から５．０原子％の銅を含む材料から形成されても良い。
好適には、第２層３は、
９９．０から１００原子％のアルミニウム、および、
０．０から１．０原子％の他の材料であって、第２層の陽極酸化時に、相互接続されたチャネルのネットワークを形成しない他の材料、とを含む材料から形成されても良い。
さらに好適には、第２層３は、
９９．５から１００原子％のアルミニウム、および、
０．０から０．５原子％の他の材料であって、第２層の陽極酸化時に、相互接続されたチャネルのネットワークを形成しない他の材料、とを含む材料から形成されても良い。
最も好適には、第２層３は、
９９．９から１００原子％のアルミニウム、および、
０．０から０．１原子％の他の材料であって、第２層の陽極酸化時に、相互接続されたチャネルのネットワークを形成しない他の材料、とを含む材料から形成されても良い。
純アルミニウムは、分岐することなく、よりまっすぐなチャネルを形成するため、第２層にとって理想的である。
具体例では、上記他の材料は、例えばＳｉ、Ｇｅ、Ａｕ、Ｆｅ、Ｍｏのような、Ｃｕ以外のいずれかの金属または非金属の不純物であり、好適には意図的な不純物ドーピングは無い。
好適には、第１層４は、
９８．０から９９．９原子％のアルミニウム、および、
０．１から２．０原子％の銅、を含む材料から形成されても良い。
より好適には、第１層４は、
９９．０から９９．９原子％のアルミニウム、および、
０．１から１．０原子％の銅、を含む材料から形成されても良い。
好適には、第１層４は、
９９．５から９９．９原子％のアルミニウム、および、
０．１から０．５原子％の銅、を含む材料から形成されても良い。
それらの原子％は、例えば、ラザフォード後方散乱分光（ＲＢＳ）により測定される。
実施の第２のモード（図２３参照）では、この方法は、
１）整列して分離されたチャネルを形成するような方法で、周期的な変調電圧（または電流）を用いて陽極酸化可能な材料の層の第１部分を陽極酸化する工程、
２）孔が上記チャネルに直交するような方法で、第１部分の中に孔を開口する工程、および、
３）整列した分離されたチャネルを形成するのに十分な時間、直流の電流（または電圧）を用いて、上記第１部分に接する、上記層の第２部分を陽極酸化する工程、とを含む。
第４の形態の実施のいずれかのモードの具体例で使用するのに適した陽極酸化可能な材料の例は、アルミニウム、チタン、シリコン、およびＧａＡｓ、ＧａＰ、ＧａＮのようなＩＩＩ−Ｖ半導体であり、アルミニウムが好ましい。
実施のいずれかのモードの具体例では、陽極酸化は、好適には、０から５０℃の温度で、電解質の存在下で行われても良い。
実施のいずれかのモードの具体例では、陽極酸化はバリア層を形成し、このバリア層はテンプレートから除去される。このバリア層は、形成されたチャネルと基板との間の界面に存在する金属酸化物の層である。もしこのバリア層が除去されない場合、ナノワイヤは電気的に基板から分離され、これは多くの応用では望まれない。チャネルを金属で充填することは、基板の金属の性質を活用するために、最も一般に行われる。しかしながら、パルスめっきのような幾つかの方法では、なおも存在するバリアによりチャネルを充填する。
第５の形態では、本発明は、請求項１から４のいずれかにかかる間隔をあけたナノワイヤ（１７）のクラスタ、または相互接続（２４）されず、長手方向（Ｘ）に整列した非崩壊性の間隔をあけたナノワイヤ（１７）のクラスタ、のいずれかを含むデバイスに関する。
具体例では、デバイスは、非崩壊性ナノワイヤの相互接続の無いクラスタを含んでも良い。そのような相互接続の無いクラスタを得る方法は、例５に記載される。
具体例では、デバイスは、第１の形態のいずれかの具体例にかかる金属ナノワイヤのクラスタを含む金属−インシュレータ−金属（ＭＩＭ）の超コンデンサでも良く、この金属ナノワイヤのクラスタは、誘電体材料（例えば、ｈｉｇｈ−ｋ誘電体材料）で覆われ、ナノワイヤの間に残った空間は金属で充填される。そのようなＭＩＭを得るための方法は、例６に記載されている。
具体例では、デバイスは、第１の形態のいずれかの具体例にかかるナノワイヤのクラスタを含んでも良く、このナノワイヤはコアを形成し、カーボンナノチューブはこのコアの周囲にシェルを形成する。例えば、それらの具体例のナノワイヤは、金属から形成される。好適には、金属は、ＣｕおよびＮｉである。そのようなデバイスを得るための方法は、例７に記載される。
具体例では、そのようなデバイスを得るための方法は、第１の形態の具体例にかかるナノワイヤのクラスタを提供する工程と、少なくとも１つのグラフェン層（例えば、化学気相堆積）で、ナノワイヤを被覆する工程と、被覆されたナノワイヤの間の空間に誘電体（例えば、ＳｉＯ２）を充填する工程と、（例えば、ＣＭＰにより）第１領域を除去する工程と、（化学エッチングにより）ナノワイヤを除去する工程とを含んでも良い。
具体例では、デバイスは、第１の形態のいずれかの具体例にかかるナノワイヤのクラスタを含む抵抗スイッチングメモリでも良い。例えば、抵抗スイッチングメモリは、本発明の具体例にかかる遷移金属酸化物ナノワイヤ（例えば、ニッケル酸化物またはチタン酸化物）を含み、ナノワイヤの間の空間は誘電体材料（例えばＳｉＯ２）で充填されても良い。そのようなデバイスを得るための方法は、例８に示される。
具体例では、デバイスは、磁気抵抗ランダムアクセスメモリデバイスでも良い。例えば、本発明の具体例にかかるナノワイヤを含んでも良く、このナノワイヤは交互に磁性材料層と非磁性材料層を含む。そのようなデバイスを得るための方法は、例９に記載されている。
具体例では、デバイスは、ナノワイヤが電流コレクタである薄膜リチウムイオン電池のような電池でも良い。ナノワイヤは、電池アセンブリの３Ｄ薄膜電極ハーフセルを形成する１つの活性電極層（例えば、ＭｎＯ２カソードまたはＳｎアノード）で覆われても、フルバッテリセルをすぐに形成する完全なカソード／電解質／アノード薄膜スタックで覆われても良い。そのような薄膜電池は、例１０に更に詳しく記載されている。
具体例では、デバイスは、本発明の具体例にかかるナノワイヤのクラスタを含む半導体デバイスでも良い。例えば、ナノワイヤは、シリコン、ゲルマニウム、またはＩＩＩ−Ｖ半導体のナノワイヤ、またはセグメント化されたそれらのスタックでも良い。具体例では、半導体デバイスは、長手方向（Ｘ）に沿って整列した間隔をあけたナノワイヤのクラスタを含み、そのクラスタは、少なくとも長手方向（Ｘ）に沿って続いて配置された第１領域および第２領域を含み、第１領域のナノワイヤは相互接続され、金属から形成され、第２領域のナノワイヤは、相互接続無しで、半導体材料から形成される。具体例では、ナノワイヤは、基板に隣接しても良い。基板が存在する具体例では、第２領域は、金属層（例えば、ＴｉＮ層）、または半導体層（例えば（１１１）Ｓｉ）を介して基板に接続されても良い。具体例では、第１領域と第２領域は、金属層（例えば、金層）で分離され、この金属は、第１領域の金属とは異なっても良い。この具体例は、例１２により詳細に記載されている。
発明は、ここに、本発明の多くの具体例の詳細な説明により記載される。本発明の他の具体例が、本発明の技術的な教示から離れること無く、当業者の知識の知識により形成でき、本発明は添付された請求の範囲の用語によってのみ限定されることは明らかである。
例１：陽極酸化電位へのチャネル間距離の依存性の研究
図１は、様々な陽極酸化材料についての、チャネル間距離（ｍｍ）と陽極酸化電圧（Ｖ）と関係のグラフを示す。純アルミニウムのデータ点は四角形で表される。１重量％のＣｕをドープしたＡｌのデータ点は三角形で表され、１重量％のＳｉをドープしたＡｌのデータ点は円形で表される。見られるように、３つの全ての材料は、同じ電圧で同じ間隔を形成することにより同様に振る舞う。２０から５０ｎｍの範囲の小さいチャネル間距離が、１０から約２０Ｖの電圧で、Ｈ２ＳＯ４を電解質として用いて得られた。５０から１２５ｎｍの間隔が、２０から約６０Ｖの電圧で、Ｈ２Ｃ２Ｏ４を電解質として用いて得られた。２２５ｎｍまでのより大きな間隔が、９０Ｖまでの電圧で、Ｈ３ＰＯ４中で得られた。より高いチャネル間距離は、ここには示さないより高い電圧で得られる。
いずれかの２つの隣り合うチャネルの間の平均チャネル間距離は、電圧を１０Ｖから９０Ｖに増加することにより（および状況に応じて酸を加えることにより）、約２５ｎｍから約２２５ｎｍの間で調整された。チャネル間距離は、電圧とともに増加し、アルミニウム中の不純物の純度や性質には依存しなかった。
この実験を行うことにより、発明者は、同じ陽極酸化条件の場合に、ドープした（２つの異なるタイプのドーピング）およびドープしないアルミニウムのチャネル間距離は同じであるという見識を得た。これは、２つの接触する層のアセンブリを含み、第１層は整列した相互接続されたチャネルのネットワークを含み、第２層は整列した分離したチャネルのアレイまたはクラスタを含み、整列され分離されたチャネルは、整列して相互接続されたチャネルの延長部分である整列したテンプレートの容易な作製を可能にする。これは、（例えば、テンプレートのウエットエッチング中に）ナノワイヤの崩壊を防止する。
例２：テンプレート１６の製造
このプロセスは、図２〜４に記載される。１００ｎｍのＴｉＮ２で被覆されたシリコンウエハ１（２００ｍｍ直径）が提供された。純アルミニウム層３（２μｍ）が、物理気相堆積（ＰＶＤ）によりその上に形成された。銅含有アルミニウム４の５００ｎｍ層（０．２２原子％Ｃｕ）が、ＰＶＤにより純アルミニウム層３の上に堆積された。この２層（バイレイヤ）３、４は、図１４に示すように、電気化学セル６のバス６に接続された。バス５は、水漏れを無くすＯ−リング７を介して、銅含有アルミニウム層４に接続された。バス５は、室温で電解質８としてシュウ酸８（０．３Ｍ）と、Ｔｉの対向電極９（５×３．５ｃｍＴｉシート９）を含む。銅含有アルミニウム層４は、作用電極４として使用された。そのように作製された電気化学セル６は、バイレイヤ３、４の陽極酸化を行うために電位（６０Ｖ）が制御された。電位は、ＡＵＴＯＬＡＢ ＰＧＳＴＡＴ １００により与えられ、ＡＵＴＯＬＡＢ電圧増倍器を用いるＧｐｅｓ電気化学ソフトウエアにより制御された。
陽極酸化プロセスの完了において、サンプルは脱イオン化水中でリンスされ、窒素ガス中で乾燥される。そのようにして得られたサンプル（図３）は、シリコンウエハ１、ＴｉＮ層２、酸化アルミニウムバリア層１０、垂直で（空の）整列した分離されたチャネル１２を含む酸化アルミニウム層１１、および垂直で（空の）整列した相互接続されたチャネル１４を含む酸化アルミニウム層１３とを含み、整列した分離されたチャネル１２は、整列した相互接続されたチャネル１４の延長部分である。相互接続されたチャネル１４は、孔１５で相互接続される。バリア層１０は除去され、孔１５は、室温で０．７５ＭのＨ３ＰＯ４を用いた化学エッチングで拡張され、この結果、図４に示す構造となる。この工程に続いて、３５℃でＨＦ蒸気（Ｐａｄ−ｆａｍｅ、Ｇｅｍｅｔｅｃ社）を用いてエッチングし、ＴｉＮの表面から残留酸化物を除去する（バリア層の除去）。この方法で、ＴｉＮは、例３の金属ナノワイヤのめっきの準備が行われる。
例２のいくつかのバリエーション
例２は、例えば以下のように、多くのバリエーションで繰り返すことができる。
２％までの不純物を有するＡｌが、それらの不純物が、陽極酸化中に、相互接続されたチャネルのネットワークを形成しない限り、純アルミニウムの代わりに、層３として使用できる。発明者は、Ｓｉがそのような不純物であると認識している。しかしながらＣｕは、相互接続されたチャネルとなり、底面層には避けるべきである。
Ｓｉ基板−ＴｉＮ層の組み合わせ以外の他の基板、例えばＡｌホイルも、もちろん使用できる。
他の電解質も使用可能である。例えば、硫酸またはリン酸が使用できる。
表面層の洗浄のために、他のエッチャントを使用できる。例えば、過酸化水および硫酸との混合物が、ＴｉＮ表面の洗浄と準備のために、ＨＦ蒸気に代えて使用できる。
異なる他の例が、本説明中に述べられる。
例３：テンプレート１６中でのクラスタ形成
２段階の定電流電着（ＥＣＤ）技術が、サンプル２で得られたチャネル１２、１４、および孔１５の中を充填するために使用され、これにより、ナノワイヤ１７を形成する（図５）。これは室温で行われ、１０秒のオフ時間（０Ａ）で分けられた２つの工程が使用された。第１工程は、−２５ｍＡ／ｃｍ２の強度密度を有して０．１秒続き、第２工程は、−５ｍＡ／ｃｍ２の強度密度を有し充填が完了するまで続いた。終点は、電位の観察される変化により、および電荷により検出された。参照電極は、Ａｇ／ＡｇＣｌ／３Ｍ ＮａＣｌ（０．２２Ｖ対ＳＨＥ）電極であった。対向電極は、不活性なプラチナ網であった。作用電極は、陽極酸化された酸化アルミニウム（ＡＡＯ）基板（ＡＡＯ／ＴｉＮ／Ｓｉ）であった。スルファミン酸ニッケルバス（７０ｇ／Ｌスルファミン酸ニッケル、４５ｇ／Ｌホウ酸、および３．５ｇ／Ｌ塩化物）が、撹拌無しの電着に用いられた。めっき工程後、サンプルは、脱イオン錘中でリンスされ、窒素ガス中で乾燥させた。
例３のいくつかのバリエーション
例３は、例えば以下のように、多くのバリエーションで繰り返すことができる。
従来の２つの電極セルが、ここで述べるＡｇ／ＡｇＣｌ／３Ｍ ＮａＣｌとＰｔセル構造の代わりに使用できる。
いすれのＮｉめっきバスでも使用できる。
銅のような金属や、ＩｎＳｂのような化合物がめっきされても良い。
１つの工程からなるＤＣ ＥＣＤまたは複数の工程からなるパルスめっきが、２つのパルスのＥＣＤ工程の代わりに使用できる。
例４：テンプレート除去
自由なナノワイヤ１７のクラスタを得るために、ＡＡＯテンプレート１１、１３が、室温で３Ｍ ＮａＯＨ溶液中で化学エッチングにより除去された。ＡＡＯテンプレート１１、１３のエッチング後、サンプルは脱イオン水中でリンスされ、窒素ガス中で乾燥させた。第１領域中に相互接続２４を有し、第２領域中に相互接続の無い、得られたナノワイヤ１７のクラスタが図６（側面図）と図７（上面ＳＥＭ写真）に示される。
比較例１
図８〜１２を参照して、例２〜４が、バイレイヤ（純アルミニウム層３（２μｍ）−銅含有アルミニウム層４（０．２２原子％Ｃｕ）（５００ｎｍ））の形成工程を除いて繰り返され、単層の純アルミニウム３（２．６μｍ）がＴｉＮ２の上に堆積された（図８参照）。定電流陽極酸化が、例２のように、垂直の孔構造を形成するために行われた。例３のように、Ｎｉがめっきされた。得られた自由なナノワイヤのクラスタは、崩壊したナノワイヤ１７から形成された（図１２、１３参照）。
例５：非崩壊性金属ナノワイヤの相互接続の無いクラスタの形成
図１５を参照して、例４の最後で得られたナノワイヤのクラスタが、以下のプロセスにより、金属ナノワイヤの非崩壊性の相互接続の無いクラスタを形成するために使用できる。第１に、ＳｉＯ２１９が、プラズマ誘起化学気相堆積（ＰＥ−ＣＶＤ）により、ナノワイヤ１７の間の開口部を少なくとも部分的に充填するために堆積される。ＳｉＯ２の品質は、当業者に知られた方法により変えることができる。代わりに、開口部はＳｉＯ２以外の他の材料で充填され、この材料は、例６〜１０に記載されたように、機能的目的または犠牲目的のいずれかを有しても良い。第２に化学機械研磨（ＣＭＰ）が、相互接続領域の除去に用いられても良い。シリコン酸化物のＣＭＰは、入手可能な商業的なスラリを用いたシリコンプロセスで知られた標準プロセスである。ＣＭＰ工程は、相互接続領域が除去されるまで続く。研磨時間は、ＣＭＰ条件（圧力、速度）および除去する相互接続層の膜厚に依存する。
例６：金属−インシュレータ−金属（ＭＩＭ）超コンデンサの形成
図１６を参照して、例４の最後で得られたナノワイヤ１７のクラスタが、ＭＩＭ超コンデンサの形成に使用できる。第１に、金属ナノワイヤ１７を隔離するために、ＡＬＤ（ＡＬＤ（１））により、ナノワイヤ１７のクラスタは、ｈｉｇｈ−ｋ材料２０により覆われる。次に、導電性シードの被覆がＡＬＤ（ＡＬＤ（２））により堆積され、続いて金属２１の電気化学堆積が行われる。代わりに、金属２１はＡＬＤで直接堆積できる。ＴｉＮ層２が続いて底部電極として提供され、上部の金属２１が上部電極１８として提供される。ｈｉｇｈ−ｋ材料２０および金属２１は、容量を最大にし、一方でリークを最小にするために、マッチングした仕事関数を有するように選択されることが好ましい。
使用されるｈｉｇｈ−ｋ材料２０の例は、Ａｌ２Ｏ３（ＡＯ）、ＨｆＯ２（ＨＯ）、ＺｒＯ２（ＺＯ）、Ｌａ２Ｏ３（ＬＯ）、それらの組み合わせ、およびそれらとＳｉＯ２との組み合わせである。ＡＬＤ（２）層は、ＴｉＮまたはＲｕでも良く、これら双方は、例えばＡＯ／ＺＯ／ＡＯスタックのための良好な仕事関数を有する金属であり、一方で、例えば銅またはニッケルのような電解めっきまたは無電解めっきのための導電性シードまたは触媒層として提供される。仕事関数のマッチングの同様の理由で、金属ナノワイヤは、最初に、ＡＬＤにより、例えばＴｉＮまたはＲｕのような金属層で覆われても良い。誘電体スタックの膜厚は、目標とする容量およびリークに依存し、一般には２ｎｍと３０ｎｍの間である。
ウエット化学技術を用いることもできるが、均一で、薄く、等角の膜をそれらの高アスペクト比のナノ構造の上に形成できるため、原子層堆積（ＡＬＤ）が好ましい方法である。
例７：大きなカーボンナノチューブ直径と金属ナノチューブ直径により定められる内径を備えた、狭く高密度なシングルウォールカーボンナノチューブ（ＳＷＣＮＴ）、ダブルウォールカーボンナノチューブ（ＤＷＣＮＴ）、または多重ウォールカーボンナノチューブ（ＭＷＣＮＴ）ベッドの作製
図１７を参照すると、例４の最後で得られたナノワイヤ１７のクラスタそれ自身が、カーボンナノチューブを形成するためのテンプレートとして使用できる。第１の工程では、ナノワイヤ１７のクラスタは、ＣＶＤによりグラフェン２２で覆われる。単層のグラフェンを成長する場合には、シングルウォールＣＮＴが得られ、２層グラフェンを成長する場合には、ダブルウォールＣＮＴが形成され、多層グラフェンまたは薄層グラフェンを成長する場合には、多層ＣＮＴが形成される。それらの設計されたＣＮＴの新規性は、中空の内径が、ナノワイヤの直径により規定されることである。ＣＮＴの触媒ＣＶＤが行われた場合、ＣＮＴの内径は、一般には小さく、シングルウォールＣＮＴおよびダブルウォールＣＮＴでは、直径が数ナノメータより大きくない。ナノワイヤをテンプレートに使用すると、１０〜１００ｎｍのチューブ内径を有するカーボンナノチューブが形成される。次に、ＳｉＯ２２３が、被覆されたナノワイヤ１７の間に、ＰＥ−ＣＶＤまたはゾルゲル技術で堆積される。次に、相互接続領域が、化学機械研磨（ＣＭＰ）で除去され、最後に、金属ナノワイヤ１７が化学的にエッチングされ（Ｅ）、ＳｉＯ２２３に埋め込まれたカーボンナノチューブのみを残す。ＳｉＯ２２３自身は、エッチングされて、純粋なカーボンナノチューブが得られる。
例８：抵抗スイッチングメモリの作製
図１８を参照すると、例２の最後で得られたアルミニウムテンプレート１６が、抵抗スイッチングメモリデバイスの作製中に提供できる。第１に、ニッケル２８が、電気化学堆積（ＥＣＤ）により、テンプレート１６中に堆積される。次に、ニッケルが酸化ニッケルに酸化される（Ｏｘ）。次に、テンプレート１６がウエットエッチングによりエッチングされ（Ｅ）、酸化されたニッケル構造が残される。次に、ＳｉＯ２１９が酸化ニッケル構造の間に、プラズマ誘起化学気相堆積（ＰＥ−ＣＶＤ）またはゾルゲル技術により堆積される。最後に、相互接続領域が、化学機械研磨（ＣＭＰ）により除去される。
例９：磁気抵抗ランダムアクセスデバイスの作製
図１９を参照すると、例２の最後で得られたアルミニウムテンプレート１６が、磁気抵抗ランダムアクセスデバイスの作製中に提供できる。第１に、磁性材料の層２５と、非磁性材料の層２６がテンプレート１６中に交互に堆積され、これにより磁気抵抗ナノワイヤを形成する。次に、テンプレート１６は、ウエットエッチングにより除去される（Ｅ）。次に、ＳｉＯ２１９が、磁気抵抗ナノワイヤの間に堆積される。最後に、相互接続領域が、化学機械研磨（ＣＭＰ）により除去される。
例１０：ホイル上の薄膜バッテリ
第１に、アルミニウムテンプレートが、３０〜１５０μｍのアルミニウムホイルの上に形成される。この目的のために、図２２または図２３のプロセスが使用される。図２２は、ロールトゥロールスパッタにより、０．１〜５原子％の銅を含む２００〜１０００ｎｍ膜厚のアルミニウム層４が重ねられた、アルミニウムホイル３を示す。得られたアセンブリは、次に、例２と同様に陽極酸化される。しかしながら、この場合、いまだ酸化されないアルミニウムホイルの残り膜厚が、基板として提供するアルミニウムホイルとして適当と考えられた時に、陽極酸化は停止される。図２３は、その中にチャネルを含む２００〜１０００ｎｍ膜厚の酸化アルミニウム層が形成されるまで、変調電圧または電流を用いて最初に陽極酸化されたアルミニウムホイル３を示す。チャネルの長手方向に直交するチャネルのような孔が、次に、（例えば、５％Ｈ３ＰＯ４溶液のようなＨ３ＰＯ４溶液を用いて）化学エッチングにより形成される。得られた構造は、次に、例２と類似した電位制御の下で陽極酸化される。しかしながら、この場合、先のプロセスのように、陽極酸化は、いまだ酸化されないアルミニウムホイルの残り膜厚が、基板として提供するアルミニウムホイルとして適当と考えられた時に、陽極酸化は停止される。
図２２または図２３のプロセスが使用されるか否かに関係なく、陽極酸化プロセスの完了において、サンプルは脱イオン水中でリンスされ、窒素ガス中で乾燥させる。そのように得られたテンプレートは、基板がアルミニウムホイルであることを除いて、例２で得られたテンプレートと類似している。そのようなアルミニウムホイルの上のテンプレートは、ロールトゥロールプロセスと互換性がある。このテンプレートは、次に、例３、４のように、その中にナノワイヤクラスタを形成する役目を果たす。テンプレート除去後に得られたテンプレートは、次に、電解２酸化マンガンを用いて被覆され、リンスされ、そして乾燥される。被覆されたクラスタは、次に、１００℃から３５０℃の温度で、３時間から１時間アニールすることにより達成される。結果の構造は、リチウム電池およびリチウムイオン電池で正電極として使用できる３次元薄膜電極である。
例１１：内部孔距離と内部チャネル距離との間の関係の決定
例１に見られるように、内部孔の距離は、陽極酸化電圧を変えることにより制御できる。図２１は、内部チャネルの距離と、内部孔の距離の間の測定された関係を示す。この図に見られるように、内部チャネルの距離（Ｄｉｃ）と内部孔の距離（Ｄｉｐ）の双方は、陽極酸化電圧により同様に制御される。ＤｉｃとＤｉｐの間の比は、一定に近い。図２０は、チャネルと孔を示し、同時に、本発明の具体例にかかるテンプレート中の、このチャネル（Ｄｉｃ）とこの孔（Ｄｉｐ）の間の相互距離を示す。
例１２：半導体デバイスの作製
第１に、アルミニウムテンプレートが、半導体（例えばＳｉ）基板の上に形成される。第２に、電気化学堆積または無電解堆積によりテンプレートの底部に金が堆積される。次に、第１（無し）および第２（相互接続された）層の間の移行がＳｉ材料により達成されるまで、ＣＶＤによる温度アシスト気相−液相−固相（ＶＬＤＳ）成長により、Ｓｉナノワイヤが、テンプレート中に形成される。次に、電解めっきまたは無電解めっきにより、Ｓｉナノワイヤの上に金が堆積される。次に、金属が、テンプレートの第２層の中に堆積される。アルミニウムのウエットエッチングが半導体デバイスを提供する。
例１３：層間剥離によるナノワイヤホイル構造の作製
図２４が参照される。第１に、アルミニウム含有層の順序が逆である点を除いて例２と類似の方法で、アルミニウムテンプレートが形成される。基板のＴｉＮ２は、５００ｎｍの銅含有アルミニウム４で覆われ、それ自身は、２μｍの純アルミニウム層３で覆われる。次に、テンプレート形成が、例２に示されるように続けられる。次に、ナノワイヤ１７を所望の膜厚の金属層２７で重ねてめっきするためにめっきプロセスが続けられることを除き、クラスタの形成が例３のように行われる。陽極酸化された酸化アルミニウムテンプレートは、次に溶解され、これにより、金属ナノワイヤクラスタから基板を分離する。結果の構造は、新しい基板のための金属層２７を有する。我々は、図２５を参照する。類似のプロセスが、周期的な陽極酸化（即ち、電圧または電流が繰り返すまたは周期的に変調する）を用いて行われ、垂直チャネル１７の下に、（通常の１工程の定電位または定電流の陽極酸化により）相互接続領域を形成することができる。これは、図２５の第１工程に示される。以下の工程は、図２４の第２および以下の工程と同じである。
好適な具体例、特定の構造が、材料と同様に、本発明にかかるデバイスのためにここで検討されるが、形態や細部における様々な変化または変形は、本発明の範囲および精神から離れることなく行えることは理解されるべきである。例えば、上述のいずれの手段も、単に使用できる手続きの代表に過ぎない。本発明の範囲内で記載された方法に、工程が加えられまたは削除されても良い。

Claims (15)

  1. 長手方向（Ｘ）に沿って整列した間隔をあけたナノワイヤ（１７）のクラスタであって、このクラスタは、長手方向（Ｘ）に沿って続いて配置された少なくとも第１領域と第２領域を含み、第１領域のナノワイヤ（１７）は相互接続され、第２領域のナノワイヤ（１７）は相互接続されない（２４）クラスタ。
  2. ナノワイヤ（１７）は崩壊しない請求項１に記載のクラスタ。
  3. 第１領域は、ナノワイヤ（１７）と同じ材料から形成された相互接続（２４）と相互接続された請求項１または２に記載のクラスタ。
  4. 第２領域のナノワイヤ（１７）は、第１領域の相互接続されたナノワイヤ（１７）の延長部分である請求項１〜３のいずれかに記載のクラスタ。
  5. 整列したナノワイヤ（１７）のクラスタを形成するためのテンプレート（１６）であって、このテンプレート（１６）は２つの隣接した層のアセンブリを含み、第１層（１１）は整列した分離したチャネル（１２）のクラスタを含み、第２層（１３）は整列した相互接続されたチャネル（１４）のネットワークを含むテンプレート。
  6. 整列した分離したチャネル（１２）は、整列した相互接続されたチャネル（１４）の延長部分である請求項５に記載のテンプレート。
  7. 整列したナノワイヤ（１７）のクラスタを形成する方法であって、この方法は、請求項５または６にかかるテンプレート（１６）中でナノワイヤ（１７）を形成する工程を含む方法。
  8. ナノワイヤ（１７）を形成する工程は、テンプレート（１６）の中に金属を提供する工程を含む請求項７に記載の方法。
  9. 金属を提供する工程は、電気化学堆積で行われる請求項８に記載の方法。
  10. 更に、ナノワイヤ（１７）の作製工程後に、テンプレート（１６）を分解する工程を含む請求項７〜９のいずれかに記載の方法。
  11. 請求項５または６のいずれかにかかるテンプレート（１６）を作製する方法であって、２つの隣接する層（３、４）のアセンブリを陽極酸化する工程を含み、第１層（４）は陽極酸化した場合に相互接続されたチャネル（１４）のネットワークを形成する材料から形成され、第２層（３）は陽極酸化した場合に整列した分離したチャネル（１４）のクラスタを形成する材料から形成される方法。
  12. 陽極酸化は、好適には０〜５０℃の温度で、電解質の存在下で、定電位制御で行われる請求項１１に記載の方法。
  13. 第２層（３）は、
    ９８．０から１００原子％のアルミニウム、および、
    ０．１原子％より少ない銅、を含む材料から形成され、
    第１層（４）は、
    ９５．０から９９．９原子％のアルミニウム、および、
    ０．１から５．０原子％の銅、を含む材料から形成される請求項１１または１２に記載の方法。
  14. 第２層（３）が形成される材料は、少なくとも９９原子％のアルミニウムと、０．１原子％より少ない銅を含む請求項１３に記載の方法。
  15. 請求項１〜４のいずれかにかかる間隔をあけたナノワイヤ（１７）のクラスタ、または相互接続（２４）が無く、長手方向（Ｘ）に沿って整列した、非崩壊性の、間隔をあけたナノワイヤ（１７）のクラスタのいずれかを含むデバイス。
JP2015129720A 2014-07-31 2015-06-29 ナノワイヤクラスタの製造方法 Active JP6588250B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP14179382.8 2014-07-31
EP14179382.8A EP2980014B1 (en) 2014-07-31 2014-07-31 Method for interconnected nanowire cluster formation using an Anodic Aluminium Oxide (AAO) template

Publications (2)

Publication Number Publication Date
JP2016053212A true JP2016053212A (ja) 2016-04-14
JP6588250B2 JP6588250B2 (ja) 2019-10-09

Family

ID=51257394

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015129720A Active JP6588250B2 (ja) 2014-07-31 2015-06-29 ナノワイヤクラスタの製造方法

Country Status (4)

Country Link
US (1) US9834847B2 (ja)
EP (1) EP2980014B1 (ja)
JP (1) JP6588250B2 (ja)
KR (1) KR102290618B1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017083809A (ja) * 2015-10-30 2017-05-18 インダストリー‐アカデミック コーオぺレーション ファンデーション ヨンセイ ユニバーシティ ナノワイヤーバンドルアレイ、広帯域の超高性能オプティカルフィルム及びその製造方法
KR20200031624A (ko) * 2017-07-18 2020-03-24 아이엠이씨 브이제트더블유 다공성 고체 물질 및 이의 제조방법
WO2023140011A1 (ja) * 2022-01-21 2023-07-27 富士フイルム株式会社 金属ナノワイヤの製造方法、金属ナノワイヤ、分散液および導電膜

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MX370456B (es) * 2013-12-23 2019-12-13 Colgate Palmolive Co Composiciones que contienen película para uso oral.
KR101773103B1 (ko) * 2015-01-09 2017-08-30 주식회사 엘지화학 전극, 이의 제조방법, 이에 의해 제조된 전극 및 이를 포함하는 이차전지
KR101745080B1 (ko) * 2015-04-17 2017-06-09 연세대학교 산학협력단 알루미나 기반 광 디퓨저 제조방법 및 이를 통해 제작된 광 디퓨저
EP3656734A1 (en) 2018-11-23 2020-05-27 Murata Manufacturing Co., Ltd. Nanowire structure enhanced for stack deposition
CN110323270B (zh) * 2019-06-28 2023-02-03 滁州惠科光电科技有限公司 一种石墨烯导电薄膜的制备方法及薄膜晶体管
EP3904561A1 (de) 2020-04-27 2021-11-03 RENA Technologies Austria GmbH Verfahren zur herstellung von mikro- und nanostrukturen
EP4244184A2 (en) * 2020-11-10 2023-09-20 B2D Holding GmbH Three-dimensional high aspect ratio graphene film composites
EP4020626A1 (en) 2020-12-23 2022-06-29 Imec VZW Coated three-dimensional electronically conductive network for use as an electrode
CN113355649B (zh) * 2021-06-10 2022-11-11 肇庆市华师大光电产业研究院 一种基于纳米球模板无光刻制备周期性垂直定向多壁碳纳米管阵列的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050276743A1 (en) * 2004-01-13 2005-12-15 Jeff Lacombe Method for fabrication of porous metal templates and growth of carbon nanotubes and utilization thereof
JP2006062049A (ja) * 2004-08-30 2006-03-09 Kanagawa Acad Of Sci & Technol ナノピラー構造体とその製造方法および分離用デバイスとその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4560270B2 (ja) 2003-02-07 2010-10-13 キヤノン株式会社 構造体の製造方法
US7019346B2 (en) * 2003-12-23 2006-03-28 Intel Corporation Capacitor having an anodic metal oxide substrate
US7242073B2 (en) * 2003-12-23 2007-07-10 Intel Corporation Capacitor having an anodic metal oxide substrate
US8168495B1 (en) * 2006-12-29 2012-05-01 Etamota Corporation Carbon nanotube high frequency transistor technology
US8518526B2 (en) * 2009-08-04 2013-08-27 Ut-Battelle, Llc Structures with three dimensional nanofences comprising single crystal segments
US8617993B2 (en) 2010-02-01 2013-12-31 Lam Research Corporation Method of reducing pattern collapse in high aspect ratio nanostructures
WO2012016160A2 (en) 2010-07-30 2012-02-02 University Of Utah Research Foundation Nanostructured films and related methods
US8771822B2 (en) * 2011-01-18 2014-07-08 Wisconsin Alumni Research Foundation Methods for the growth of three-dimensional nanorod networks
US20130220821A1 (en) * 2012-02-27 2013-08-29 Los Alamos National Security, Llc Article comprising silicon nanowires on a metal substrate
US20140374268A1 (en) * 2013-06-24 2014-12-25 Agency For Science, Technology And Research Method for forming a composite film

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050276743A1 (en) * 2004-01-13 2005-12-15 Jeff Lacombe Method for fabrication of porous metal templates and growth of carbon nanotubes and utilization thereof
JP2006062049A (ja) * 2004-08-30 2006-03-09 Kanagawa Acad Of Sci & Technol ナノピラー構造体とその製造方法および分離用デバイスとその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
HU XING ET AL.: "Fabrication of three dimensional interconnected porous carbons from branched anodic aluminum oxide t", ELECTROCHEMISTRY COMMUNICATIONS, vol. Volume 13, Issue 10, JPN6018050452, October 2011 (2011-10-01), pages 1082 - 1085, ISSN: 0003943511 *

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017083809A (ja) * 2015-10-30 2017-05-18 インダストリー‐アカデミック コーオぺレーション ファンデーション ヨンセイ ユニバーシティ ナノワイヤーバンドルアレイ、広帯域の超高性能オプティカルフィルム及びその製造方法
US9791602B2 (en) 2015-10-30 2017-10-17 Industry-Academic Cooperation Foundation, Yonsei University Nanowire bundle array, ultrahigh-performance broadband optical film, and method of manufacturing the same
JP2020528490A (ja) * 2017-07-18 2020-09-24 アイメック・ヴェーゼットウェーＩｍｅｃ Ｖｚｗ 多孔質固体材料及び製造方法
JP2020527194A (ja) * 2017-07-18 2020-09-03 アイメック・ヴェーゼットウェーＩｍｅｃ Ｖｚｗ 導電性基板における機能材料層の形成
JP2020527837A (ja) * 2017-07-18 2020-09-10 アイメック・ヴェーゼットウェーＩｍｅｃ Ｖｚｗ ソリッドステートバッテリーセル及びソリッドステートバッテリーの製造
JP2020527649A (ja) * 2017-07-18 2020-09-10 アイメック・ヴェーゼットウェーＩｍｅｃ Ｖｚｗ 所定間隔を有する複数の（ナノ）チャネルを備えるテンプレートへのバルブ金属層の変換、及びそこにおける所定間隔を有する構造物の形成
KR20200031624A (ko) * 2017-07-18 2020-03-24 아이엠이씨 브이제트더블유 다공성 고체 물질 및 이의 제조방법
JP7142649B2 (ja) 2017-07-18 2022-09-27 アイメック・ヴェーゼットウェー 多孔質固体材料及び製造方法
JP7177822B2 (ja) 2017-07-18 2022-11-24 アイメック・ヴェーゼットウェー 所定間隔を有する複数の（ナノ）チャネルを備えるテンプレートへのバルブ金属層の変換、及びそこにおける所定間隔を有する構造物の形成
KR102486135B1 (ko) * 2017-07-18 2023-01-10 아이엠이씨 브이제트더블유 다공성 고체 물질 및 이의 제조방법
JP7212669B2 (ja) 2017-07-18 2023-01-25 アイメック・ヴェーゼットウェー ソリッドステートバッテリーセル及びソリッドステートバッテリーの製造
US11618966B2 (en) 2017-07-18 2023-04-04 Imec Vzw Porous solid materials and methods for fabrication
JP7281445B2 (ja) 2017-07-18 2023-05-25 アイメック・ヴェーゼットウェー 導電性基板における機能材料層の形成
US11827992B2 (en) 2017-07-18 2023-11-28 Imec Vzw Transforming a valve metal layer into a template comprising a plurality of spaced (nano)channels and forming spaced structures therein
WO2023140011A1 (ja) * 2022-01-21 2023-07-27 富士フイルム株式会社 金属ナノワイヤの製造方法、金属ナノワイヤ、分散液および導電膜

Also Published As

Publication number Publication date
KR20160016668A (ko) 2016-02-15
JP6588250B2 (ja) 2019-10-09
US20160032475A1 (en) 2016-02-04
EP2980014A1 (en) 2016-02-03
US9834847B2 (en) 2017-12-05
KR102290618B1 (ko) 2021-08-19
EP2980014B1 (en) 2019-06-26

Similar Documents

Publication Publication Date Title
JP6588250B2 (ja) ナノワイヤクラスタの製造方法
JP5743353B2 (ja) 電荷蓄積デバイス、電荷蓄積デバイスを製造する方法、移動型電子デバイスおよびマイクロ電子デバイス
Haspert et al. Nanoengineering strategies for metal–insulator–metal electrostatic nanocapacitors
US7645669B2 (en) Nanotip capacitor
Wang et al. A high-performance three-dimensional micro supercapacitor based on ripple-like ruthenium oxide–carbon nanotube composite films
US8599533B2 (en) Nanostructure electrode for pseudocapacitive energy storage
CN104813421A (zh) 纳米结构电解能量储存设备
US8564935B2 (en) High energy density storage material device using nanochannel structure
Wei et al. Low-cost and high-productivity three-dimensional nanocapacitors based on stand-up ZnO nanowires for energy storage
US9406450B2 (en) Energy storage devices with at least one porous polycrystalline substrate
US9165722B2 (en) Method for producing a capacitor including an array of nanocapacitors
JP5525090B2 (ja) 多元系ナノワイヤーの製造方法
US10745816B2 (en) Transfer of vertically aligned ultra-high density nanowires onto flexible substrates
Singh et al. Universal method for the fabrication of detachable ultrathin films of several transition metal oxides
JP2016537210A (ja) 電子アシスト技術を用いたワイヤアレイの移行および製造
US20150364267A1 (en) Passivated porous silicon nanowires
KR101345588B1 (ko) 인 또는 붕소가 도핑된 Ａｕ－ＮｉＯ－Ａｕ 구조의 다층형 나노 와이어 및 이의 제조방법
JP2012114121A (ja) コンデンサ及びその製造方法
JP2015099871A (ja) コンデンサ
KR101764336B1 (ko) 상향식 저항변화메모리 및 상향식 저항변화메모리의 제조방법
TWI505534B (zh) 蓄電裝置、其製造方法、為其製造導電結構之方法、使用其之行動電子裝置、與含其之微電子裝置
CN114141544A (zh) 一种片上集成超级电容器的电极材料及其制备方法
CN105696057A (zh) 一种制作Zn/Cu/Ti多金属纳米电极的方法
TW201414879A (zh) 核－殼結構的製備方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180329

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190404

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190903

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190912

R150 Certificate of patent or registration of utility model

Ref document number: 6588250

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250