KR102290618B1 - 나노와이어 클러스터 형성 방법 - Google Patents

나노와이어 클러스터 형성 방법 Download PDF

Info

Publication number
KR102290618B1
KR102290618B1 KR1020150108115A KR20150108115A KR102290618B1 KR 102290618 B1 KR102290618 B1 KR 102290618B1 KR 1020150108115 A KR1020150108115 A KR 1020150108115A KR 20150108115 A KR20150108115 A KR 20150108115A KR 102290618 B1 KR102290618 B1 KR 102290618B1
Authority
KR
South Korea
Prior art keywords
nanowires
layer
template
aluminum
channels
Prior art date
Application number
KR1020150108115A
Other languages
English (en)
Other versions
KR20160016668A (ko
Inventor
세드릭 후이게바에르트
알라 압드-엘나이엠
필립 비르켄
Original Assignee
아이엠이씨 브이제트더블유
킹 압듈라지즈 시티 포 사이언스 앤 테크놀러지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아이엠이씨 브이제트더블유, 킹 압듈라지즈 시티 포 사이언스 앤 테크놀러지 filed Critical 아이엠이씨 브이제트더블유
Publication of KR20160016668A publication Critical patent/KR20160016668A/ko
Application granted granted Critical
Publication of KR102290618B1 publication Critical patent/KR102290618B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00—Electroforming
    • C25D1/006—Nanostructures, e.g. using aluminium anodic oxidation templates [AAO]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B1/00—Nanostructures formed by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • B82B1/008—Nanostructures not provided for in groups B82B1/001 - B82B1/007
    • B22F1/0003—
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B22—CASTING; POWDER METALLURGY
    • B22F—WORKING METALLIC POWDER; MANUFACTURE OF ARTICLES FROM METALLIC POWDER; MAKING METALLIC POWDER; APPARATUS OR DEVICES SPECIALLY ADAPTED FOR METALLIC POWDER
    • B22F9/00—Making metallic powder or suspensions thereof
    • B22F9/16—Making metallic powder or suspensions thereof using chemical processes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B3/00—Manufacture or treatment of nanostructures by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • B82B3/0009—Forming specific nanostructures
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B3/00—Manufacture or treatment of nanostructures by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • B82B3/0009—Forming specific nanostructures
    • B82B3/0038—Manufacturing processes for forming specific nanostructures not provided for in groups B82B3/0014 - B82B3/0033
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02—Anodisation
    • C25D11/04—Anodisation of aluminium or alloys based thereon
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02—Anodisation
    • C25D11/04—Anodisation of aluminium or alloys based thereon
    • C25D11/045—Anodisation of aluminium or alloys based thereon for forming AAO templates
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02—Anodisation
    • C25D11/04—Anodisation of aluminium or alloys based thereon
    • C25D11/12—Anodising more than once, e.g. in different baths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/02—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of metals or alloys
    • H01B1/023—Alloys based on aluminium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B5/00—Non-insulated conductors or conductive bodies characterised by their form
    • H01B5/002—Auxiliary arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/413—Nanosized electrodes, e.g. nanowire electrodes comprising one or a plurality of nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66469—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with one- or zero-dimensional channel, e.g. quantum wire field-effect transistors, in-plane gate transistors [IPG], single electron transistors [SET], Coulomb blockade transistors, striped channel transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M4/00—Electrodes
    • H01M4/02—Electrodes composed of, or comprising, active material
    • H01M4/64—Carriers or collectors
    • H01M4/66—Selection of materials
    • H01M4/661—Metal or alloys, e.g. alloy coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M4/00—Electrodes
    • H01M4/02—Electrodes composed of, or comprising, active material
    • H01M4/64—Carriers or collectors
    • H01M4/70—Carriers or collectors characterised by shape or form
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00—Electroforming
    • C25D1/20—Separation of the formed objects from the electrodes with no destruction of said electrodes
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/005—Apparatus specially adapted for electrolytic conversion coating
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02—Anodisation
    • C25D11/04—Anodisation of aluminium or alloys based thereon
    • C25D11/18—After-treatment, e.g. pore-sealing
    • C25D11/24—Chemical after-treatment
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/12—Electroplating: Baths therefor from solutions of nickel or cobalt
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/05—Accumulators with non-aqueous electrolyte
    • H01M10/052—Li-accumulators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M4/00—Electrodes
    • H01M4/02—Electrodes composed of, or comprising, active material
    • H01M2004/026—Electrodes composed of, or comprising, active material characterised by the polarity
    • H01M2004/028—Positive electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M4/00—Electrodes
    • H01M4/02—Electrodes composed of, or comprising, active material
    • H01M4/13—Electrodes for accumulators with non-aqueous electrolyte, e.g. for lithium-accumulators; Processes of manufacture thereof
    • H01M4/131—Electrodes based on mixed oxides or hydroxides, or on mixtures of oxides or hydroxides, e.g. LiCoOx
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Manufacture Of Metal Powder And Suspensions Thereof (AREA)

Abstract

붕괴되지 않는 나노와이어의 클러스터, 이를 제조하기 위한 템플레이트, 템플레이트의 제조 방법, 템플레이트를 사용하는 클러스터의 제조방법, 및 클러스터를 포함하는 장치가 기재되어 있다. 클러스터 및 템플레이트는 상호 연결된 영역 및 상호 연결부-부재 영역을 포함한다.

Description

나노와이어 클러스터 형성 방법{METHOD FOR NANOWIRE CLUSTER FORMATION}
본 발명은 나노와이어 제작 분야에 관한 것이다.
최근에, 일차원 나노와이어는, 매우 큰 종횡비 및 표면적으로 인한 독특한 자기, 전기, 및 광전자 특성을 부여하기 때문에, 그 연구가 많은 관심을 받고 있다. 예를 들면, Au, Ag, Cu 및 반도체 나노와이어는, 상응하는 벌크 물질에서 관찰되지 않는 독특한 전자 수송 능력을 나타내고; Ni, Co, 및 Fe-기반 나노와이어와 같은 강자성 나노와이어는 자기장 센서를 위해 선택되는 후보들이다.
이러한 나노와이어를 제작할 수 있는 방법은 공지되어 있다. 예를 들면, NUR Ubaidah Saidin et al. (Adv. Mat. Res. Vol. 364 (2012) pp 303-307)는, 나노와이어 어레이를 제작하는 데에 적합한, 애노드 알루미늄 산화물 (AAO) 템플레이트를 제작하기 위해 개발된 공정을 개시한다. 이 문헌에서, 애노다이징 공정을 사용해서 15 nm 내지 30 nm의 기공 직경을 갖는 AAO 템플레이트를 제작하였다. 높은 종횡비를 갖는 니켈 나노와이어의 병렬 어레이의 전착법(electrodeposition)은 이러한 제작된 AAO 템플레이트를 사용해서 입증되었다.
그러나, 이러한 템플레이트 기반 방법에 대해 알려진 문제점은, 나노와이어의 종횡비가 클수록, 템플레이트로부터 분리하는 동안 나노와이어가 붕괴하는 경우가 많다는 것이다. 이러한 붕괴는 나노와이어의 자유 말단(free extremity)을 응집시켜서 나노와이어의 별개의 번들을 형성한다. 임의의 이론에 의해 한정되지 않지만, 이 붕괴는 이러한 나노와이어 사이의 상호간 인력 및 건조 공정에서 표면 장력에 의한 것으로 고려된다. 이 붕괴는 도 12 및 13에 도시되어 있다.
이러한 붕괴를 피하기 위한 하나의 접근 방법은 초임계 건조 기술을 AAO와 결합하는 것으로, Yongqi Liang et al. (J. Am. Chem. Soc., 2004, 126 (50), pp 16338-6339)에 기재되어 있다. 그러나, 이러한 기술은 첨단 장비를 수반하기 때문에 고가이다. 또한, 이러한 기술은, 쉽게 대형 기판 크기 및 산업적 규모의 제작에 적용할 수 없다. 예를 들면, 이러한 기술은 롤투롤(RtR) 가공과 같은 대면적 호일 가공에 거의 사용될 수 없는 것으로 보인다.
따라서, 당업계에서는, 종래 기술의 결점을 방지하면서 붕괴되지 않는 나노와이어의 클러스터를 제작할 수 있는 새로운 방법이 요구되고 있다.
본 발명의 목적은 붕괴되지 않는 나노와이어의 클러스터를 제작하기 위한 우수한 템플레이트를 제공하는 것이다. 본 발명의 또 다른 목적은, 이러한 템플레이트를 제작하기 위한 방법을 제공하는 것이다. 본 발명의 또 다른 목적은 붕괴되지 않는 나노와이어의 클러스터를 제공하는 것이다.
본 발명의 실시형태에 따르면, 구조적으로 안정하고, 따라서 붕괴-내성이 있는 이격된 나노와이어 클러스터가 얻어질 수 있는 이점이 있다.
본 발명의 실시형태에 따르면, 비교적 저렴한 붕괴되지 않는 나노와이어 클러스터가 제조될 수 있는 이점이 있다.
본 발명의 실시형태에 따르면, 나노와이어 클러스터(또는 어레이) 및 이를 포함하는 장치가 호일 상에 제작되어, 예를 들면, 시트 가공 및 롤투롤 가공에서 시트를 통해 제작할 수 있는 이점이 있다.
본 발명의 실시형태에 따르면, 얻어진 나노와이어의 붕괴 내성 클러스터는 (예를 들면, 원자층 증착법(ALD)과 같은 표면 제한 증착 기술을 통한)코팅이 비교적 쉬운 이점이 있다.
상기 목적은 본 발명에 따른 장치 및 방법에 의해서 달성된다.
제1형태에서, 본 발명은 길이 방향(X)을 따라 배열되는 이격된 나노와이어의 클러스터에 관한 것으로, 상기 클러스터는 길이 방향(X)에 따라 순차적으로 위치된 적어도 제1영역 및 제2영역을 포함하고, 제1영역의 나노와이어는 상호 연결되고 제2영역의 나노와이어는 상호 연결부를 포함하지 않는다.
제2형태에서, 본 발명은 길이 방향(X)을 따라 배열된 이격된 나노와이어의 클러스터를 형성하기 위한 템플레이트에 관한 것으로서, 템플레이트는 2개의 인접층의 어셈블리를 포함하고, 제1층은 배열된 상호 연결된 채널의 네트워크를 포함하고, 제2층은 상호 연결부를 포함하지 않는 배열된 채널의 클러스터를 포함한다.
제3형태에서, 본 발명은 배열된 나노와이어의 클러스터를 형성하는 방법에 관한 것으로, 상기 방법은 제2형태의 임의의 실시형태에 따른 템플레이트 내에 나노와이어를 형성하는 단계를 포함한다.
제4형태에서, 본 발명은 제2형태의 임의의 실시형태에 따른 템플레이트를 제조하는 방법에 관한 것이다. 제1 구현화 모드에서, 상기 방법은 2개의 인접층의 어셈블리를 애노다이징 하는 단계를 포함하고, 제1층은 애노다이징 시 상호 연결된 채널의 네트워크를 형성하는 물질로 제조되고, 제2층은 애노다이징 시 배열된 이격된 채널의 클러스터를 형성하는 물질로 제조된다.
제5형태에서, 본 발명은 제1형태에 따른 이격된 나노와이어의 클러스터를 포함하는 장치에 관한 것이다.
본 발명의 특히 바람직한 형태는 수반하는 독립청구항 및 종속청구항에 제시되어 있다. 종속청구항으로부터의 특징은, 독립청구항의 특징 및 그 외의 종속청구항의 특징과 적절하게 결합될 수 있고, 단지 청구항 내에 명시적으로 제시되는 것은 아니다
이러한 분야에서 장치가 끊임없이 개선, 변경 및 변화되고 있지만, 본 개념은 종래의 관행(prior practices)과 다른 것을 포함하며, 더 효율적이고, 안정하고 신뢰성이 있는 이러한 성질의 장치를 제공하는 실질적으로 새롭고 신규한 개선인 것으로 여겨진다.
본 발명의 상기 및 그 외의 특성, 특징, 및 이점은, 일례로 본 발명의 원리를 설명하는 하기 상세한 설명으로부터 수반하는 도면과 결합해서 명백하게 된다. 이러한 설명은 본 발명의 범위를 제한하지 않고 예시로 제공된다. 하기 인용된 참조 도면은 첨부되는 도면을 의미한다.
도 1은 본 발명의 실시형태에 따르는 내부 채널 거리 대 인가된 전압의 그래프이다.
도　2 내지 4는 본 발명의 실시형태에 따르는 템플레이트를 형성하기 위한 방법에 따라 단계들의 최종 결과의 개략도이다.
도 5 및 6은 본 발명의 일 실시형태에 따르는 나노와이어를 형성하기 위한 방법에 따라 스텝들의 최종 결과의 개략도이다.
도 7은 본 발명의 일 실시형태에 따른 나노와이어의 클러스터의 주사형 전자 현미경 이미지 상면도이다.
도 8 내지 12는 종래 기술에 따르는 나노와이어를 형성하기 위한 방법에 따라 스텝들의 최종 결과의 개략도이다.
도 13은 종래기술에 따른 붕괴된 나노와이어의 클러스터의 주사형 전자 현미경 이미지 상면도이다.
도 14는 본 발명의 실시형태에서 사용되는 전기화학 셀의 개략도이다.
도 15는 본 발명의 실시형태에 따른 금속 나노와이어의 상호 연결부를 포함하지 않는 클러스터를 형성하는 방법의 개략도이다.
도 16은 본 발명의 실시형태에 따른 금속 절연체 금속(MIM) 슈퍼캐패시터를 형성하는 방법의 개략도이다.
도 17은 본 발명의 일 실시형태에 따른 나노 밀도의 단일벽 탄소나노튜브(SWCNT)의 형성방법의 개략도이다.
도 18은 본 발명의 일 실시형태에 따르는 저항 스위칭 메모리를 형성하는 방법의 개략도이다.
도 19는 본 발명의 일 실시형태에 따르는 자기 저항 랜덤 액세스 장치를 형성하는 방법의 개략도이다.
도 20은 본 발명의 실시형태에 따르는 템플레이트 내에 채널(Dic)와 기공(Dip) 사이의 내부 거리를 정의한다.
도 21은 본 발명의 실시형태에서 내부 기공 거리 대 내부 채널 거리의 그래프이다.
도 22 및 도 23은 본 발명의 실시형태에 따른 템플레이트를 제조하는 방법의 개략도이다.
도 24 및 25는 본 발명의 실시형태에 따르는 방법의 개략도이다.
상이한 도면에서, 동일한 참조 부호는 동일하거나 유사한 엘리먼트를 의미한다.
본 발명은 특정한 실시형태 및 특정한 도면에 대해 기재되지만, 본 발명은 이들로 한정되지 않고 오직 청구범위에 의해서만 한정된다. 기재된 도면은 단지 개략적 및 비제한적인 것이다. 도면에서, 엘리먼트 중 일부 엘리먼트의 크기는 과장되고 설명 목적으로 정확한 스케일로 도시된 것은 아닐 수 있다. 치수 및 상대적인 치수는 본 발명의 실행에 대해 실제적 감소에 상응하는 것은 아니다.
또한, 상세한 설명 및 청구범위에서 "제1, 제2, 제3 " 등은 유사한 엘리먼트를 구별하기 위해서 사용되는 것이며, 반드시 시간적 순서, 공간적 순서, 차례, 또는 임의의 다른 방법의 순서를 기재한 것은 아니다. 이와 같이 사용된 용어가 적당한 환경하에서 상호 교환될 수 있고, 본원에 기재된 본 발명의 실시형태가 본원에 기재되거나 설명된 순서 외에 다른 순서로 작동할 수 있는 것을 알 수 있다.
또한, 상세한 설명 및 청구 범위에서 "상부", "하부", "위", "아래" 등은 설명 목적으로 사용된 것이며, 반드시 상대적인 위치를 설명하는 것은 아니다. 이와 같이 사용된 용어는 적당한 환경 하에서 상호 교환될 수 있고, 본원에 기재된 본 발명의 실시형태는 본원에 기재되거나 설명되는 방향 외에 다른 방향에서 작동 가능한 것을 알 수 있다.
청구범위에서 사용된 "포함하는"은, 그 다음에 열거되는 수단으로 제한하는 것으로 해석되지 않고, 그 외의 엘리먼트 또는 단계들을 배제하지 않는 것을 유의해야 한다. 상기 용어는 기재된 특징, 인티저, 단계, 또는 성분의 존재를 명기한 바와 같이 해석되지만, 그 외의 하나 이상의 특징, 인티저, 단계, 또는 성분, 또는 그룹의 존재 또는 첨가를 제외하는 것은 아니다. 따라서, "수단 A 및 B를 포함하는 장치"의 범위는 성분 A 및 B만으로 이루어진 장치로 제한되는 것은 아니다. 본 발명에 대해서, 상기 장치의 관련 부품이 단지 A 및 B인 것을 의미한다.
본 명세서에 기재된 "하나의 실시형태" 또는 "일 실시형태"는 실시형태에 대해서 기재된 특정한 특징, 구조 또는 특성이 본 발명의 적어도 하나의 실시형태에 포함되어 있는 것을 의미한다. 따라서, 본 명세서의 다양한 부분에서 "하나의 실시형태" 또는 "일 실시형태"가 반드시 동일한 실시형태를 의미하는 것은 아니지만, 동일한 실시형태일 수 있다. 또한, 특정한 특징, 구조, 또는 특성은, 본 개시 내용으로부터 당업자에게 명백한 임의의 적당한 방법으로, 하나 이상의 실시형태에 결합될 수 있다.
마찬가지로, 본 발명의 예시의 실시형태의 설명에서, 본 발명의 다양한 특징은 하나 이상의 다양한 본 발명의 형태의 이해를 돕고, 본 발명을 효율적으로 기재하기 위해서, 단일의 실시형태, 그 도면 또는 상세한 설명에서 함께 그룹화하는 경우가 있다. 그러나, 본 개시 내용의 이러한 방법은, 청구된 발명이 각각의 청구항에서 열거한 특징보다 많은 특징이 필요하다는 것을 반영하는 것으로 해석되지 않는다. 오히려, 다음 청구범위에서 반영된 것으로서, 발명의 형태는 상기 개시된 단일 실시형태의 모든 특징보다 적게 존재한다. 따라서, 상세한 설명 다음의 청구범위가 상세한 설명에 포함되며, 각각의 청구항은 본 발명의 별개의 실시형태로서 기재되어 있다.
또한, 본원에 기재된 일부 실시형태가 일부 특징을 포함하고, 그 외의 특징은 그 외의 실시형태에 포함되는 것은 아니지만, 상이한 실시형태의 특징들의 조합은 본 발명의 범위 내에 있으며, 당업자에 의해서 이해되는 바와 같이 상이한 실시형태를 형성한다. 예를 들면, 다음의 청구범위에서, 임의의 청구된 실시형태는 임의의 조합으로 사용될 수 있다.
또한, 일부 실시형태는 컴퓨터 시스템의 처리기 또는 기능을 수행하는 그 외의 수단으로 실시할 수 있는 방법의 또는 방법의 엘리먼트의 조합으로서 기재되어 있다. 따라서, 이러한 방법 또는 방법의 엘리먼트를 수행하기 위해 필요한 지시에 의한 처리기는 방법 또는 방법의 엘리먼트를 수행하기 위한 수단을 형성한다. 또한, 장치 실시형태의 본원에 기재된 엘리먼트는, 본 발명을 수행하기 위해 엘리먼트에 의해 실행된 기능을 수행하는 수단의 일례이다.
본원에 제공된 설명에서, 수많은 특정 세부사항이 기재되어 있다. 그러나, 본 발명의 실시형태는 이러한 특정한 세부사항 없이 실시될 수 있는 것으로 이해된다. 그 외의 예에서, 공지된 방법, 구조체, 및 기술은 이러한 설명이 모호하게 이해되지 않도록 상세하게 제시하지 않았다.
다음의 용어는 본 발명의 이해를 돕기 위해 간단히 제공된다.
본원에 사용되는 "나노와이어"는, 달리 제공되지 않으면, 로드 형상의 나노 구조체에 관한 것으로, 종횡비가 적어도 20, 폭 또는 직경이 500 nm 이하이다. 나노와이어는 평면이거나 속이 빈 구조일 수 있다. 나노와이어가 속이 빈 구조이면, 경우에 따라 나노튜브라고 한다.
본원에 사용되는 "애노다이징"은, 달리 제공되지 않으면, 애노다이징 가능한 물질에 적용되는 경우(예를 들면, 알루미늄 함유 층), 산 전해질의 존재하에서 상대 전극과 작용 전극으로서 기능하는 애노다이징 가능한(애노다이징될) 물질 (예를 들면, 알루미늄 함유층) 사이에 포텐셜을 인가하는 단계를 포함하는 전기화학적 공정을 의미한다. 이러한 방법은 알루미늄 함유 층의 표면에 수직으로 규칙적(예를 들면, 육각형)으로 배열된 채널의 클러스터를 형성한다. 이러한 클러스터는, 일반적으로 이러한 배열의 규칙적인 성질에 기인해서 어레이로 불린다.
제1형태에서, 본 발명은 길이 방향(X)을 따라 배열된 이격된 나노와이어의 클러스터(또는 어레이)에 관한 것으로서, 상기 클러스터는 길이 방향(X)을 따라 순차적으로 위치한 적어도 제1영역 및 제2영역을 포함하고, 제1영역의 나노와이어는 상호 연결되고 제2영역의 나노와이어는 상호 연결부를 포함하지 않는다.
상호 연결된 나노와이어로 구성된 영역을 가지면, 제2영역의 나노와이어가 붕괴되는 것이 방지되는 이점이 있다. 그러나, 상호 연결된 나노와이어로 구성된 완전한 클러스터(제1 및 제2 영역)를 가지면, 적어도 다음의 이유로 인해 적합하지 않을 것이다:
- 나노와이어 사이에 너무 많은 용량성 및 유도성 커플링 존재할 것이다.
- 상호 연결된 나노와이어는 핀 홀을 도입하지 않고 균일하게 코팅하는 것이 매우 곤란하다. 이는, 표면 제한 증착 기술, 예를 들면, 원자층 증착법(ALD)이 사용되는 경우에도 이와 같다. 이는, 나노와이어에 기초한 금속 절연체 금속(MIM)의 형성을 매우 곤란하게 한다.
본 발명의 실시형태에 따르면, 완전히 상호 연결된 나노와이어 네트워크에 비해 (예를 들면, ALD를 통해) 비교적 쉽게 코팅되는 이점이 있다. 예를 들면, 박막 스택(예를 들면, MIM 캐패시터 스택)은, 제2영역 상에 핀홀이 포함되지 않고 균일하게 코팅될 수 있다.
제1영역의 나노와이어 사이의 상호 연결부는, 일반적으로 2개의 달리 분리된 나노와이어 사이의 상호 연결부이다. 상호 연결부는, 더 일반적으로 2개의 달리 분리된 나노와이어 사이의 상호 연결부이고, 각각의 나노와이어는 자체 베이스(일반적으로 기판과 접촉함) 및 자체 팁(일반적으로 기판으로부터 멀리 위치함)이 2개의 나노와이어 사이에 함께 존재하지 않는다. 이것은, 2개의 나노와이어는 1개의 나노와이어 내에 통합되거나, 1개의 나노와이어가 2개의 나노와이어로 분기되는 것은, 상호 연결된 나노와이어로 고려되지 않는 것을 의미한다. 바람직하게, 본 발명의 나노와이어는 서로 통합되지 않고 분기되지 않는다. 이러한 분기 및 통합은, 클러스터를 형성하기 위해 사용되는 템플레이트의 제2층이 99.9 at% 미만의 알루미늄을 포함하는 물질로 제조되면 발생하는 경우가 있다. 템플레이트의 층 내에 알루미늄 함량이 높을수록, 템플레이트 및 이들로부터 얻어진 클러스터 내에서 분기/통합이 적게 발생한다. 순수한 알루미늄이 사용되면, 분기/통합이 관찰되지 않는다. 마찬가지로, 이러한 분기 및 통합은, 제1층 내에 알루미늄 및 구리 외의 물질이 0.1% 이상 포함되면 발생하는 경우가 있다. 따라서, 제2층의 물질이 바람직하게 순수한 알루미늄으로 제조되고 제1층의 물질이 알루미늄(및 템플레이트가 제1 구현화 모드를 통해 제조되는 경우 선택적으로 구리)만으로 제조되는 것이 바람직하다. 나노와이어는 이격되어 있다. 이것은, 나노와이어가 서로 이격되어 분리되어 있는 것을 의미한다. 제1영역에서, 나노와이어는 상호 연결부에 의해서 이격되고, 제2 영역에서 상호 연결부가 존재하지 않고, 따라서 나노와이어는 둘러싼 매체에 의해 이격된다(매체는 알루미늄 산화물 템플레이트의 제거 직후 얻어진 구조체의 경우에 공기이지만, 일반적으로 나노와이어 사이에 제공되는 흥미있는 고체 물질이다)(도 15의 중간 도면 참조, 둘러싼 매체는 SiO2이다). 상호 연결부는 일반적으로 나노와이어와 동일한 물질로 제조된다. 일반적으로, 상호 연결부는 나노와이어 자체이다. 따라서, 제1영역의 나노와이어는 3차원 나노와이어 메시를 형성할 수 있고, 제2영역의 나노와이어는 상호 연결부를 포함하지 않는다. 그러나, 본 설명의 나머지 부분에서 혼동을 피하기 위해, 달리 기재되어 있지 않으면, "나노와이어"는 길이 방향(X)을 따라 배열되는 나노와이어를 의미할 것이다.
임의의 2개의 인접하는 나노와이어의 중심 길이 축 사이의 평균 내부-거리(또한, 피치로 정의함)는 20 nm 내지 500 nm이고, 일반적으로 50 nm 내지 250 nm이다.
나노와이어가 기판에 접촉하는 실시형태에서, 길이 방향(X)은 나노와이어가 접촉하는 기판 표면과의 각도가 60° 내지 90°일 수 있다. 바람직하게, 이 각도는 80°내지 90°, 더 바람직하게 실질적으로 90°이다. 바람직한 실시형태에서, 나노와이어는 기판에 수직으로 서 있을 수 있고, 제 2영역은 나노와이어가 기판과 접촉하는 영역을 포함할 수 있다. 이러한 실시형태는 도 6에 도시되어 있다. 이러한 실시형태는, 상호 연결부가 나노와이어의 가공 중에 웨팅 및 건조 단계 중 발생하는 문제인 나노와이어의 붕괴를 완전히 방지하기 때문에, 바람직하다.
실시형태에서, 이격된 나노와이어의 클러스터는 길이 방향(X)을 따라 3개의 영역을 포함할 수 있고, 제1영역의 나노와이어와 제3영역의 나노와이어가 상호 연결되고, 제2영역의 나노와이어는 상호 연결부를 포함하지 않으며, 제2 영역은 제1영역과 제3영역 사이에 개재된다. 이러한 실시형태에서, 나노와이어는 기판에 수직으로 서 있을 수 있고, 제1(또는 제3) 영역은, 상호 연결된 나노와이어(나노와이어 3차원 메시)가 기판에 접촉하는 영역을 포함할 수 있다. 이러한 실시형태는 그 베이스에서 구조적으로 강화된 나노와이어의 클러스터를 제공하기 때문에, 붕괴 경향을 더 감소시킨다.
그 외의 실시형태에서, 제1상호 연결된 영역은, 길이 방향(X)을 따라 2개의 영역 사이에 상호 연결부가 존재하지 않도록 할 수 있다. 이러한 실시형태는 바람직하지 않지만, 나노와이어의 붕괴는 어느 정도 방지된다.
그 외의 실시형태에서, 이격된 나노와이어의 클러스터가 기판 없이 서 있다.
실시형태에서, 제2영역(따라서 길이 방향(X)을 따라 클러스터의 상호 연결되지 않은 영역 내에 나노와이어 부분)은 길이가 1㎛ 이상일 수 있다. 일반적으로, 길이가 1㎛ 내지 100㎛, 10㎛ 내지 100㎛일 수 있다. 붕괴하는 나노와이어의 문제는, 특히 길이가 적어도 1㎛의 나노와이어에서 관찰될 수 있고, 길이가 적어도 10㎛의 나노와이어에서 악화된다.
실시형태에서, 제1영역(및 선택적 제3영역)은 길이 방향(X)을 따라 길이가 20 nm 내지 1㎛일 수 있다. 제2영역의 길이와 제1영역의 길이 사이의 비는, 예를 들면, 1 내지 100, 바람직하게 5 내지 20일 수 있다.
실시형태에서, 나노와이어는 종횡비가 20 이상, 바람직하게 30 이상, 더 바람직하게 50 이상일 수 있다.
실시형태에서, 나노와이어는 직경이 10 nm 내지 300 nm, 바람직하게 50 내지 200 nm일 수 있다.
바람직한 실시형태에서, 제2영역에서 나노와이어는 제1영역의 상호 연결된 나노와이어의 연장이다. 하지만, 이것이 반드시 이 경우인 것은 아니다. 예를 들면, 제2영역에서 나노와이어 사이의 내부 거리는 애노다이징된 알루미늄 산화물(AAO)을 형성하는 동안 2개의 영역에 상이한 전압을 사용함으로써 제1영역의 상호 연결된 나노와이어 사이의 내부 거리와 상이하게 설정될 수 있다.
실시형태에서, 나노와이어는 붕괴되지 않는다. 즉, 나노와이어의 말단이 응집되지 않는다. 이것은 도 15(우측)에 기재되어 있다. 실시형태에서, 제2영역에서 인접한 한 쌍의 나노와이어 사이의 내부 간격의 편차는 실질적으로 길이 방향(X)을 따라 측정되는 제2영역의 전체 길이를 따라 일정하게 유지될 수 있다. 실시형태에서, 나노와이어의 하나의 말단에서 측정되는 편차는, 예를 들면, 나노와이어의 다른 말단에서 측정된 편차의 30% 이내, 바람직하게 20% 이내, 더 바람직하게 10% 이내, 가장 바람직하게 5% 이내일 수 있다. 즉, 나노와이어는 실질적으로 길이방향(X)을 따라 평행할 수 있다.
실시형태에서, 나노와이어는 금속, 반도체 물질(예를 들면, Si, InP, GaN, GaAs...), 유전체 물질(SiO2, TiO2, ...), 폴리머(예를 들면, PMMA) 또는 생분자(예를 들면, DNA)로 제조될 수 있다. 나노와이어는 이들의 조합으로 제조될 수 있다(예를 들면, 나노와이어는 금속 코어 및 유전체 쉘로 제조된다). 바람직하게, 나노와이어는 금속을 포함하거나 금속으로 구성된다. 바람직하게 금속은 템플레이트 내에 전기화학적 증착(electrochemical deposition)에 의해 성장할 수 있도록 선택된다. 적합한 금속으로는, Au, Ag, Pt, Cu, Ni, Al, Co, Fe, Sn, Ti 및 이들의 합금이다. Al 및 Ti는 전기화학적 증착하기 위해 이온성 액체를 필요로 한다. 다층 나노와이어도 가능하다(예를 들면, 길이 방향(X)을 따라 상이한 조성물의 또 다른 층을 포함). 비용 효율적인 기술 적용에 대해, 바람직한 금속은 Cu, Ni 및 Co이다. 전기도금 및 무전해 도금이 사용될 수 있다. 무전해 도금은, 예를 들면, 기판(예를 들면, Al 또는 TiN)이 제1금속층의 핵생성을 적합하게 촉진하거나 촉진시키는 경우 사용될 수 있다. 자동 촉매 무전해 증착 공정은, 다공성 템플레이트를 충진하기 위해 이러한 제1금속층으로부터 지속될 수 있다.
제2형태에서, 본 발명은 길이 방향(X)을 따라 배열된 이격된 나노와이어의 클러스터를 형성하기 위한 템플레이트에 관한 것으로, 템플레이트는 2개의 인접층의 어셈블리를 포함하고, 제1층은 배열된 상호 연결된 채널의 네트워크를 포함하고, 제2층은 배열된 분리 채널의 클러스터를 포함한다.
실시형태에서, 제1층은 바람직하게 제2층 상에 위치한다. 제1층에서 상호 연결은 채널을 연결하는 기공이다. 이러한 기공은 일반적으로 길이 방향(X)에 수직으로 연장되는 것으로, 채널과 유사하다.
또한, 기공이 존재하는 길이 방향을 따라 채널 상의 모든 위치에 대해, 2개의 추가의 기공은 일반적으로 존재하고, 3개의 기공은 일반적으로 함께 상기 위치 각각에서 존재하고, 3개의 기공은 각 채널을 3개의 인접한 채널에 연결한다. 이러한 3개의 기공은 일반적으로 서로 동일한 거리에 위치한다.
길이 방향(X)을 따라 채널 상의 다음의 위치에 존재하는 기공은, 일반적으로 임의의 2개의 인접한 채널에서 중심 길이 축 사이의 평균 내부 거리(Dic)의 0.5 내지 2.0 배인, 거리(Dip)에 의해 길이 방향을 따라 평균적으로 서로 이격되어 있다. 실시형태에서, Dip는 10 nm 내지 1 ㎛이고 일반적으로 25 nm 내지 500 nm이다.
실시형태에서, 2개의 인접하는 채널의 중심 길이 축 사이의 평균 내부 거리는 20 nm 내지 500 nm일 수 있고, 일반적으로 50 nm 내지 250 nm이다.
실시형태에서, 배열된 분리 채널은 배열된 상호 연결된 채널의 연장이다. 즉, 배열된 분리 채널의 중심 길이 축은 배열된 상호 연결된 채널의 중심 길이 축의 연장이다.
실시형태에서, 제2층은 길이 방향(X)을 따라 측정된 두께가 1 ㎛ 이상일 수 있다. 일반적으로 두께가 1㎛ 내지 100㎛ 또는 10 ㎛ 내지 100 ㎛이다.
실시형태에서, 제1층은 길이 방향을 따라 두께가 20 nm 내지 1 ㎛일 수 있다. 제2층의 두께와 제1층의 두께 사이의 비율은 예를 들면, 1 내지 100, 바람직하게 5 내지 20일 수 있다.
실시형태에서, 어셈블리는 기판 상에 위치할 수 있다. 실시형태에서, 기판의 상부 표면은 무전해 증착하기 위해 전도성일 수 있다. 예를 들면, 기판의 상부 표면은 Al 또는 TiN을 포함할 수 있다. 상기 기판은, 예를 들면, TiN을 코팅한 실리콘 웨이퍼를 포함할 수 있다. 특히 산업적으로 중요한 또 다른 실시예로서, 기판을 TiN으로 코팅하고(예를 들면, 스퍼터링에 의해 증착) 알루미늄을 증착한 플라스틱 베이스로 구성될 수 있다. 특히 산업적으로 중요한 또 다른 실시예로서, 기판은 알루미늄으로 제조될 수 있다. 기판을 알루미늄으로 제조하기 위해, 알루미늄 호일로부터 템플레이트 제조 공정을 시작하고, 부분적으로 애노다이징해서 채널을 형성하고 애노다이징되지 않은 부분을 남긴 후, 기판으로서 역할을 할 수 있다. 알루미늄 호일로부터 시작하고 금속 호일을 기판으로 제조하면, 매우 두꺼운 층의 채널(또는 나노와이어)이 얻어질 수 있는 이점이 있다. 물리적 기상 증착된 층은 두께가 일반적으로 수 마이크론 이하이고, 이온성 액체로부터 Al 전기도금에 의해 최대 수십 마이크론까지 연장될 수 있다. 한편, 호일은 두께가 수백 마이크론일 수 있다.
바람직하게, 제2층은 기판과 접촉시킨다. 제3층이 존재하는 경우(제3영역을 갖는 나노와이어의 클러스터를 형성하기 위해), 제3층 또는 제1층은 기판과 접촉시킬 수 있다.
제3형태에서, 본 발명은 배열된 나노와이어의 클러스터를 형성(예를 들면, 성장)하는 방법에 관한 것으로, 상기 방법은 제2형태의 임의의 실시형태에 따른 템플레이트 내에서 나노와이어를 형성하는 단계를 포함한다.
실시형태에서, 나노와이어를 형성하는 단계는, 상기 템플레이트 내에 금속, 반도체 또는 유전체 물질을 제공하는 단계를 포함할 수 있다. 다양한 방법이 사용되어 템플레이트 내에 물질을 형성할 수 있다. 예를 들면, 금속 나노와이어(예를 들면, Ni)는 전기화학적 증착(electrochemical deposition)에 의해 형성될 수 있고, 반도체 나노와이어(예를 들면, Si)는 CVD 또는 PE-CVD에 의해 형성될 수 있고, 유전체 물질은, (금속의)전기화학적 증착 단계 및 (금속의)산화 단계를 포함하는 2개의 공정 단계에서 형성될 수 있다. 금속 코어 및 유전체 쉘을 갖는 나노와이어는, 예를 들면, ALD(예를 들면, 유전체 쉘용) 및 전기화학적 증착(금속 코어용)의 조합에 의해 형성될 수 있다. 2개 이상의 물질로 구성되는 나노와이어가 형성될 수 있다. 예를 들면, 자기 저항의 나노와이어는 템플레이트 내에 자성 물질 및 비자성 물질을 교대 증착함으로써 형성될 수 있다.
실시형태에서, 방법은 나노와이어를 형성하는 단계 후 템플레이트를 용해하는 단계를 더 포함할 수 있다.
제4형태에서, 본 발명은 제2형태의 임의의 실시형태에 따른 템플레이트를 제조하는 방법에 관한 것이다.
제1 구현화 모드(도 22 참조)에서, 방법은 2개의 인접층의 어셈블리를 애노다이징하는 단계를 포함할 수 있고, 제1층(4)은 애노다이징 시 상호 연결된 채널의 네트워크를 형성하는 물질로 제조되고, 제2층(3)은 애노다이징 시 배열된 분리 채널의 클러스터를 형성하는 물질로 제조된다.
실시형태에서, 애노다이징은 정전위(potentiostatic) 또는 정전류(galvanostatic) 조절에 의해 수행될 수 있다.
실시형태에서, 제2층(3)은
- 98.0 내지 100 at% 알루미늄, 및
- 0.0 내지 2.0 at%의 그 외의 물질을 포함하는 물질로 제조될 수 있고
상기 그 외의 물질은 제2층의 애노다이징 시 상호 연결된 채널의 네트워크가 형성되지 않도록 하고,
제1층(4)은
- 95.0 내지 99.9 at% 알루미늄, 및
- 0.1 내지 5.0 at% 구리를 포함하는 물질로 제조될 수 있다.
바람직하게, 제2층(3)은
- 99.0 내지 100% 알루미늄 및
- 0.0 내지 1.0% 의 그 외의 물질을 포함하는 물질로 제조될 수 있고,
그 외의 물질은 제2층의 애노다이징 시 상호 연결된 채널의 네트워크가 형성되지 않도록 한다
보다 바람직하게, 제2층(3)은
- 99.5 내지 100% 알루미늄, 및
- 0.0 내지 0.5%의 그 외의 물질을 포함하는 물질로 제조될 수 있고, 상기 물질은, 제2층의 애노다이징 시 상호 연결된 채널의 네트워크가 형성되지 않도록 한다
가장 바람직하게, 제2층(3)은,
- 99.9 내지 100% 알루미늄 및
- 0.0 내지 0.1%의 그 외의 물질을 포함하는 물질로 제조될 수 있고, 상기 물질은, 제2층의 애노다이징 시 상호 연결된 채널의 네트워크가 형성되지 않도록 한다.
순수한 알루미늄은 분기 없이 직선형 채널을 생성하기 때문에 제2층에 대해 이상적이다.
실시형태에서, 상기 그 외의 물질은 임의의 금속 및 Cu 외의 비-금속성 불순물, 예를 들면, Si, Ge, Au, Fe, Mo일 수 있고, 바람직하게 목적 불순물이 도프되지 않는다.
바람직하게, 제1층(4)은
- 98.0 내지 99.9 at% 알루미늄 및
- 0.1 내지 2.0 at% 구리를 포함하는 물질로 제조될 수 있다.
보다 바람직하게, 제1층(4)은
- 99.0 내지 99.9 at% 알루미늄 및
- 0.1 내지 1.0 at% 구리를 포함하는 물질로 제조될 수 있다.
가장 바람직하게, 제1층(4)은
- 99.5 내지 99.9 at% 알루미늄 및
- 0.1 내지 0.5 at% 구리를 포함하는 물질로 제조될 수 있다.
이러한 at%는, 예를 들면, 루더폴드 이면 산란 분광법(Rutherford backscattering spectroscopy , RBS)에 의해 측정될 수 있다.
제2 구현화 모드(도 23 참조)에서, 방법은,
1) 배열된 분리 채널을 형성하기 위해 주기적으로 모듈 전압(또는 전류)를 사용함으로써 애노다이징 할 수 있는 물질의 층의 제1 부분을 애노다이징 하는 단계
2) 상기 기공이 상기 채널에 수직이도록 상기 제1부분 내에 기공을 개방하는 단계, 및
3) 상기 층의 제2부분을 애노다이징 하는 단계로, 상기 제2부분은 제1부분에 인접하고, 배열된 분리 채널을 형성하기 위해 충분한 시간 동안 지속적인 전류(또는 전압)을 사용하는 단계를 포함한다.
제5형태를 구현화하는 어느 모드의 실시형태에서 사용하는 데에 적합한 애노다이징 가능한 물질로는, 알루미늄, 티타늄, 실리콘, 및 III-V 반도체, 예를 들면, GaAs, GaP, GaN이고, 알루미늄이 바람직하다.
어느 구현화 모드의 실시형태에서, 애노다이징은 전해질의 존재하에서, 바람직하게 0 내지 50℃의 온도에서 수행될 수 있다.
어느 구현화 모드의 실시형태에서, 상기 애노다이징은 배리어층을 생성하고, 상기 배리어층은 상기 템플레이트로부터 제거된다. 이러한 배리어층은 형성된 채널과 기판 사이의 계면에 존재하는 금속 산화물의 층이다. 이러한 배리어가 제거되지 않으면, 나노와이어는 기판으로부터 전기적으로 분리되어, 많은 적용에서 바람직하지 않다. 채널에 금속을 충진하는 단계는, 기판의 금속 성질을 이용함으로써 가장 편리하게 수행된다. 그러나, 펄스 도금과 같은 일부 방법은, 채널에 여전히 존재하는 배리어를 충진시킬 수 있다.
제5형태에서, 본 발명은, 장치는 길이 방향(X)을 따라 배열되는, 제1항 내지 제4항 중 어느 하나에 따른 이격된 나노와이어(17)의 클러스터 또는 상호 연결부(24)를 포함하지 않는 붕괴되지 않는 이격된 나노와이어(17)의 클러스터를 포함하는 장치에 관한 것이다.
실시형태에서, 장치는 붕괴되지 않는 나노와이어의 상호 연결부를 포함하지 않는 클러스터를 포함할 수 있다. 이러한 상호 연결부를 포함하지 않는 클러스터의 제조방법은 실시예 5에 기재되어 있다.
실시형태에서, 장치는 제1형태의 임의의 실시형태에 따른 금속 나노와이어의 클러스터를 포함하는 금속-절연체-금속(MIM) 슈퍼캐패시터일 수 있고, 상기 금속 나노와이어의 클러스터는 유전체 물질에 의해 코팅되고(예를 들면, 높은 k 유전체 물질), 나노와이어 사이의 공간이 금속에 의해 충진된다. 이러한 MIM의 제조방법은 실시예 6에 기재된다.
실시형태에서, 장치는 제1형태의 임의의 실시형태에 따른 나노와이어의 클러스터를 포함할 수 있고, 상기 나노와이어는 코어를 형성하고, 탄소나노튜브는 상기 코어 주위의 쉘을 형성한다. 예를 들면, 이러한 실시형태의 나노와이어는 금속으로 제조될 수 있다. 바람직한 금속은 Cu 및 Ni이다. 이러한 장치의 제조방법은 실시예 7에 기재된다.
실시형태에서, 이러한 장치의 제조방법은 제1형태의 임의의 실시형태에 따른 나노와이어의 클러스터를 제공하는 단계, 상기 나노와이어를 적어도 하나의 그래핀층(예를 들면, 화학증착법에 의해)코팅하는 단계, 코팅된 나노와이어의 사이의 공간을 유전체(예를 들면, SiO2)로 충진하는 단계, 제1영역을 (예를 들면, CMP에 의해)제거하는 단계, 나노와이어를 (예를 들면, 화학적 에칭에 의해)제거하는 단계를 포함한다.
실시형태에서, 장치는 제1형태의 임의의 실시형태에 따른 나노와이어의 클러스터를 포함하는 저항 스위칭 메모리일 수 있다. 예를 들면, 저항 스위칭 메모리는 본 발명의 실시형태에 따르는 전이 금속 산화물(예를 들면, 니켈 산화물 또는 티타늄 산화물) 나노와이어를 포함할 수 있고, 나노와이어 사이의 공간은 상이한 유전체 물질(예를 들면, SiO2)로 충진된다. 이러한 장치의 제조방법은 실시예 8에 기재된다.
실시형태에서, 장치는 자기 저항의 랜덤 액세스 메모리 장치일 수 있다. 예를 들면, 본 발명의 실시형태에 따르는 나노와이어를 포함할 수 있고, 상기 나노와이어는 자성 물질층 및 비자성 금속층을 교대로 포함한다. 이러한 장치의 제조방법은 실시예 9에 기재된다.
실시형태에서, 장치는 박막 리튬 이온 전지와 같은 전지일 수 있고, 나노와이어는 집전체이다. 나노와이어는 전지 어셈블리의 3D 박막 전극 하프 셀을 형성하는 단일 활성 전극층(예를 들면, MnO2 캐소드 또는 Sn 애노드) 또는 연료전지 셀을 형성하는 직후 완전한 캐소드/전해질/애노드 박막 전지 스택으로 코팅된다. 이러한 박막 전지는 실시예 10 에 더 상세하게 기재된다.
실시형태에서, 장치는 본 발명의 실시형태에 따른 나노와이어의 클러스터를 포함하는 반도체 장치일 수 있다. 예를 들면, 나노와이어는 실리콘, 게르마늄 또는 III-V 반도체 나노와이어 또는 세그먼트 스택일 수 있다. 실시형태에서, 반도체 장치는 길이 방향(X)을 따라 배열된 이격된 나노와이어의 클러스터를 포함할 수 있고, 상기 클러스터는 길이 방향(X)을 따라 위치하는 적어도 제1영역 및 제2영역을 포함하고, 제1영역의 나노와이어는 상호 연결되고 금속으로 제조되며, 제2영역의 나노와이어는 상호 연결부를 포함하지 않고 반도체 물질로 제조된다. 실시형태에서, 나노와이어는 기판에 인접할 수 있다. 기판이 존재하는 실시형태에서, 제2영역은 금속층(예를 들면, TiN층) 또는 반도체층(예를 들면(111) Si)을 통해 기판에 연결될 수 있다. 실시형태에서, 제1영역 및 제2영역은 금속층(예를 들면, 금 층)에 의해 분리될 수 있고, 상기 금속은 제1영역의 금속과 상이하다. 이 실시형태는 실시예 12에 상세하게 기재된다.
본 발명은 본 발명의 다수의 실시형태의 상세한 설명에 의해 기재될 것이다. 본 발명의 그 외의 실시형태는 본 발명의 기술적 교시로부터 벗어나지 않으며 당업자의 지식에 따라 구성될 수 있고, 본 발명은 수반한 청구범위에 의해서만 제한된다.
실시예 1: 애노다이징 포텐셜에 대한 내부 채널 거리 의존성 연구
도 1은 다양한 애노다이징 가능한 물질에 대해 애노다이징 전압 대 내부 채널 거리(nm)의 그래프이다. 순수한 알루미늄에 대한 데이터 포인트는 사각형으로 표시한다. 1wt% Cu로 도프된 Al에 대한 데이터 포인트는 삼각형으로 표시하고, 1wt% Si로 드포된 Al에 대한 데이터 포인트는 원으로 표시한다. 알려진 바와 같이, 모든 3개의 물질은 유사한 전압에서 유사한 내부 거리를 형성함으로써 유사한 방식으로 거동한다. 작은 내부 채널 거리(20 nm와 50 nm 사이)는, 10 내지 약 20 V의 전압 하에서 전해질로서 H2SO4을 사용해서 얻어졌다. 약 50 내지 125 nm의 내부 거리는, 20 내지 약 60 V의 전압하에서 H2C2O4 에서 달성될 수 있다. 225 nm까지의 더 큰 내부 거리는, 90V 이하의 전압 동안 H3PO4 에서 달성될 수 있다. 더 큰 내부 채널 거리는, 본원에 도시되지 않은 높은 전압 동안 얻어질 수 있다.
임의의 2개의 인접 채널 사이의 평균 내부 거리는, (산을 조절하고) 전압을 10V에서 90V로 증가시킴으로써 약 25 nm로부터 약 225 nm로 변화되고, 내부 거리는 인가된 셀 전압에 의해 설정된다. 내부 채널 거리는 전압에 따라 증가하고 알루미늄 내의 불순물의 성질 및 순도에는 독립적인 것으로 나타났다.
이러한 실험을 수행함으로써, 발명자들은 도프된(2개의 상이한 형태의 도프) 및 도프되지 않은 알루미늄에 대한 내부 채널 거리가 동일한 애노다이징 조건을 사용하는 경우 동일하다는 견해(insight)를 얻었다. 이것에 의해 2개의 인접층의 어셈블리를 포함하는 템플레이트의 용이한 구조가 가능하고, 제1층은 배열된 상호 연결된 채널의 네트워크를 포함하고, 제2층은 배열된 분리 채널의 어레이 또는 클러스터를 포함하고, 배열된 분리 채널은 배열된 상호 연결된 채널의 연장이다. 배열된 상호 연결된 채널은 템플레이트로부터 형성될 나노와이어의 클러스터에 구조적 강도를 제공한다. 이것에 의해 (예를 들면, 템프레이트의 습윤 에칭 중)나노와이어의 붕괴가 방지된다.
실시예 2: 템플레이트 16 구조
이러한 공정은 도 2 내지 4에 도시된다. 100 nm TiN(2)을 코팅한 실리콘 웨이퍼(1)(직경 200 nm)가 제공되었다. 그 위에 순수한 알루미늄층(3)(2㎛)을 물리적 기상 증착법(PVD)에 의해 제공했다. 500 nm 층의 구리-함유 알루미늄(4)(0.22 at% Cu)를, PVD에 의해 순수한 알루미늄층(3) 상에 증착했다. 2층(3,4)은, 도 14에 도시된 바와 같이 전기화학 셀(6)의 배쓰(5)에 연결했다. 배쓰(5)는 기밀성을 보장하는 O링(7)을 통해 구리-함유 알루미늄층(4)에 연결되었다. 배쓰(5)는 실온에서 전해질(8)로서 옥살산(8)(0.3M)을 함유하고 Ti 상대전극(9)(5 x 3.5 cm Ti 시트 9)을 포함했다. 구리 함유 알루미늄 층(4)은 작용 전극(4)으로 사용되었다. 이와 같이 구성된 전기화학 셀(6)은 2층(3,4)의 애노다이징을 수행하기 위해 정전위 조절(60V)하에서 두었다. 포텐셜은 AUTOLAB PGSTAT100 에 의해 공급되었고 AUTOLAB voltage multiplier을 사용하고 Gpes 전기화학 소프트웨어에 의해 조절되었다. 애노다이징 공정 완료 시, 시료는 탈이온수로 세정하고 질소 기체 중에서 건조했다. 이와 같이 얻어진 시료(도3)는 실리콘 웨이퍼(1), TiN층(2), 알루미늄 산화물 배리어 층(10), 수직이고(빈) 배열된 분리 채널(12)을 포함하는 알루미늄 산화물층(11), 수직이고(빈) 배열된 상호 연결된 채널(14)을 포함하는 또 다른 알루미늄 산화물층(13)을 포함하고, 배열된 분리 채널(12)은 상호 연결된 채널(14)의 연장이다. 상호 연결된 채널(14)은 기공(15)에 의해 상호 연결되었다. 배리어층(10)을 제거하고 기공(15)을 실온에서 0.75 M H3PO4로 화학적 에칭해서 넓히고, 이는 도 4에 도시된 구조를 형성한다. 이러한 단계는 35℃에서 HF 증기로 에칭하여 TiN 표면으로부터 임의의 잔류 산화물을 제거한다(배리어 제거). 즉, TiN은 실시예 3에서 금속 나노와이어의 도금될 준비가 되어 있다.
실시예 2의 일부 변형:
실시예 2는, 예를 들면, 다음과 같은 많은 변경에 따라 반복할 수 있다.
- 2% 이하의 불순물을 포함하는 Al은, 이러한 불순물이 애노다이징 시 상호 연결된 채널의 네트워크를 형성하지 않는 것이면, 순수한 알루미늄 대신에 층(3)에 대해 사용될 수 있다. 본 발명자들은 Si가 이러한 불순물인 것을 주목했다. 그러나 Cu는 상호 연결된 채널로 이어지고 하부층에 대해서는 방지되어야 한다.
- Si 웨이퍼 TiN 층 조합에 비해 그 외의 기판이 사용될 수 있고, 예를 들면, Al 호일이다.
- 그 외의 전해질이 사용될 수 있다. 예를 들면, 황산 또는 인산이 사용될 수 있다.
- 그 외의 에첸트는 표면층을 세정하기 위해 사용될 수 있고, 예를 들면, TiN 표면을 세정하고 제조하기 위해 HF 증기 대신에 과산화물 및 황산의 혼합물이 사용될 수 있다.
- 그 외의 변형은 본 설명에서 기재된다.
실시예 3: 템플레이트 16 내에 클러스터 형성
2 단계 정전류 전착(electrodeposition, ECD) 기술이 사용되어 실시예 2에 얻어진 템플레이트(16)의 기공(15), 채널(12,14) 내에 충진하고 나노와이어(17)를 형성한다(도 5). 실온에서 수행되고 오프 기간(OA) 10초 정도의 간격으로 2 단계를 이용하였다. 제1단계는 세기 밀도가 -25 mA/cm2 였고 0.1초 유지했다. 제2단계는 세기 밀도가 -5 mA/cm2 이고 충전이 완료될 때까지 지속했다. 종점은 관찰된 포텐셜의 변화 및 전하에 의해 검출되었다. 기준 전극은 Ag/AgCl/3M NaCl (0.22 V vs. SHE) 전극이었다. 상대 전극은 비활성 백금 거즈(gauze)였다. 작용 전극은 애노다이징된 알루미늄 산화물(AAO) 기판(AAO/TiN/Si)이었다. 니켈 설파메이트 배쓰(70g/L 니켈 설파메이트, 45g/L 붕산 및 3.5g/L 클로라이드)를 사용하고 교반 없이 전착(electrodeposition)했다. 도금 공정 후, 시료는 탈이온수로 세정하고 질소 기체 중에서 건조했다.
실시예 3의 일부 변형:
실시예 3 은 예를 들면, 다음과 같이 다수 변경에 따라 반복했다:
- 본원에 기재된 Ag/AgCl/3M NaCl 및 Pt 셀 구성 대신에 종래의 2개의 전극 셀이 사용될 수 있다
- 임의의 Ni 도금 배쓰가 사용될 수 있다.
- 그 외의 금속(예를 들면, 구리) 또는 화합물(예를 들면, InSb)가 도금될 수 있다.
- 단일 DC ECD 단계 또는 다수의 펄스 도금 단계가 2개의 펄스 ECD 단계 대신에 사용될 수 있다.
- 그 외의 변형예는 본 설명에 기재되어 있다.
실시예 4: 템플레이트 제거
나노와이어(17)의 프리 클러스터를 얻기 위해서, AAO 템플레이트(11,13)은 실온에서 3M NaOH 용액 중에서 화학적 에칭에 의해서 제거했다. AAO 템플레이트(11,13)의 에칭 후, 시료를 탈이온수중에서 세척하고 질소기체 중에서 건조했다. 제1영역 내의 상호 연결부(24)를 포함하고, 제2영역의 상호 연결부를 포함하지 않는, 얻어진 나노와이어(17)의 클러스터는 도 6(측면도) 및 도 7(SEM 상면도)에 도시되어 있다.
비교예 1:
도 8 내지 12를 참조하면, 2층(순수한 알루미늄층(3)(2㎛)-구리 함유 알루미늄 층(4)(0.22 at% Cu) (500nm)을 형성하는 것 대신에, 단층의 순수한 알루미늄(3)(2.6㎛)을 TiN(2) 상에 증착하는 것을 제외하고 실시예 2 내지 4를 반복했다(도 8 참조). 정전류 애노다이징을 수행하여 실시예 2에서와 같은 수직 다공성 구조를 형성했다. 실시예 3에서와 같이 Ni를 도금했다. 얻어진 나노와이어의 프리 클러스터는 붕괴된 나노와이어(17)로 구성되었다(도 12 및 13 참조).
실시예 5: 붕괴되지 않은 금속 나노와이어의 상호 연결부 부재 클러스터 형성
도 15를 참조하면, 실시예 4에서 얻어진 나노와이어의 클러스터를 사용하고, 다음의 공정에 의해 금속 나노와이어의 붕괴되지 않은 상호 연결부-부재 클러스터를 형성했다. 우선, SiO2 (19)를, 적어도 부분적으로 나노와이어(17) 사이의 개구를 충진시키기 위해, 플라즈마 증진 화학기상 증착법(PECVD)를 통해 증착한다. SiO2 품질은 당업자에게 공지된 방법에 따라 변화될 수 있다. 따라서, 개구는 SiO2 이외의 추가의 물질로 충진하고, 상기 물질은 실시예 6 내지 10에 기재된 기능성 또는 희생 목적을 갖는다. 부가적으로, 화학적 기계적 연마법(chemical mechanical polishing, CMP)을 사용해서 상호 연결된 영역을 제거한다. 실리콘 산화물의 CMP는 쉽게 이용 가능한 시판 슬러리를 이용하고 실리콘 처리시 공지된 표준 방법이다. CMP 단계는 상호 연결된 영역이 제거될 때까지 지속한다. 연마 시간은 제거될 상호 연결된 층의 두께 및 CMP 조건(압력, 속도) 에 의존할 것이다.
실시예 6: 금속-절연체-금속(MIM) 슈퍼캐피시터 형성
도 16을 참조하면, 실시예 4에서 얻어진 나노와이어(17)의 클러스터를 사용해서 MIM 슈퍼캐피시터를 형성했다. 우선, 나노와이어(17)의 클러스터를, 금속 나노와이어(17)를 절연시키기 위해 ALD (ALD (1))를 통해 높은 k 물질(20)로 코팅한다. 다음, 전도성 씨드의 코팅을, ALD (ALD (2))를 통해 증착하고, 금속(21)의 전기화학적 증착(electrochemical deposition)을 수행한다. 또한, 금속(21)을, ALD에 의해서 직접 증착할 수 있다. 그 다음에, TiN 층(2)은 하부 전극으로서 역할을 할 수 있고, 상부의 금속(21)은 상부 전극(18)으로 역할을 할 수 있다. 높은 K 물질(20) 및 금속(21)은 바람직하게 누설을 줄이면서 용량을 최대화하기 위해 매칭하는 일 함수를 갖도록 선택한다. 사용될 수 있는 높은 k 물질(20)로는 Al2O3 (AO), HfO2 (HO), ZrO2 (ZO), La2O3(LO), 이들의 조합 및 SiO2와 이들의 조합이다. ALD(2)층은 TiN 또는 Ru일 수 있고, 둘 다는 AO/ZO/AO 스택에 대해 적절한 일 함수를 갖는 금속이고, 예를 들면, 구리 또는 니켈의 전기도금 또는 무전해 도금에 대해 전도성 씨드 또는 촉매층으로 역할을 한다. 일 함수 매칭의 동일한 이유로, 금속 나노와이어는 먼저 ALD에 의해 금속층(예를 들면, TiN 또는 Ru)으로 코팅할 수 있다. 유전체 스택의 두께는 목적 용량 및 누설에 의존하고, 일반적으로 2 nm와 30 nm 사이이다.
원자층 증착법(ALD)는 이러한 높은 종횡비의 나노구조체 상에 균일한, 박막 및 컨포멀 필름을 형성하는 능력 때문에 바람직한 방법이지만, 또한 웨트 화학적 기술이 사용될 수 있다.
실시예 7: 금속 나노와이어 직경에 의해 결정되는 큰 탄소나노튜브 직경 및 내경을 가지고 좁은 밀도 단일벽 ( SWCNT ), 이중벽( DWCNT ) 또는 다중벽 탄소나노튜 브(MWCNT) 베드의 제작
도 17을 참조하면, 실시예 4에서 얻어진 나노와이어(17)의 클러스터는 템플레이트로서 사용해서 탄소나노튜브를 형성했다. 제1단계에서, 나노와이어(17)의 클러스터는 CVD에 의해 그래핀(22)으로 코팅한다. 단층 그래핀을 성장시키는 경우, 단일벽 CNT가 얻어지고, 이중벽 그래핀을 성장시키는 경우, 이중벽 CNT가 제조되고, 다중벽 그래핀 또는 박층 그래파이트를 성장시키는 경우, 다층 CNT가 제조된다. 이러한 엔지니어링 된 CNT의 신규성은, 속이 빈 내부의 직경이 좁은 직경에 의해 정의되는 것이다. CNT를 촉진하는 CVD가 수행되는 경우, CNT의 내부 직경은 일반적으로 작고 단일벽 및 이중벽 CNT는 직경이 수 나노미터의 이하이다. 템플레이트로서 나노와이어를 사용하고, 튜브 내경 10-100 nm을 갖는 탄소나노튜브가 제작될 수 있다. 다음에, SiO2 (23)를, 코팅된 나노와이어(17) 사이에 PE CVD 또는 졸겔법에 의해 증착한다. 다음에, 상호 연결된 영역은 화학적 기계적 연마법(chemical mechanical planarization, CMP)에 의해 제거하고, 마지막으로 금속 나노와이어(17)는 화학적으로 에칭하고(E), SiO2 (23) 내에 임베딩된 탄소나노튜브만을 남긴다. SiO2 (23)을 에칭하여 순수한 탄소나노튜브를 얻을 수 있다.
실시예 8: 저항 스위칭 메모리의 제작
도 18을 참조하면, 실시예 2에서 얻어진 알루미늄 템플레이트(16)가 저항 스위칭 메모리 장치의 제작 시 역할을 할 수 있다. 우선, 니켈(28)은 템플레이트(16) 내에서 전기화학적 증착법(electrochemical deposition, ECD)에 의해 증착한다. 다음, 니켈은 니켈 산화물로 산화시킨다(Ox). 다음, 템플레이트(16)를 웨트 에칭(E)으로 에칭하고, 산화된 니켈 구조를 남긴다. 다음, SiO2(19)를, 플라즈마 증진 화학기상 증착법(PE-CVD) 또는 졸겔 기술을 통해 니켈 산화물 구조 사이에 증착한다. 마지막으로, 상호 연결된 영역은 화학적 기계적 연마법(chemical mechanical planarization, CMP)에 의해서 제거한다.
실시예 9: 자기 저항 랜덤 엑세스 장치의 제작
도 19를 참조하면, 실시예 2에서 얻어진 알루미나 템플레이트(16)는 자기 저항의 랜덤 엑세스 장치의 제작에서 역할을 할 수 있다. 우선, 자성 물질(25)층 및 비자성 금속(26) 층은 템플레이트(16) 내에 교대로 증착하고 자기 저항의 나노와이어를 형성한다. 다음, 템플레이트(16)는 웨트 에칭(E)을 통해 제거한다. 다음, SiO2 (19)는 자기 저항의 나노와이어 사이에 증착한다. 마지막으로, 상호 연결된 영역은 화학적 기계적 연마법(chemical mechanical planarization, CMP)에 의해 제거한다.
실시예 10: 호일 상의 박막 전지
먼저, 알루미늄 템플레이트는 30-150 ㎛ 두께의 알루미늄 호일 상에 형성한다. 이러한 목적을 위해, 도 22 또는 도 23의 공정이 사용될 수 있다. 도 22는 0.1 내지 5 at% 구리를 포함하는 200-1000 nm 두께 알루미늄 층(4)에 의해 롤투롤 스퍼터링을 통해 배치된 알루미늄 호일(3)을 도시한다. 얻어진 어셈블리는 실시예 2와 같이 애노다이징 된다. 그러나, 이 경우, 애노다이징은, 아직 산화되지 않은 알루미늄 호일의 잔류 두께가 알루미늄 호일이 기판으로서 기능하는 데에 적절하다고 고려되면 중단할 것이다. 도 23은 채널을 포함하는 200-1000 nm 두께의 알루미늄 산화물 층이 형성될 때까지 모듈 전압 또는 전류를 사용해서 애노다이징 하는 알루미늄 호일(3)을 도시한다. 채널의 길이방향에 수직인 채널 유사 기공은 화학적 에칭(예를 들면, 5% H3PO4용액과 같은 H3PO4 용액의 에칭)에 의해 형성된다. 얻어진 구조체는 실시예 2와 유사한 정전위 조절하에서 애노다이징 된다. 그러나, 이 경우, 이전 공정에서와 같이, 애노다이징은, 아직 산화되지 않은 알루미늄 호일의 잔류 두께가 알루미늄 호일이 기판으로 기능하는 데에 적절하다고 고려되면 중단할 것이다.
도 22 또는 도 23의 공정이 사용되는 지에 관계없이, 애노다이징 공정 완료 시 시료를 탈이온수로 세정하고 질소 기체 중에서 건조한다. 이와 같이 얻어진 템플레이트는, 기판이 알루미늄 호일인 것을 제외하고 실시예 2에서 얻어진 템플레이트와 유사하다. 이와 같이 알루미늄 호일 상의 템플레이트는 롤투롤 공정과 양립 가능하다. 이러한 템플레이트는 실시예 3 및 4에서와 같이 나노와이어 클러스터를 형성하는 역할을 할 수 있다. 템플레이트 제거 후 얻어진 클러스터는 전해질 이산화망간으로 코팅하고, 세정하고, 건조할 수 있다. 코팅된 클러스터는 3시간 내지 1시간 동안 100℃ 내지 350℃의 온도에서 어닐링에 의해 활성화될 수 있다. 얻어진 구조체는, 3차원 박막 전극이고, 이러한 전극은 리튬 및 리튬 이온 전지에서 포지티브 전극으로서 사용될 수 있다.
실시예 11: 내부 기공 거리 및 내부 채널 거리 사이의 관계 결정
실시예 1에서 알려진 바와 같이, 내부 채널 거리는 애노다이징 전압을 변화시켜서 조절될 수 있다. 도 21은 내부 채널거리와 내부 기공 거리 사이의 측정된 관계를 도시한다. 이러한 도면에서 알려진 바와 같이, 내부 채널 거리(Dic) 및 내부 기공(Dip) 거리는 애노다이징 전압에 의해서 유사하게 조절된다. Dic와 Dip 사이의 비는 1과 유사하다. 도 20은 본 발명의 실시형태에 따른 템플레이트 내에 상기 채널(Dic)과 상기 기공(Dip) 사이의 내부 거리뿐 아니라 채널 및 기공을 도시한다.
실시예 12: 반도체 장치의 제작
먼저, 알루미나 템플레이트는 반도체 (예를 들면, Si)기판 상에 형성한다. 그 다음에, 금을 전기화학적 증착법(electrochemical deposition) 또는 무전해 증착법에 의해 템플레이트의 하부에 증착한다. 다음에, Si 나노와이어는, Si 물질에 의해 제1(프리) 및 제2(상호 연결)층 사이에서 전이될 때까지, CVD 에 의해 템플레이트 원조 기체-액체-고체(VLS) 성장에 의해 템플레이트 내에 형성되고, 다음, 금이 Si 나노와이어 상에 전기 도금 또는 무전해 도금에 의해 증착한다. 다음, 금속은 템플레이트의 제2층에 증착한다. 알루미나를 웨트 에칭하면, 반도체 장치를 제공한다.
실시예 13: 탈적층에 의해 나노와이어 호일 구조체의 제작
도 24를 참조한다. 먼저, 알루미나 템플레이트는, 알루미나 함유 층의 순서가 역으로 되는 것을 제외하고 실시예 2와 유사한 방법으로 형성한다. 기판의 TiN(2)에 500 nm의 구리 함유 알루미늄(4)을 배치한 후, 2 ㎛의 순수한 알루미늄층(3)을 배치한다. 템플레이트 구조는 실시예 2에 나타낸 바와 같이 지속한다. 클러스터 형성은, 나노와이어(17)에 소망의 두께의 금속층(27)을 상부 도금하도록 도금 공정을 지속하는 것을 제외하고 실시예 3에서와 같이 수행한다. 애노다이징 된 알루미늄 산화물 템플레이트를 용해하고, 기판을 금속 나노와이어 클러스터로부터 분리할 수 있다. 얻어진 구조체는 새로운 기판의 금속층(27)을 포함한다. 도 25를 참조한다. 유사한 공정은 순환 애노다이징(즉, 전압 또는 전류가 순환되거나 주기적으로 모듈레이팅되는 애노다이징)을 사용해서 수행하여 (1단계 정전위 또는 정전류 애노다이징에 의해 제조된)수직 채널(17) 하에서 상호 연결된 영역을 형성한다. 이는 도 25의 제1단계에 도시된다. 다음의 단계는 도 24의 제2단계 및 그 다음의 단계와 동일하다.
바람직한 실시형태, 특정한 구조 및 구성 또한 물질은 본 발명에 따른 장치에 대해 기재되지만, 본 발명의 범위를 벗어나지 않고 다양한 변경 또는 변형이 가능하다. 예를 들면, 상기 제공된 임의의 표현은 단지 사용될 수 있는 절차를 대표하는 것이다. 단계는 본 발명의 범위 내에서 기재된 방법에 첨가되거나 삭제될 수 있다.

Claims (15)

  1. 길이 방향 (X)을 따라 배열되는, 상호 연결되고 이격된 나노와이어(17)들의 클러스터를 형성하기 위한 템플레이트(16)로서,
    상기 템플레이트(16)는 2개의 인접층들의 어셈블리를 포함하고, 제1층(11)은 배열되고 상호 연결된 채널(14)들의 네트워크를 포함하고, 제2층(13)은 분리 배열된 채널(12)들의 클러스터를 포함하고,
    상기 제2층(3)은,
    - 98.0 내지 100 at% 알루미늄, 및
    - 0.1 at% 미만의 구리를 포함하는 물질로 제조되고,
    상기 제1층(4)은,
    - 95.0 내지 99.9 at% 알루미늄 및
    - 0.1 내지 5.0 at% 구리를 포함하는 물질로 제조되는 것을 특징으로 하는, 템플레이트 (16).
  2. 제1항에 있어서,
    상기 제1층은 방향 (X)를 따라 측정시 20 nm 내지 1 ㎛의 두께를 갖고/갖거나 상기 제2층은 방향 (X)를 따라 측정시 1 ㎛ 이상의 두께를 갖는 것인, 템플레이트 (16).
  3. 제1항에 있어서,
    상기 분리 배열된 채널(12)은 상기 배열되고 상호 연결된 채널(14)의 연장부인 것인, 템플레이트(16).
  4. 제1항 내지 제3항 중 어느 한 항에 기재된 템플레이트(16) 내에 나노와이어(17)들을 형성하는 단계를 포함하는, 배열된, 이격된 그리고 상호 연결된 나노와이어(17)들의 클러스터의 형성 방법.
  5. 제4항에 있어서,
    나노와이어(17)들을 형성하는 단계는, 상기 템플레이트(16) 내에 금속을 제공하는 단계를 포함하는 것인, 방법.
  6. 제5항에 있어서,
    금속을 제공하는 단계는, 전기화학적 증착(electrochemical deposition)에 의해 수행되는 것인, 방법.
  7. 제4항에 있어서,
    상기 나노와이어(17)들을 형성하는 단계 후, 상기 템플레이트(16)를 용해시키는 단계(16)를 더 포함하는, 방법.
  8. 제1항 내지 제3항 중 어느 한 항에 기재된 템플레이트 (16)를 제조하는 방법으로서,
    상기 방법은, 2개의 인접층들(3, 4)의 어셈블리를 애노다이징 하는 단계를 포함하고, 이때 제1층(4)은 애노다이징 시에 상호 연결된 채널(14)들의 네트워크를 형성하는 물질로 제조되고 제2층(3)은 애노다이징 시에 분리 배열된 채널(12)들의 클러스터를 형성하는 물질로 제조되고,
    상기 제2층(3)은,
    - 98.0 내지 100 at% 알루미늄, 및
    - 0.1 at% 미만의 구리를 포함하는 물질로 제조되고,
    상기 제1층(4)은,
    - 95.0 내지 99.9 at% 알루미늄 및
    - 0.1 내지 5.0 at% 구리를 포함하는 물질로 제조되는 것을 특징으로 하는, 템플레이트 (16)를 제조하는 방법.
  9. 제8항에 있어서,
    상기 제1층(4)은 20 nm 내지 1 ㎛의 두께를 갖고/갖거나 상기 제2층(3)은 1 ㎛ 이상의 두께를 갖는 것인, 템플레이트 (16)를 제조하는 방법.
  10. 제8항에 있어서,
    상기 애노다이징은, 0 내지 50℃의 온도에서 전해질 존재 하에서 정전위 조절에 의해 수행되는 것인, 템플레이트 (16)를 제조하는 방법.
  11. 제8항에 있어서,
    상기 제2층(3)을 제조하는 물질은 적어도 99 at% 알루미늄 및 0.1 at% 미만의 구리를 포함하는 것인, 템플레이트 (16)를 제조하는 방법.
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
KR1020150108115A 2014-07-31 2015-07-30 나노와이어 클러스터 형성 방법 KR102290618B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP14179382.8A EP2980014B1 (en) 2014-07-31 2014-07-31 Method for interconnected nanowire cluster formation using an Anodic Aluminium Oxide (AAO) template
EP14179382.8 2014-07-31

Publications (2)

Publication Number Publication Date
KR20160016668A KR20160016668A (ko) 2016-02-15
KR102290618B1 true KR102290618B1 (ko) 2021-08-19

Family

ID=51257394

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150108115A KR102290618B1 (ko) 2014-07-31 2015-07-30 나노와이어 클러스터 형성 방법

Country Status (4)

Country Link
US (1) US9834847B2 (ko)
EP (1) EP2980014B1 (ko)
JP (1) JP6588250B2 (ko)
KR (1) KR102290618B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2013408898B2 (en) * 2013-12-23 2017-02-23 Colgate-Palmolive Company Film compositions for oral use
KR101773103B1 (ko) * 2015-01-09 2017-08-30 주식회사 엘지화학 전극, 이의 제조방법, 이에 의해 제조된 전극 및 이를 포함하는 이차전지
KR101745080B1 (ko) * 2015-04-17 2017-06-09 연세대학교 산학협력단 알루미나 기반 광 디퓨저 제조방법 및 이를 통해 제작된 광 디퓨저
KR101783104B1 (ko) * 2015-10-30 2017-09-28 연세대학교 산학협력단 나노와이어 번들 어레이, 광대역의 초고성능 옵티컬 필름 및 그 제조 방법
EP3431637A1 (en) * 2017-07-18 2019-01-23 IMEC vzw Porous solid materials and methods for fabrication
EP3656734A1 (en) 2018-11-23 2020-05-27 Murata Manufacturing Co., Ltd. Nanowire structure enhanced for stack deposition
CN110323270B (zh) * 2019-06-28 2023-02-03 滁州惠科光电科技有限公司 一种石墨烯导电薄膜的制备方法及薄膜晶体管
EP3904561A1 (de) * 2020-04-27 2021-11-03 RENA Technologies Austria GmbH Verfahren zur herstellung von mikro- und nanostrukturen
EP4244184A2 (en) * 2020-11-10 2023-09-20 B2D Holding GmbH Three-dimensional high aspect ratio graphene film composites
EP4020626A1 (en) 2020-12-23 2022-06-29 Imec VZW Coated three-dimensional electronically conductive network for use as an electrode
CN113355649B (zh) * 2021-06-10 2022-11-11 肇庆市华师大光电产业研究院 一种基于纳米球模板无光刻制备周期性垂直定向多壁碳纳米管阵列的方法
WO2023140011A1 (ja) * 2022-01-21 2023-07-27 富士フイルム株式会社 金属ナノワイヤの製造方法、金属ナノワイヤ、分散液および導電膜

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006062049A (ja) * 2004-08-30 2006-03-09 Kanagawa Acad Of Sci & Technol ナノピラー構造体とその製造方法および分離用デバイスとその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4560270B2 (ja) 2003-02-07 2010-10-13 キヤノン株式会社 構造体の製造方法
US7019346B2 (en) * 2003-12-23 2006-03-28 Intel Corporation Capacitor having an anodic metal oxide substrate
US7242073B2 (en) * 2003-12-23 2007-07-10 Intel Corporation Capacitor having an anodic metal oxide substrate
US20050276743A1 (en) * 2004-01-13 2005-12-15 Jeff Lacombe Method for fabrication of porous metal templates and growth of carbon nanotubes and utilization thereof
US8168495B1 (en) * 2006-12-29 2012-05-01 Etamota Corporation Carbon nanotube high frequency transistor technology
US8518526B2 (en) * 2009-08-04 2013-08-27 Ut-Battelle, Llc Structures with three dimensional nanofences comprising single crystal segments
US8617993B2 (en) 2010-02-01 2013-12-31 Lam Research Corporation Method of reducing pattern collapse in high aspect ratio nanostructures
WO2012016160A2 (en) 2010-07-30 2012-02-02 University Of Utah Research Foundation Nanostructured films and related methods
US8771822B2 (en) * 2011-01-18 2014-07-08 Wisconsin Alumni Research Foundation Methods for the growth of three-dimensional nanorod networks
US20130220821A1 (en) * 2012-02-27 2013-08-29 Los Alamos National Security, Llc Article comprising silicon nanowires on a metal substrate
US20140374268A1 (en) * 2013-06-24 2014-12-25 Agency For Science, Technology And Research Method for forming a composite film

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006062049A (ja) * 2004-08-30 2006-03-09 Kanagawa Acad Of Sci & Technol ナノピラー構造体とその製造方法および分離用デバイスとその製造方法

Also Published As

Publication number Publication date
KR20160016668A (ko) 2016-02-15
JP2016053212A (ja) 2016-04-14
EP2980014B1 (en) 2019-06-26
JP6588250B2 (ja) 2019-10-09
EP2980014A1 (en) 2016-02-03
US9834847B2 (en) 2017-12-05
US20160032475A1 (en) 2016-02-04

Similar Documents

Publication Publication Date Title
KR102290618B1 (ko) 나노와이어 클러스터 형성 방법
JP5743353B2 (ja) 電荷蓄積デバイス、電荷蓄積デバイスを製造する方法、移動型電子デバイスおよびマイクロ電子デバイス
US7645669B2 (en) Nanotip capacitor
CN110997988B (zh) 阀金属层转变为包括多个间隔(纳米)通道并在其中形成间隔结构的模板
Gao et al. Diamond-based supercapacitors: realization and properties
US9928966B2 (en) Nanostructured electrolytic energy storage devices
US8599533B2 (en) Nanostructure electrode for pseudocapacitive energy storage
KR101198301B1 (ko) 금속 나노입자를 이용하고 환원된 그래핀 산화물에 기반한 양쪽극 기억소자 및 이의 제조방법
US9406450B2 (en) Energy storage devices with at least one porous polycrystalline substrate
Wei et al. Low-cost and high-productivity three-dimensional nanocapacitors based on stand-up ZnO nanowires for energy storage
US9165722B2 (en) Method for producing a capacitor including an array of nanocapacitors
JP5525090B2 (ja) 多元系ナノワイヤーの製造方法
US8287604B2 (en) High energy density storage material device using nanochannel structure
Alexe et al. One-dimensional ferroelectrics: nanowires and nanotubes
KR101764336B1 (ko) 상향식 저항변화메모리 및 상향식 저항변화메모리의 제조방법
JP2012114121A (ja) コンデンサ及びその製造方法
TWI505534B (zh) 蓄電裝置、其製造方法、為其製造導電結構之方法、使用其之行動電子裝置、與含其之微電子裝置
Bhattacharya et al. Fabrication of Variable Diameter Thin Film Porous Alumina Using Alternate Cycles of Mild and Hard Anodization
DOLGYI et al. Micro-and Nanoelectronics Department Belarusian State University of Informatics and Radioelectronics
Atar et al. Growth of metallic nanowires on nanoporous alumina templates: nanocomb structures

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant