JP2016046361A

JP2016046361A - ガラスインターポーザ

Info

Publication number: JP2016046361A
Application number: JP2014169152A
Authority: JP
Inventors: 真司太田; Shinji Ota
Original assignee: Toppan Printing Co Ltd
Current assignee: Toppan Inc
Priority date: 2014-08-22
Filing date: 2014-08-22
Publication date: 2016-04-04

Abstract

【課題】ガラスインターポーザは、基材自体が絶縁層物質であり電気特性の優れたインターポーザが期待されているが、熱伝導性が劣る。本発明では、放熱特性を改善したガラスインターポーザを提供する。【解決手段】ガラス基材の内部にガラス基材を貫通する複数の貫通電極５を、ガラス基材４の表裏に複数の配線層３と絶縁層２とを交互に備えるガラスインターポーザ１であって、チップ接続側の貫通電極５の径が基板接続側の貫通電極５の径より大きく、１．０５〜４倍の範囲であることを特徴とするガラスインターポーザ１である。【選択図】図１

Description

本発明は、貫通電極付きのガラスインターポーザに関する発明で、特に放熱性能を改善するガラスインターポーザに関する。

半導体素子を実装するインターポーザとしては、従来の基材に有機材料を用いるインターポーザの他に、基材にシリコンを用いるインターポーザがハイエンド向けに世の中に出ている。

基材としてシリコンを用いたシリコンインターポーザは、ウエハー類似のプロセスが使用可能で微細な配線を形成することが出来る。また、シリコンは熱伝導率が高く、放熱性能に優れたインターポーザである。

しかしながら、シリコンは材料が樹脂やガラスと比べるとコストが高く、また、シリコンは半導体で導電性があるため、貫通電極とシリコン基板間に絶縁層を介在させる必要があり、電気特性では信号波形の劣化が起きてしまう。

特開２０１３−２０７００６号公報

一方、ガラスを基材としたガラスインターポーザでは、基材自体が絶縁層物質であり、絶縁層を介在させる必要がなく電気特性の優れたインターポーザが期待されるが、基材の熱伝導性がシリコンより劣るという問題がある。
本発明はかかる現実を鑑みてなされたもので、放熱特性を改善したガラスインターポーザの提供を目的とした。

上記目的を達成するための請求項１に記載の発明は、ガラス基材の内部にガラス基材を貫通する複数の貫通電極と、ガラス基材の表裏に複数の配線層と絶縁層とを交互に備えるガラスインターポーザであって、チップ接続側の貫通電極の径が基板接続側の貫通電極の径より大きいことを特徴とするガラスインターポーザとしたものである。

また、請求項２に記載の発明は、前記貫通電極は、チップ接続側の径が、基板接続側の径に比べて１．０５〜４倍の範囲であることを特徴とする請求項１に記載のガラスインターポーザとしたものである。

また、請求項３に記載の発明は、前記貫通電極は、チップ接続側の径が、基板接続側の径に比べて１．０５〜１．２倍の範囲であることを特徴とする請求項１に記載のガラスインターポーザとしたものである。

また、請求項４に記載の発明は、前記貫通電極は、Ｃｕ、Ａｇ、Ａｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｒｕ、Ｆｅ、のいずれかの金属またはこれらの金属の少なくとも１つを含む金属からなることを特徴とする請求項１から請求項３のいずれか１項に記載のガラスインターポーザとしたものである。

本発明になる側面が傾斜した構造（テーパー状）を有する貫通電極付きのガラスインターポーザによれば、チップ接続側の貫通電極径を大きくすることで放熱性能を向上することが出来る。

一般的に、ガラス基材に比べて、貫通電極の熱伝導率は高い(たとえば、Ｃｕの熱伝導率は３９８（Ｗ／ｍＫ）、ガラスの熱伝導率は１（Ｗ／ｍＫ））。チップ接続側の貫通電極径を大きく取ることによって、単純な柱状の貫通電極に比べて熱伝導率の高い領域が広がり、熱伝導性が向上する。チップの発熱が主な熱源のため、チップ接続側の層の熱伝導率が高いと、チップの熱が拡散しやすくなり、放熱性能を向上することができる。

本発明になるガラスインターポーザの構成の一例を説明する断面視の図である。本発明になるガラスインターポーザの構成の別の一例を説明する断面視の図である。本発明になるガラスインターポーザの構成を説明する斜視図である。本発明になるガラスインターポーザの構成の一部を拡大して示した断面視の図である。

本発明の一実施形態について、図１から図２を参照して説明する。
図１は本発明のガラスインターポーザ１の実施形態の一例を断面視の図で示したものである。ガラス基材４の表裏に絶縁層２と導体層３が積層されている。

図１では絶縁層２と導体層３が交互にかつ、上下共に３層で積層されているが、総数や構造が表裏で対称である必要性は無く、単なる１実施例である。

貫通電極５は、ガラス基材４の内部を厚み方向に貫通するように形成されたスルーホールに導体性の物質からなる電極層が充填されて形成されている。電極層の主材料としては、Ｃｕ、Ａｇ、Ａｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｒｕ、Ｆｅまたはこれらの金属の少なくとも１つを含む金属化合物の、いずれかを用いることが好ましい。中でも特に電気特性やコストの両面で優れているのはＣｕである。

貫通電極５の径の大きさは、メモリーやロジックチップなどを積層する側６の方が、ＰＣＢ基板と接触する側７に比べて大きくなるように設計される。チップ側６の方が、ＰＣＢ側７に比べて１．０５〜４倍の径の大きさであることが好ましい。特に１．０５倍から１．２倍の径の大きさがより好ましい。

図２は、本発明のガラスインターポーザの実施形態の別の一例を断面視で示した図である。図１では貫通電極５は円錐台形状であるが、図２のように径の違う円柱を組み合わせた形状でもかまわない。ただし、チップ側６の径がＰＣＢ側７の径より大きくする必要はある。

貫通電極５のスルーホール作成方法としては、放電による絶縁破壊を用いた方法やレーザーによる穴あけなどがあり、特定の方法に限られるわけではない。

スルーホールに電極層を作成する方法としては、メッキによる生成方法が有力な方法であるが、その方法に限られるわけではない。

ガラス基材４上下の絶縁層２に関してはメッキ法、熱酸化法、ＣＶＤ法、ゾルゲル法などがあり、特に方法は限定されない。

導体層３の積層方法はセミアド法、気相法、浸漬法、塗工法などがあり、特に方法は限定されない。

本発明の実施例を以下に示す。
図３は、本発明のガラスインターポーザの実施例の一構成例を斜視図で示したものである。本発明になる貫通電極の構造の効果を検証するために、ガラスインターポーザをプリント配線版(図で、ＰＣＢ８)に設置した構成を模式的に示しており、これをシミュレーションして放熱性を確認する。

ＪＥＤＥＣ基準のＰＣＢ８上にガラスインターポーザ１を接続し、ガラスインターポーザ１上にメモリー９とロジックチップ１０を載せる。各構成部品の寸法は以下の表１のようになる。また、メモリー９・ロジックチップ１０とガラスインターポーザ１間ははんだで接続され、表1下段の上接続の寸法になり、隙間はアンダーフィル用の樹脂で埋められている。ＰＣＢ８とガラスインターポーザ１間もはんだで接続され、表1下段の下接続の寸法となる。こちらの隙間は埋められていない。

図４は、本発明になるガラスインターポーザの実施例の構成の一部を拡大して断面視で示した図である。ガラス基材４は厚さ３００μｍになり、絶縁層２と導体層３はそれぞれ８μｍとなっている。

各構成部材の熱物性は下記表２に記載のようになる。熱伝導率と比熱は温度依存を考慮した物性である。ＰＣＢ８の熱伝導率は面内と厚み方向で異方性があり、表３の値となっている（＊を参照）。

熱源として、メモリー９とロジックチップ１０を表４のように設定した。

上記条件で、市販の熱流体解析ソフト（ＦｌｏＥＦＤ）を用い、メモリーとロジックチップの温度を求め、放熱性を評価した。

＜実施例１＞
実施例１として、貫通電極５を等間隔に３×３個設定し、チップ側６直径を４．１３ｍｍ、基板側７の直径を３．９３ｍｍとした。（倍率１．０５倍）
この条件では、メモリーの平均温度は３３．７３℃、ロジックチップの平均温度は３３．９７℃となった。

＜実施例２＞
実施例２として、チップ側６直径を４．２３ｍｍ、基板側７の直径を３．８５ｍｍとした。（倍率１．１倍）
この条件では、メモリーの平均温度は３３．７８℃、ロジックチップの平均温度は３４．０１℃となった。

＜実施例３＞
実施例３として、チップ側６直径を４．４ｍｍ、基板側７の直径を３．６７ｍｍとした。（倍率１．２倍）
この条件では、メモリーの平均温度は３３．７７℃、ロジックチップの平均温度は３４．００℃となった。

＜実施例４＞
実施例４として、チップ側６直径を４．８ｍｍ、基板側７の直径を３．２ｍｍとした。（倍率１．５倍）
この条件では、メモリーの平均温度は３３．７９℃、ロジックチップの平均温度は３４．０２℃となった。

＜実施例５＞
実施例５として、チップ側６直径を５ｍｍ、基板側７の直径を３ｍｍとした。（倍率１．６７倍）
この条件では、メモリーの平均温度は３３．７９℃、ロジックチップの平均温度は３４．０２℃となった。

＜実施例６＞
実施例６として、チップ側６直径を５．６ｍｍ、基板側７の直径を２．２４ｍｍとした。（倍率２．５倍）
この条件では、メモリーの平均温度は３３．８０℃、ロジックチップの平均温度は３４．０３℃となった。

＜実施例７＞
実施例７として、チップ側６直径を５．８ｍｍ、基板側７の直径を１．９３ｍｍとした。（倍率３倍）
この条件では、メモリーの平均温度は３３．８０℃、ロジックチップの平均温度は３４．０３℃となった。

＜実施例８＞
実施例８として、チップ側６直径を６ｍｍ、基板側７の直径を１．７１ｍｍとした。（倍率３．５倍）
この条件では、メモリーの平均温度は３３．８０℃、ロジックチップの平均温度は３４．０２℃となった。

＜実施例９＞
実施例９として、チップ側６直径を６．１ｍｍ、基板側７の直径を１．５３ｍｍとした。（倍率４倍）
この条件では、メモリーの平均温度は３３．８０℃、ロジックチップの平均温度は３４．０３℃となった。

＜比較例１＞
比較例１として、まずは貫通電極５無しの構成を検討した。

この条件では、メモリーの平均温度は３３．８５℃、ロジックチップの平均温度は３４．０９℃となった。実施例のほうが、温度が下がっている為、放熱性の改善が見られる。

＜比較例２＞
比較例２として、スルーホールのみの構成を検討した。

この条件では、メモリーの平均温度は３４．００℃、ロジックチップの平均温度は３４．２４℃となった。実施例のほうが、温度が下がっている為、放熱性の改善が見られる。

＜比較例３＞
比較例３として、直径４ｍｍの円柱の貫通電極５の構成を検討した。

この条件では、メモリーの平均温度は３３．８０℃、ロジックチップの平均温度は３４．０３℃となった。実施例のほうが、温度が下がっている為、放熱性の改善が見られる。

＜比較例４＞
比較例４として、ＰＣＢ側７の直径５ｍｍ、チップ側６の直径３ｍｍの貫通電極５の構成を検討した。

この条件では、メモリーの平均温度は３３．８２℃、ロジックチップの平均温度は３４．０５℃となった。実施例のほうが、温度が下がっている為、放熱性の改善が見られる。

全検討条件でのメモリー温度、ロジックチップ温度をまとめたのが表５である。この結果、チップ側６の径が大きくなるように傾斜する本発明で放熱性が改善することがわかる。

実施例の中でも、実施例１−３で放熱性が大きく向上している。この３条件のチップ接続側の貫通電極径の大きさは、基盤接続側に比べて１．０５〜１．２倍の径長である。

上述の発明は、３次元実装などの高機能電子機器向けのインターポーザに利用できる。

１…ガラスインターポーザ
２…絶縁層
３…導体層
４…ガラス基板
５…貫通電極
６…チップ側
７…（ＰＣＢ）基板側
８…ＰＣＢ
９…メモリー
１０…ロジックチップ

Claims

ガラス基材の内部にガラス基材を貫通する複数の貫通電極と、ガラス基材の表裏に複数の配線層と絶縁層とを交互に備えるガラスインターポーザであって、
チップ接続側の貫通電極の径が基板接続側の貫通電極の径より大きいことを特徴とするガラスインターポーザ。
前記貫通電極は、チップ接続側の径が、基板接続側の径に比べて１．０５〜４倍の範囲であることを特徴とする請求項１に記載のガラスインターポーザ。
前記貫通電極は、チップ接続側の径が、基板接続側の径に比べて１．０５〜１．２倍の範囲であることを特徴とする請求項１に記載のガラスインターポーザ。
前記貫通電極は、Ｃｕ、Ａｇ、Ａｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｒｕ、Ｆｅ、のいずれかの金属またはこれらの金属の少なくとも１つを含む金属からなることを特徴とする請求項１から請求項３のいずれか１項に記載のガラスインターポーザ。