JP2016046361A - ガラスインターポーザ - Google Patents
ガラスインターポーザ Download PDFInfo
- Publication number
- JP2016046361A JP2016046361A JP2014169152A JP2014169152A JP2016046361A JP 2016046361 A JP2016046361 A JP 2016046361A JP 2014169152 A JP2014169152 A JP 2014169152A JP 2014169152 A JP2014169152 A JP 2014169152A JP 2016046361 A JP2016046361 A JP 2016046361A
- Authority
- JP
- Japan
- Prior art keywords
- diameter
- glass
- electrode
- chip
- interposer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【課題】ガラスインターポーザは、基材自体が絶縁層物質であり電気特性の優れたインターポーザが期待されているが、熱伝導性が劣る。本発明では、放熱特性を改善したガラスインターポーザを提供する。【解決手段】ガラス基材の内部にガラス基材を貫通する複数の貫通電極5を、ガラス基材4の表裏に複数の配線層3と絶縁層2とを交互に備えるガラスインターポーザ1であって、チップ接続側の貫通電極5の径が基板接続側の貫通電極5の径より大きく、1.05〜4倍の範囲であることを特徴とするガラスインターポーザ1である。【選択図】図1
Description
本発明は、貫通電極付きのガラスインターポーザに関する発明で、特に放熱性能を改善するガラスインターポーザに関する。
半導体素子を実装するインターポーザとしては、従来の基材に有機材料を用いるインターポーザの他に、基材にシリコンを用いるインターポーザがハイエンド向けに世の中に出ている。
基材としてシリコンを用いたシリコンインターポーザは、ウエハー類似のプロセスが使用可能で微細な配線を形成することが出来る。また、シリコンは熱伝導率が高く、放熱性能に優れたインターポーザである。
しかしながら、シリコンは材料が樹脂やガラスと比べるとコストが高く、また、シリコンは半導体で導電性があるため、貫通電極とシリコン基板間に絶縁層を介在させる必要があり、電気特性では信号波形の劣化が起きてしまう。
一方、ガラスを基材としたガラスインターポーザでは、基材自体が絶縁層物質であり、絶縁層を介在させる必要がなく電気特性の優れたインターポーザが期待されるが、基材の熱伝導性がシリコンより劣るという問題がある。
本発明はかかる現実を鑑みてなされたもので、放熱特性を改善したガラスインターポーザの提供を目的とした。
本発明はかかる現実を鑑みてなされたもので、放熱特性を改善したガラスインターポーザの提供を目的とした。
上記目的を達成するための請求項1に記載の発明は、ガラス基材の内部にガラス基材を貫通する複数の貫通電極と、ガラス基材の表裏に複数の配線層と絶縁層とを交互に備えるガラスインターポーザであって、チップ接続側の貫通電極の径が基板接続側の貫通電極の径より大きいことを特徴とするガラスインターポーザとしたものである。
また、請求項2に記載の発明は、前記貫通電極は、チップ接続側の径が、基板接続側の径に比べて1.05〜4倍の範囲であることを特徴とする請求項1に記載のガラスインターポーザとしたものである。
また、請求項3に記載の発明は、前記貫通電極は、チップ接続側の径が、基板接続側の径に比べて1.05〜1.2倍の範囲であることを特徴とする請求項1に記載のガラスインターポーザとしたものである。
また、請求項4に記載の発明は、前記貫通電極は、Cu、Ag、Au、Ni、Pt、Pd、Ru、Fe、のいずれかの金属またはこれらの金属の少なくとも1つを含む金属からなることを特徴とする請求項1から請求項3のいずれか1項に記載のガラスインターポーザとしたものである。
本発明になる側面が傾斜した構造(テーパー状)を有する貫通電極付きのガラスインターポーザによれば、チップ接続側の貫通電極径を大きくすることで放熱性能を向上することが出来る。
一般的に、ガラス基材に比べて、貫通電極の熱伝導率は高い(たとえば、Cuの熱伝導率は398(W/mK)、ガラスの熱伝導率は1(W/mK))。チップ接続側の貫通電極径を大きく取ることによって、単純な柱状の貫通電極に比べて熱伝導率の高い領域が広がり、熱伝導性が向上する。チップの発熱が主な熱源のため、チップ接続側の層の熱伝導率が高いと、チップの熱が拡散しやすくなり、放熱性能を向上することができる。
本発明の一実施形態について、図1から図2を参照して説明する。
図1は本発明のガラスインターポーザ1の実施形態の一例を断面視の図で示したものである。ガラス基材4の表裏に絶縁層2と導体層3が積層されている。
図1は本発明のガラスインターポーザ1の実施形態の一例を断面視の図で示したものである。ガラス基材4の表裏に絶縁層2と導体層3が積層されている。
図1では絶縁層2と導体層3が交互にかつ、上下共に3層で積層されているが、総数や構造が表裏で対称である必要性は無く、単なる1実施例である。
貫通電極5は、ガラス基材4の内部を厚み方向に貫通するように形成されたスルーホールに導体性の物質からなる電極層が充填されて形成されている。電極層の主材料としては、Cu、Ag、Au、Ni、Pt、Pd、Ru、Feまたはこれらの金属の少なくとも1つを含む金属化合物の、いずれかを用いることが好ましい。中でも特に電気特性やコストの両面で優れているのはCuである。
貫通電極5の径の大きさは、メモリーやロジックチップなどを積層する側6の方が、PCB基板と接触する側7に比べて大きくなるように設計される。チップ側6の方が、PCB側7に比べて1.05〜4倍の径の大きさであることが好ましい。特に1.05倍から1.2倍の径の大きさがより好ましい。
図2は、本発明のガラスインターポーザの実施形態の別の一例を断面視で示した図である。図1では貫通電極5は円錐台形状であるが、図2のように径の違う円柱を組み合わせた形状でもかまわない。ただし、チップ側6の径がPCB側7の径より大きくする必要はある。
貫通電極5のスルーホール作成方法としては、放電による絶縁破壊を用いた方法やレーザーによる穴あけなどがあり、特定の方法に限られるわけではない。
スルーホールに電極層を作成する方法としては、メッキによる生成方法が有力な方法であるが、その方法に限られるわけではない。
ガラス基材4上下の絶縁層2に関してはメッキ法、熱酸化法、CVD法、ゾルゲル法などがあり、特に方法は限定されない。
導体層3の積層方法はセミアド法、気相法、浸漬法、塗工法などがあり、特に方法は限定されない。
本発明の実施例を以下に示す。
図3は、本発明のガラスインターポーザの実施例の一構成例を斜視図で示したものである。本発明になる貫通電極の構造の効果を検証するために、ガラスインターポーザをプリント配線版(図で、PCB8)に設置した構成を模式的に示しており、これをシミュレーションして放熱性を確認する。
図3は、本発明のガラスインターポーザの実施例の一構成例を斜視図で示したものである。本発明になる貫通電極の構造の効果を検証するために、ガラスインターポーザをプリント配線版(図で、PCB8)に設置した構成を模式的に示しており、これをシミュレーションして放熱性を確認する。
JEDEC基準のPCB8上にガラスインターポーザ1を接続し、ガラスインターポーザ1上にメモリー9とロジックチップ10を載せる。各構成部品の寸法は以下の表1のようになる。また、メモリー9・ロジックチップ10とガラスインターポーザ1間ははんだで接続され、表1下段の上接続の寸法になり、隙間はアンダーフィル用の樹脂で埋められている。PCB8とガラスインターポーザ1間もはんだで接続され、表1下段の下接続の寸法となる。こちらの隙間は埋められていない。
図4は、本発明になるガラスインターポーザの実施例の構成の一部を拡大して断面視で示した図である。ガラス基材4は厚さ300μmになり、絶縁層2と導体層3はそれぞれ8μmとなっている。
各構成部材の熱物性は下記表2に記載のようになる。熱伝導率と比熱は温度依存を考慮した物性である。PCB8の熱伝導率は面内と厚み方向で異方性があり、表3の値となっている(*を参照)。
熱源として、メモリー9とロジックチップ10を表4のように設定した。
上記条件で、市販の熱流体解析ソフト(FloEFD)を用い、メモリーとロジックチップの温度を求め、放熱性を評価した。
<実施例1>
実施例1として、貫通電極5を等間隔に3×3個設定し、チップ側6直径を4.13mm、基板側7の直径を3.93mmとした。(倍率1.05倍)
この条件では、メモリーの平均温度は33.73℃、ロジックチップの平均温度は33.97℃となった。
実施例1として、貫通電極5を等間隔に3×3個設定し、チップ側6直径を4.13mm、基板側7の直径を3.93mmとした。(倍率1.05倍)
この条件では、メモリーの平均温度は33.73℃、ロジックチップの平均温度は33.97℃となった。
<実施例2>
実施例2として、チップ側6直径を4.23mm、基板側7の直径を3.85mmとした。(倍率1.1倍)
この条件では、メモリーの平均温度は33.78℃、ロジックチップの平均温度は34.01℃となった。
実施例2として、チップ側6直径を4.23mm、基板側7の直径を3.85mmとした。(倍率1.1倍)
この条件では、メモリーの平均温度は33.78℃、ロジックチップの平均温度は34.01℃となった。
<実施例3>
実施例3として、チップ側6直径を4.4mm、基板側7の直径を3.67mmとした。(倍率1.2倍)
この条件では、メモリーの平均温度は33.77℃、ロジックチップの平均温度は34.00℃となった。
実施例3として、チップ側6直径を4.4mm、基板側7の直径を3.67mmとした。(倍率1.2倍)
この条件では、メモリーの平均温度は33.77℃、ロジックチップの平均温度は34.00℃となった。
<実施例4>
実施例4として、チップ側6直径を4.8mm、基板側7の直径を3.2mmとした。(倍率1.5倍)
この条件では、メモリーの平均温度は33.79℃、ロジックチップの平均温度は34.02℃となった。
実施例4として、チップ側6直径を4.8mm、基板側7の直径を3.2mmとした。(倍率1.5倍)
この条件では、メモリーの平均温度は33.79℃、ロジックチップの平均温度は34.02℃となった。
<実施例5>
実施例5として、チップ側6直径を5mm、基板側7の直径を3mmとした。(倍率1.67倍)
この条件では、メモリーの平均温度は33.79℃、ロジックチップの平均温度は34.02℃となった。
実施例5として、チップ側6直径を5mm、基板側7の直径を3mmとした。(倍率1.67倍)
この条件では、メモリーの平均温度は33.79℃、ロジックチップの平均温度は34.02℃となった。
<実施例6>
実施例6として、チップ側6直径を5.6mm、基板側7の直径を2.24mmとした。(倍率2.5倍)
この条件では、メモリーの平均温度は33.80℃、ロジックチップの平均温度は34.03℃となった。
実施例6として、チップ側6直径を5.6mm、基板側7の直径を2.24mmとした。(倍率2.5倍)
この条件では、メモリーの平均温度は33.80℃、ロジックチップの平均温度は34.03℃となった。
<実施例7>
実施例7として、チップ側6直径を5.8mm、基板側7の直径を1.93mmとした。(倍率3倍)
この条件では、メモリーの平均温度は33.80℃、ロジックチップの平均温度は34.03℃となった。
実施例7として、チップ側6直径を5.8mm、基板側7の直径を1.93mmとした。(倍率3倍)
この条件では、メモリーの平均温度は33.80℃、ロジックチップの平均温度は34.03℃となった。
<実施例8>
実施例8として、チップ側6直径を6mm、基板側7の直径を1.71mmとした。(倍率3.5倍)
この条件では、メモリーの平均温度は33.80℃、ロジックチップの平均温度は34.02℃となった。
実施例8として、チップ側6直径を6mm、基板側7の直径を1.71mmとした。(倍率3.5倍)
この条件では、メモリーの平均温度は33.80℃、ロジックチップの平均温度は34.02℃となった。
<実施例9>
実施例9として、チップ側6直径を6.1mm、基板側7の直径を1.53mmとした。(倍率4倍)
この条件では、メモリーの平均温度は33.80℃、ロジックチップの平均温度は34.03℃となった。
実施例9として、チップ側6直径を6.1mm、基板側7の直径を1.53mmとした。(倍率4倍)
この条件では、メモリーの平均温度は33.80℃、ロジックチップの平均温度は34.03℃となった。
<比較例1>
比較例1として、まずは貫通電極5無しの構成を検討した。
比較例1として、まずは貫通電極5無しの構成を検討した。
この条件では、メモリーの平均温度は33.85℃、ロジックチップの平均温度は34.09℃となった。実施例のほうが、温度が下がっている為、放熱性の改善が見られる。
<比較例2>
比較例2として、スルーホールのみの構成を検討した。
比較例2として、スルーホールのみの構成を検討した。
この条件では、メモリーの平均温度は34.00℃、ロジックチップの平均温度は34.24℃となった。実施例のほうが、温度が下がっている為、放熱性の改善が見られる。
<比較例3>
比較例3として、直径4mmの円柱の貫通電極5の構成を検討した。
比較例3として、直径4mmの円柱の貫通電極5の構成を検討した。
この条件では、メモリーの平均温度は33.80℃、ロジックチップの平均温度は34.03℃となった。実施例のほうが、温度が下がっている為、放熱性の改善が見られる。
<比較例4>
比較例4として、PCB側7の直径5mm、チップ側6の直径3mmの貫通電極5の構成を検討した。
比較例4として、PCB側7の直径5mm、チップ側6の直径3mmの貫通電極5の構成を検討した。
この条件では、メモリーの平均温度は33.82℃、ロジックチップの平均温度は34.05℃となった。実施例のほうが、温度が下がっている為、放熱性の改善が見られる。
全検討条件でのメモリー温度、ロジックチップ温度をまとめたのが表5である。この結果、チップ側6の径が大きくなるように傾斜する本発明で放熱性が改善することがわかる。
実施例の中でも、実施例1−3で放熱性が大きく向上している。この3条件のチップ接続側の貫通電極径の大きさは、基盤接続側に比べて1.05〜1.2倍の径長である。
上述の発明は、3次元実装などの高機能電子機器向けのインターポーザに利用できる。
1…ガラスインターポーザ
2…絶縁層
3…導体層
4…ガラス基板
5…貫通電極
6…チップ側
7…(PCB)基板側
8…PCB
9…メモリー
10…ロジックチップ
2…絶縁層
3…導体層
4…ガラス基板
5…貫通電極
6…チップ側
7…(PCB)基板側
8…PCB
9…メモリー
10…ロジックチップ
Claims (4)
- ガラス基材の内部にガラス基材を貫通する複数の貫通電極と、ガラス基材の表裏に複数の配線層と絶縁層とを交互に備えるガラスインターポーザであって、
チップ接続側の貫通電極の径が基板接続側の貫通電極の径より大きいことを特徴とするガラスインターポーザ。 - 前記貫通電極は、チップ接続側の径が、基板接続側の径に比べて1.05〜4倍の範囲であることを特徴とする請求項1に記載のガラスインターポーザ。
- 前記貫通電極は、チップ接続側の径が、基板接続側の径に比べて1.05〜1.2倍の範囲であることを特徴とする請求項1に記載のガラスインターポーザ。
- 前記貫通電極は、Cu、Ag、Au、Ni、Pt、Pd、Ru、Fe、のいずれかの金属またはこれらの金属の少なくとも1つを含む金属からなることを特徴とする請求項1から請求項3のいずれか1項に記載のガラスインターポーザ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014169152A JP2016046361A (ja) | 2014-08-22 | 2014-08-22 | ガラスインターポーザ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014169152A JP2016046361A (ja) | 2014-08-22 | 2014-08-22 | ガラスインターポーザ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016046361A true JP2016046361A (ja) | 2016-04-04 |
Family
ID=55636665
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014169152A Pending JP2016046361A (ja) | 2014-08-22 | 2014-08-22 | ガラスインターポーザ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016046361A (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110147055A1 (en) * | 2009-12-17 | 2011-06-23 | Qing Ma | Glass core substrate for integrated circuit devices and methods of making the same |
JP2013521663A (ja) * | 2010-03-03 | 2013-06-10 | ジョージア テック リサーチ コーポレイション | 無機インターポーザ上のパッケージ貫通ビア(tpv)構造およびその製造方法 |
-
2014
- 2014-08-22 JP JP2014169152A patent/JP2016046361A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110147055A1 (en) * | 2009-12-17 | 2011-06-23 | Qing Ma | Glass core substrate for integrated circuit devices and methods of making the same |
JP2013521663A (ja) * | 2010-03-03 | 2013-06-10 | ジョージア テック リサーチ コーポレイション | 無機インターポーザ上のパッケージ貫通ビア(tpv)構造およびその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2015198212A (ja) | ガラスインターポーザ | |
US9203008B2 (en) | Multilayered LED printed circuit board | |
JP2013219614A5 (ja) | ||
TW201125177A (en) | Light emitting diode package and method for forming the same | |
JP2015012013A (ja) | 多層配線基板およびそれを備えたプローブカード用基板 | |
JP4609072B2 (ja) | 基板両面の導通方法及び配線基板 | |
JP2010056482A (ja) | プリント配線板および導電材料 | |
JP5963732B2 (ja) | チップ支持基板の配線部裏面に放熱器設置の面領域を設定する方法およびチップ支持基板並びにチップ実装構造体 | |
JP5902557B2 (ja) | 多層配線基板および電子装置 | |
JP2016046361A (ja) | ガラスインターポーザ | |
JP6613089B2 (ja) | 配線基板およびその製造方法 | |
JP2019140321A (ja) | 電子部品搭載用基板、及び、電子デバイス | |
JP2015041776A (ja) | 多層プリント回路基板 | |
CN211509412U (zh) | 一种线路板 | |
CN202736613U (zh) | 晶片电阻器 | |
JP6079880B2 (ja) | Esd保護装置 | |
JP2013115285A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2013179249A (ja) | 電子部品搭載用基板 | |
JPWO2010134267A1 (ja) | 半導体装置 | |
CN105142333A (zh) | 一种多层印刷电路板 | |
JP2005223348A (ja) | 多層基板 | |
JP2020161767A (ja) | プリント配線板 | |
US9615452B1 (en) | Silver filled trench substrate for high power and/or high temperature electronics | |
JP2016012657A (ja) | 配線基板 | |
JP2011166029A5 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170720 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180514 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180529 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20181211 |