JP2016045082A

JP2016045082A - 端子間ショート制御端子付き半導体集積回路、及び端子間ショート制御端子付き半導体集積回路と測定治具との接触抵抗を測定する方法

Info

Publication number: JP2016045082A
Application number: JP2014169673A
Authority: JP
Inventors: 慎一郎山口; Shinichiro Yamaguchi
Original assignee: Hitachi Information and Telecommunication Engineering Ltd
Current assignee: Hitachi Information and Telecommunication Engineering Ltd
Priority date: 2014-08-22
Filing date: 2014-08-22
Publication date: 2016-04-04

Abstract

【課題】回路規模が大きくならず、その構成が複雑になることのない半導体集積回路、及びこの半導体集積回路と測定治具との接触抵抗を効率的に測定することのできる方法を提供する【解決手段】少なくとも１つ以上の外部端子と、制御端子と、を含んで構成される半導体集積回路であって、スイッチング素子を制御する端子間ショート制御端子を備え、前記外部端子が、前記スイッチング素子を介して前記制御端子と接続された、ことを特徴とする端子間ショート制御端子付き半導体集積回路。【選択図】図２

Description

本発明は半導体デバイスのテスト方法に関し、特にテスト効率向上に関するものである。

半導体集積回路とプローブカード及びソケット等の測定治具間の接触抵抗は、測定治具の接触部分の形状、硬さ、測定治具の配線抵抗などの影響を受けるため精度よく測定することは容易ではない。
その解決のために特許文献１には、入出力回路に動的に構成可能なプルアップ素子とプルダウン素子を備え、端子の電流、電圧及び電流特性を測定することで各端子の接触抵抗を算出する技術が開示されている。

特許公開２００７−１２１２７９号公報

しかしながら、特許文献１に示される動的に構成可能なプルアップ素子とプルダウン素子は、回路規模が大きく構成が複雑なため、全ての回路及び素子について動作検証する時間も長くなるという問題点がある。もし一つの素子または回路に不具合があれば接触抵抗を測定することはできない。また、半導体集積回路上の素子数も多く実装時の制約も多い。

また、特許文献１では、半導体集積回路の検査装置またはこの検査装置とは別の装置に測定回路を設けて、接触抵抗の測定を行うものであるため、従来の測定治具（既存の測定治具）にそのまま使用することはできないため、新たな測定治具を用意するための設備投資しなければならないといった問題がある。

この問題点を解決するために、上記特許文献１に記載の測定回路を半導体集積回路内に設ける（搭載する）ということが想起される。しかしながら、上記測定回路は回路規模が大きく複雑であるため、半導体集積回路内に設けようとすると、この半導体集積回路自体が大きく（面積が大きく）なってしまい、１個の半導体集積回路に係るコストが増大になってしまい、製造過程におけるコストパフォーマンスが低下するといった問題がある。

そこで、本発明は、上記問題点を解決することを目的とし、回路規模が大きくならず、その構成が複雑になることのない半導体集積回路、及びこの半導体集積回路と測定治具との接触抵抗を効率的に測定することのできる方法を提供することにある。

上記課題を解決するために、本発明は、少なくとも１つ以上の外部端子と、制御端子と、を含んで構成される半導体集積回路であって、スイッチング素子を制御する端子間ショート制御端子を備え、前記外部端子が、前記スイッチング素子を介して前記制御端子と接続された、ことを特徴とする。

ここでいう「端子間ショート制御端子」とは、半導体集積回路上の専用端子で、その端子に所定の電圧を印加することで、複数の外部端子間を低抵抗でショートする機能を持つ端子のことである。

本発明によれば、回路規模が大きくならず、その構成が複雑になることのない半導体集積回路、及びこの半導体集積回路と測定治具との接触抵抗を効率的に測定することのできる方法を提供することができる。

本実施形態（第１実施形態）に係る端子間ショート制御端子付き半導体集積回路を、プローブカードやソケット等の測定治具上に配置したときの様子を概略的に説明する図である。本実施形態に係る端子間ショート制御端子付き半導体集積回路の構成の一例を示すブロック図である。本実施形態に係る端子間ショート制御端子付き半導体集積回路を測定治具上に配置したときの各端子間の接続状態の一例を示す図である。本実施形態に係る端子間ショート制御端子付き半導体集積回路において、接触抵抗測定手順の一例を示すフロー図である。第２実施形態に係る端子間ショート制御端子付き半導体集積回路を測定治具上に配置したときの各端子間の接続状態の一例を示す図である。第２実施形態に係る端子間ショート制御端子付き半導体集積回路において、接触抵抗及びプルダウン抵抗測定手順の一例を示すフロー図である。第３実施形態に係る端子間ショート制御端子付き半導体集積回路を測定治具上に配置したときの各端子間の接続状態の一例を示す図である。第３実施形態に係る端子間ショート制御端子付き半導体集積回路において、接触抵抗及びプルアップ抵抗測定手順の一例を示すフロー図である。

以下、本発明の好適な実施形態について、図面を参照しながら詳細に説明する。なお、全図に通して同一の構成には同一の符号を付し、重複説明を省略する。

＜第１実施形態＞
図１は、本第１実施形態を構成する、端子間ショート制御端子付き半導体集積回路１００が、テストボード１０１（以下では「測定治具１０１」ともいう）のソケット１０１Ａ上に配置されたときの様子を概略的に説明するための図である。端子間ショート制御端子付き半導体集積回路１００をテストボード１０１のソケット１０１Ａ上（なお、以下では、単に「測定治具１０１上」という）に配置（セット）させると、端子間ショート制御端子付き半導体集積回路１００のＡ端子〜Ｈ端子が、測定治具１０１の端子１〜端子８とそれぞれ接触するように構成されている。

また、測定治具１０１におけるａ〜ｈ（接続端子）は、端子１〜端子８にそれぞれ導通可能に接続されており、この接続端子ａ〜ｈには、電流計や電圧印加装置等を適宜接続させることが可能となっている。また、測定治具１０１には、その他、テスタなどを接続して各種検査を行うことが可能となっている。
なお、測定治具１０１としては、プローブカードやその他、接続治具（探針）等を用いるものとしてもよい。

図２は、端子間ショート制御端子付き半導体集積回路１００の構成の一例を示すブロック図である。図２に示すように、端子間ショート制御端子付き半導体集積回路１００は、単結晶シリコンのような一個の半導体基板に形成され、入出力回路１１、グランド配線１２、電源回路１３等が設けられている。そして、外部端子として端子間ショート制御端子３、電源端子、グランド端子、信号端子、とを備えている。また、端子間ショート制御端子付き半導体集積回路１００は、任意の外部端子間を接続するためのＮＭＯＳトランジスタから成るスイッチング素子１を備え、ＮＭＯＳトランジスタのゲートを所望の電位に設定することにより、ＮＭＯＳトランジスタのソース・ドレイン間に接続される外部端子間がショートできるように構成されている。

図３は、端子間ショート制御端子付き半導体集積回路１００を測定治具１０１上に配置したときの各端子間の接続状態の一例を示す図である。端子間ショート制御端子付き半導体集積回路１００の外部端子の抵抗測定手順は、次の通りである。

端子間ショート制御端子付き半導体集積回路１００を測定治具１０１上に配置する。これにより、端子間ショート制御端子付き半導体集積回路１００の端子と測定治具１０１のそれぞれの端子間が接触抵抗４を経由して接続される。

端子間ショート制御端子付き半導体集積回路１００の端子間ショート制御端子３に電圧印加装置２２が接続される。測定対象の外部端子一つ（この場合は、信号端子Ａ）に対して電流計２３を介して電圧印加装置２１が接続される。測定対象以外の外部端子についてはグランドレベル（０Ｖ）を印加する。

先ず、端子間ショート制御端子付き半導体集積回路１００の端子間ショート制御端子３にＮＭＯＳトランジスタのソース・ドレイン間が導通する電圧を与える。これにより、スイッチング素子１が接続された全ての外部端子間がグランドレベルに接続される。

次いで、測定対象の外部端子（信号端子Ａ）に対して所定の電位、例えば＋０．２Ｖを電圧印加装置２１により印加する。電圧印加装置２１に接続された電流計２３の値を測定することで、外部端子の接触抵抗値を知ることができる。

図４は、端子間ショート制御端子付き半導体集積回路１００の接触抵抗測定手順の一例を示すフロー図である。以下の手順に従い接触抵抗測定を行う。

（Ｓ１）
まず、図２で説明したように、端子間ショート制御端子付き半導体集積回路１００を測定治具１０１上に配置する。端子間ショート制御端子付き半導体集積回路１００の端子間ショート制御端子３に電圧印加装置２２が接続される、測定対象の外部端子（この例では、信号端子Ａ）に対して電流計２３を介して電圧印加装置２１が接続される。測定対象以外の外部端子についてはグランドレベルを印加する。

（Ｓ２）
端子間ショート制御端子付き半導体集積回路１００の端子間ショート制御端子３に対し、スイッチング素子１（ＮＭＯＳトランジスタ）のソース・ドレイン間が導通する電圧を与える。

（Ｓ３）
端子間ショート制御端子付き半導体集積回路１００の測定対象の外部端子（信号端子Ａ）に対して、グランドレベルに対し電位差のある電位、例えば＋０．２Ｖを電圧印加装置２１により印加する。

（Ｓ４）
電圧印加装置２１に接続した電流計２３で測定対象の外部端子（信号端子Ａ）の電流値を測定する。

（Ｓ５）
測定対象の外部端子（信号端子Ａ）に印加した電位と、電流計２３で測定した電流値より測定対象の外部端子の接触抵抗を知ることができる。

（Ｓ６）
残りの外部端子に対しても、上記（Ｓ１）〜（Ｓ５）の手順を１端子毎に繰り返して実行する（Ｓ６＝ＹＥＳとなるまでＳ１〜Ｓ５の処理を繰り返す）。これにより全ての外部端子の接触抵抗を測定することが可能である。

なお、本実施形態を構成する、端子間ショート制御端子付き半導体集積回路１００が通常の動作を行うときは、端子間ショート制御端子３は、フローティング、若しくは端子間ショート制御端子付き半導体集積回路１００の最低電圧と同じ電位に固定すれば、外部端子間にはスイッチング素子１が介在するので、電気的にオープンであり、端子間ショート制御端子３は、端子間ショート制御端子付き半導体集積回路１００の動作上、何ら支障をきたすことはない。

＜第２実施形態＞
図５は、第２実施形態を構成する、端子間ショート制御端子付き半導体集積回路１００を測定治具１０１上に配置したときの各端子間の接続状態の一例を示す図である。この第２実施形態を構成する端子間ショート制御端子付き半導体集積回路１００では、スイッチング素子１と入出力回路１１との間にプルダウン抵抗がそれぞれ設けられている。第２実施形態を構成する端子間ショート制御端子付き半導体集積回路１００の外部端子の抵抗測定手順は、次の通りである。

端子間ショート制御端子付き半導体集積回路１００を測定治具１０１上に配置する。これにより端子間ショート制御端子付き半導体集積回路１００の端子と測定治具１０１のそれぞれの端子間が接触抵抗４を経由して接続される。

端子間ショート制御端子付き半導体集積回路１００の端子間ショート制御端子３に電圧印加装置２２が接続される。測定対象の外部端子一つ（この場合は、信号端子Ａ）に対して電流計２３を介して電圧印加装置２１が接続される。測定対象以外の外部端子については、グランドレベルを印加する。

次に、端子間ショート制御端子付き半導体集積回路１００の端子間ショート制御端子３に、ＮＭＯＳトランジスタのソース・ドレイン間が非導通（電気的にオープン）となる電圧を与える。これにより、全ての外部端子間が非導通（電気的にオープン）となる。

次いで、測定対象の外部端子（信号端子Ａ）に対して所定の電位、例えば、＋０．２Ｖを電圧印加装置２１により印加する。これにより、外部端子からプルダウン抵抗５を経由してグランドに電流が流れる。この状態で電圧印加装置２１に接続された電流計２３の値を測定することで外部端子の接触抵抗値を含んだプルダウン抵抗値を知ることができる。

この値から、先に測定した接触抵抗値を差し引くことで接触抵抗値を含まないプルダウン抵抗の値を求めることができる。

図６は、第２実施形態を構成する、端子間ショート制御端子付き半導体集積回路１００の接触抵抗及びプルダウン抵抗の測定手順の一例を示すフロー図である。以下の手順に従い、接触抵抗及びプルダウン抵抗測定を行う。

（Ｓ１０）
まず、図５で説明したように、端子間ショート制御端子付き半導体集積回路１００を測定治具１０１上に配置する。端子間ショート制御端子付き半導体集積回路１００の端子間ショート制御端子３に電圧印加装置２２が接続される。測定対象の外部端子一つ（この例では、信号端子Ａ）に対して電流計２３を介して電圧印加装置２１が接続される。測定対象以外の外部端子についてはグランドレベルを印加する。

（Ｓ１１）
端子間ショート制御端子付き半導体集積回路１００が端子間ショート制御端子３に対し、スイッチング素子（ＮＭＯＳトランジスタ）のソース・ドレイン間が導通する電圧を与える。

（Ｓ１２）
端子間ショート制御端子付き半導体集積回路１００の測定対象の外部端子（信号端子Ａ）に対して、グランドレベルに対し電位差のある電位、例えば＋０．２Ｖを電圧印加装置２１により印加する。

（Ｓ１３）
電圧印加装置２１に接続した電流計２３で測定対象の外部端子（信号端子Ａ）の電流値を測定する。

（Ｓ１４）
測定対象の外部端子（信号端子Ａ）に印加した電位と電流計２３で測定した電流値より測定対象の外部端子の接触抵抗を知ることができる。

（Ｓ１５）
端子間ショート制御端子付き半導体集積回路１００の端子間ショート制御端子３に対し、スイッチング素子（ＮＭＯＳトランジスタ）のソース・ドレイン間が非導通（電気的にオープン）する電圧を与える。

（Ｓ１６）
端子間ショート制御端子付き半導体集積回路１００の測定対象の外部端子（信号端子Ａ）に対して、グランドレベルに対し電位差のある電位、例えば＋０．２Ｖを電源印加装置２１により印加する。これにより、外部端子からプルダウン抵抗５を経由してグランドに電流が流れる。

（Ｓ１７）
電圧印加装置２１に接続した電池計２３で測定対象の外部端子（この例では、信号端子Ａ）の電流値を測定する。

（Ｓ１８）
測定対象の外部端子（信号端子Ａ）に印加した電位と電流計２３で測定した電流値より測定対象の外部端子の接触抵抗４を含んだプルダウン抵抗値を知ることができる。

（Ｓ１９）
上記（Ｓ１８）において算出した、測定対象の外部端子の接触抵抗４を含んだプルダウン抵抗値から、上記（Ｓ１４）で求めた接触抵抗値を差し引くことで接触抵抗値を含まないプルダウン抵抗５の値を求めることができる。

（Ｓ２０）
残りの外部端子に対しても、上記（Ｓ１０）〜（Ｓ１９）の手順を１端子毎に繰り返して実行する（Ｓ２０＝ＹＥＳとなるまでＳ１０〜Ｓ１９の処理を繰り返す）。これにより全ての外部端子に接続されたプルダウン抵抗５を測定可能である。

＜第３実施形態＞
図７は、第３実施形態を構成する、端子間ショート制御端子付き半導体集積回路１００を測定治具１０１上に配置したときの各端子間の接続状態の一例を示す図である。この第３実施形態を構成する端子間ショート制御端子付き半導体集積回路１００では、スイッチング素子１と入出力回路１１との間にプルアップ抵抗がそれぞれ設けられている。第３実施形態を構成する端子間ショート制御端子付き半導体集積回路１００の外部端子の抵抗測定手順は、次の通りである。

端子間ショート制御端子付き半導体集積回路１００の端子間ショート制御端子３に電圧印加装置２２が接続される。測定対象の外部端子一つ（この場合は、信号端子Ａ）に対して電流計２３を介して電圧印加装置２１が接続される。測定対象以外の外部端子についてはグランドレベルを印加する。

次いで、測定対象の外部端子（信号端子Ａ）に対して、所定の電位、例えば＋０．２Ｖを電圧印加装置２１により印加する。電圧印加装置２１に接続された電流計２３の値を測定することで、外部端子の接触抵抗値を知ることができる。

次に、端子間ショート制御端子付き半導体集積回路１００の端子間ショート制御端子３にＮＭＯＳトランジスタのソース・ドレイン間が非導通（電気的にオープン）となる電圧を与える。これにより、全ての外部端子間が非導通（電気的にオープン）となる。

次いで、測定対象の外部端子一つに対して、所定の電位、例えば＋０．２Ｖを電圧印加装置２１により印加する。これにより、外部端子からプルアップ抵抗６を経由して電源（グランドレベル）に電流が流れる。この状態で電圧印加装置２１に接続された電流計２３の値を測定することで、外部端子の接触抵抗値を含んだプルアップ抵抗値を知ることができる。

この値から、先に測定した接触抵抗値を差し引くことで、接触抵抗値を含まないプルダウン抵抗そのものの値を求めることができる。

図８は、第３実施形態を構成する、端子間ショート制御端子付き半導体集積回路１００の接触抵抗及びプルアップ抵抗の測定手順の一例を示すフロー図である。以下の手順に従い、接触抵抗及びプルアップ抵抗測定を行う。

（Ｓ３０）
まず、図７で説明したように、端子間ショート制御端子付き半導体集積回路１００を測定治具１０１上に配置する。端子間ショート制御端子付き半導体集積回路１００の端子間ショート制御端子３に電圧印加装置２２が接続される。測定対象の外部端子一つ（この例では、信号端子Ａ）に対して電流計２３を介して電圧印加装置２１が接続される。測定対象以外の外部端子についてはグランドレベルを印加する。

（Ｓ３１）
端子間ショート制御端子付き半導体集積回路１００の端子間ショート制御端子３に対し、スイッチング素子（ＮＭＯＳトランジスタ）のソース・ドレイン間が導通する電圧を与える。

（Ｓ３２）
端子間ショート制御端子付き半導体集積回路１００の測定対象の外部端子（信号端子Ａ）に対して、グランドレベルに対し電位差のある電位、例えば＋０．２Ｖを電圧印加装置２１により印加する。

（Ｓ３３）
電圧印加装置２１に接続した電流計２３で測定対象の外部端子（信号端子Ａ）の電流値を測定する。

（Ｓ３４）
測定対象の外部端子（信号端子Ａ）に印加した電位と電流計２３で測定した電流値より測定対象の外部端子の接触抵抗を知ることができる。

（Ｓ３５）
端子間ショート制御端子付き半導体集積回路１００の端子間ショート制御端子３に対し、スイッチング素子（ＮＭＯＳトランジスタ）のソース・ドレイン間が非導通（電気的にオープン）する電圧を与える。

（Ｓ３６）
端子間ショート制御端子付き半導体集積回路１００の測定対象の外部端子（信号端子Ａ）に対して、グランドレベルに対し電位差のある電位、例えば＋０．２Ｖを電圧印加装置２１により印加する。これにより、外部端子からプルアップ抵抗６を経由して電源（グランドレベル）に電流が流れる。

（Ｓ３７）
電圧印加装置２１に接続した電流計２３で測定対象の外部端子（信号端子Ａ）の電流値を測定する。

（Ｓ３８）
測定対象の外部端子（信号端子Ａ）に印加した電位と電流計２３で測定した電流値より測定対象の外部端子の接触抵抗４を含んだプルアップ抵抗値を知ることができる。

（Ｓ３９）
上記（Ｓ３８）において算出した、測定対象の外部端子の接触抵抗４を含んだプルアップ抵抗値から、上記（Ｓ３４）で求めた接触抵抗値を差し引くことで接触抵抗値を含まないプルアップ抵抗６の値を求めることができる。

（Ｓ４０）
残りの外部端子に対しても、上記（Ｓ３０）〜（Ｓ３９）の手順を１端子毎に繰り返して実行する（Ｓ４０＝ＹＥＳとなるまでＳ３０〜Ｓ３９の処理を繰り返す）。これにより、全ての外部端子に接続されたプルアップ抵抗６を測定可能である。

最後に、上記各実施形態（第１実施形態、第２実施形態、第３実施形態）を構成する端子間ショート制御端子付き半導体集積回路１００を、その製造過程において測定治具１０１（テストボード１０１やプローブカード等を含む）により、正常に機能する製品であるかを検査する場合の流れについての概略を説明する。

（処理１）
まず、端子間ショート制御端子付き半導体集積回路１００を測定治具１０１にセットして、当該端子間ショート制御端子付き半導体集積回路１００の外部端子（ピン）の１つ１つに対して、導通チェックを行い、正常／異常を判定する。

（処理２）
全ての外部端子に対して、導通チェックが終了すると、当該端子間ショート制御端子付き半導体集積回路１００に対する検査が終了となり、その結果に応じて、良品（正常に機能する）／不良品（正常に機能しない）に分別する（例えば、それぞれ別々のトレイに分ける）。

（処理３）
上記（処理１）〜（処理２）が終了すると、当該端子間ショート制御端子付き半導体集積回路１００を測定治具１０１上から取り外して、別の新たな端子間ショート制御端子付き半導体集積回路１００（検査前の端子間ショート制御端子付き半導体集積回路１００）を測定治具１０１に新たにセットして、上記（処理１）〜（処理３）を行う。

このように、検査前の端子間ショート制御端子付き半導体集積回路１００について、（処理１）〜（処理２）を次々と繰り返していくことにより、量産した端子間ショート制御端子付き半導体集積回路１００の検査が行われていく。

そして、上記（処理１）〜（処理３）の工程において、例えば、不良品が大量に生じた場合などには、所謂コンタクト不良が原因であると考えられる。
すなわち、１つ目の原因としては、測定治具１０１のソケットや針等の端子間ショート制御端子付き半導体集積回路１００の外部端子と接触する接触部材（導電性のある金属部材など）の摩耗、損耗等による測定治具１０１側の不具合が発生した場合が考えられる。
また、２つ目の原因としては、端子間ショート制御端子付き半導体集積回路１００の製造過程、規格（仕様）等の変更があった場合が考えられる。

このようなコンタクト不良が発生した場合において、上記各実施形態を構成する端子間ショート制御端子付き半導体集積回路１００によれば、上記（Ｓ１）〜（Ｓ６）、上記（Ｓ１０）〜（Ｓ２０）、または上記（Ｓ３０）〜（Ｓ４０）において説明した方法により、コンタクト不良の原因を特定することが可能である。すなわち、端子間ショート制御端子付き半導体集積回路１００と測定治具１０１との接触抵抗を測定することにより、上記原因の特定をすることができる。これにより、コンタクト不良の原因を早期に特定することができ、量産する期間に遅れを生じさせる可能性を極力防ぐことができる。

＜その他の実施形態＞
上記各実施形態は、本発明を限定するものではなく、要旨を変更しない範囲で様々な変更態様がありうる。

例えば、上記各実施形態における外部端子は信号端子に限定されることはなく、電源端子でもグランド端子でもよい。また、外部端子は複数端子でもよい。

例えば、上記各実施形態では、端子間ショート制御端子３を半導体集積回路の外部端子の１つとして説明したが、端子間ショート制御端子３は１つに限定されることはなく、オープン検出操作を迅速に行うために共通に接続させた複数の端子間ショート制御端子３を設けることもできる。上記オープン検出外部端子についても同様である。

例えば、上記各実施形態では、スイッチング素子１としては端子間ショート制御端子３にゲートが接続されたＮＭＯＳトランジスタの１素子を用いたが、複数の素子を並列接続した構成でもよく、また、バイポートランジスタや電気スイッチでもよく、限定されるものではない。

１スイッチング素子（ＮＭＯＳトランジスタ）
３端子間ショート制御端子
４接触抵抗
５プルダウン抵抗
６プルアップ抵抗
１１入出力回路（制御端子）
１２グランド配線（制御端子）
１３電源回路（制御端子）
２１電圧印加装置
２２電圧印加装置
２３電流計
１００端子間ショート制御端子付き半導体集積回路
１０１測定治具（テストボード）
１０１Ａソケット

Claims

少なくとも１つ以上の外部端子と、制御端子と、を含んで構成される半導体集積回路であって、
スイッチング素子を制御する端子間ショート制御端子を備え、
前記外部端子が、前記スイッチング素子を介して前記制御端子と接続された、ことを特徴とする端子間ショート制御端子付き半導体集積回路。
請求項１に記載の端子間ショート制御端子付き半導体集積回路であって、
１つの前記外部端子は、
１つの前記スイッチング素子を介して、１つの前記制御端子と接続された、ことを特徴とする端子間ショート制御端子付き半導体集積回路。
請求項１または請求項２のいずれか１項に記載の端子間ショート制御端子付き半導体集積回路を、測定治具に測定可能に配置した状態で、前記端子間ショート制御端子付き半導体集積回路と前記測定治具との接触抵抗を測定する方法であって、
前記端子間ショート制御端子を所定の電位とし、測定対象である前記外部端子に所定の電圧を印加する、ことにより前記接触抵抗を測定する、ことを特徴とする前記端子間ショート制御端子付き半導体集積回路と前記測定治具との接触抵抗を測定する方法。
請求項１に記載の端子間ショート制御端子付き半導体集積回路であって、
前記スイッチング素子と前記制御端子とが、電源若しくはグランドに接続された抵抗素子を介して接続された、ことを特徴とする端子間ショート制御端子付き半導体集積回路。
請求項４に記載の端子間ショート制御端子付き半導体集積回路を測定治具に測定可能に配置した状態で、前記端子間ショート制御端子付き半導体集積回路と前記測定治具との接触抵抗及び前記抵抗素子に係る抵抗を測定する方法であって、
前記端子間ショート制御端子を所定の電位とし、測定対象である前記外部端子に所定の電圧を印加する、ことにより前記接触抵抗及び前記抵抗素子に係る抵抗を測定する、ことを特徴とする前記端子間ショート制御端子付き半導体集積回路と前記測定治具との接触抵抗及び抵抗素子に係る抵抗を測定する方法。