JP2016040813A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2016040813A JP2016040813A JP2014164808A JP2014164808A JP2016040813A JP 2016040813 A JP2016040813 A JP 2016040813A JP 2014164808 A JP2014164808 A JP 2014164808A JP 2014164808 A JP2014164808 A JP 2014164808A JP 2016040813 A JP2016040813 A JP 2016040813A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- insulating film
- region
- interlayer insulating
- floating gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 103
- 230000015654 memory Effects 0.000 claims abstract description 138
- 239000011229 interlayer Substances 0.000 claims abstract description 86
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 42
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 238000002955 isolation Methods 0.000 claims description 55
- 239000004020 conductor Substances 0.000 claims description 7
- 230000014759 maintenance of location Effects 0.000 abstract description 22
- 239000013256 coordination polymer Substances 0.000 abstract description 19
- 238000012360 testing method Methods 0.000 abstract description 6
- 238000009413 insulation Methods 0.000 abstract 4
- 238000000034 method Methods 0.000 description 55
- 230000008569 process Effects 0.000 description 51
- 150000002500 ions Chemical class 0.000 description 36
- 230000000052 comparative effect Effects 0.000 description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 15
- 229920005591 polysilicon Polymers 0.000 description 15
- 238000005530 etching Methods 0.000 description 13
- 238000004519 manufacturing process Methods 0.000 description 10
- 230000008878 coupling Effects 0.000 description 9
- 238000010168 coupling process Methods 0.000 description 9
- 238000005859 coupling reaction Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 238000012545 processing Methods 0.000 description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 7
- 101100125371 Caenorhabditis elegans cil-1 gene Proteins 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 208000003569 Central serous chorioretinopathy Diseases 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 239000011734 sodium Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
Description
ここでは、不揮発性メモリを備えた半導体装置の第1例について説明する。
Q=Ccg×(Vcg−Vfg)+Cd×(Vd−Vfg)
+Cs×(Vs−Vfg)+Csub×(Vsub−Vfg)
この関係式から、以下の2つの関係式、
Ctotal=Ccg+Cd+Cs+Csub
Ccg>Cd+Cs+Csub
を用いて、フローティングゲート電極FGの電位Vfgについて解くと、次の関係式が得られる。
上記のように、メモリセルトランジスタMTRをオンさせるために、コントロールゲート電極CGに印加すべき電位(電圧)Vcgは、フローティングゲート電極FGに電荷が蓄積されているか否かによって変わる。一方、メモリセルトランジスタMTRをオンさせるために、フローティングゲート電極FGに印加すべき電圧Vfgは、フローティングゲート電極が、通常のMOSトランジスタのゲート電極に対応することを考慮すると、電荷の蓄積の有無にかかわらず変わらないといえる。
次に、フローティングゲート電極FGに電荷が蓄積されている状態(Q>0)において、メモリセルトランジスタMTRをオンさせるために、コントロールゲート電極CGに印加すべき電圧(電位)VcgをVthとする。そうすると、式1から、次の関係式が得られる。
フローティングゲート電極FGに印加すべき電圧Vfgは、電荷の蓄積の有無にかかわらず変わらないことから、次の関係式が得られる。
これを、Qについて解き、全容量Ctotalとの関係から、次の関係式が得られる。
ここで、Cr=Ccg/Ctotal、ΔVth=Vth−Vthiである。Crはカップリング比と称されている。また、ΔVthは、フローティングゲート電極への電荷(電子)の有無に伴うしきい値電圧の変動を表す。
ここでは、不揮発性メモリを備えた半導体装置の第2例について説明する。
ここでは、不揮発性メモリを備えた半導体装置の第3例について説明する。
Claims (9)
- 半導体基板と、
前記半導体基板の表面に配置され、第1素子分離領域によってそれぞれ規定された複数の第1素子形成領域を含む第1領域と、
前記第1領域に隣り合うように前記半導体基板の前記表面に配置され、第2素子分離領域によって規定されたダミー素子形成領域を含む第2領域と、
複数の前記第1素子形成領域に形成され、フローティングゲート電極およびコントロールゲート電極をそれぞれ含む複数のメモリセルトランジスタと、
前記第2領域に形成されたダミーフローティングゲート電極と、
前記ダミーフローティングゲート電極を横切るように、前記ダミーフローティングゲート電極上に形成され、前記複数のメモリセルトランジスタのうちの少なくとも一のメモリセルトランジスタのコントロールゲート電極に電気的に接続されたワード線と、
前記ワード線を覆うように形成された層間絶縁膜と、
前記第2領域に位置する前記層間絶縁膜の部分に形成され、前記ワード線と電気的に接続される導電体部と
を備え、
前記ダミーフローティングゲート電極は、平面視的に前記ダミー素子形成領域に部分的に重なるように配置された、半導体装置。 - 前記層間絶縁膜は、
第1層間絶縁膜と、
前記第1層間絶縁膜を覆うように形成された第2層間絶縁膜と
を含み、
前記導電体部は、
前記第1層間絶縁膜に形成され、前記ワード線と電気的に接続されたコンタクトプラグと、
前記第2層間絶縁膜に形成され、前記コンタクトプラグと電気的に接続されたヴィアと
を含み、
前記コンタクトプラグは、平面視的に前記ダミー素子形成領域に部分的に重なるように配置された、請求項1記載の半導体装置。 - 前記第2領域に位置する前記第1層間絶縁膜の部分と前記第2層間絶縁膜の部分との間に形成された配線を備え、
前記コンタクトプラグと前記ヴィアとは、前記配線を介して電気的に接続された、請求項2記載の半導体装置。 - 前記層間絶縁膜は、アンドープの絶縁膜である、請求項1〜3のいずれかに記載の半導体装置。
- 半導体基板と、
前記半導体基板の表面に配置され、第1素子分離領域によってそれぞれ規定された複数の第1素子形成領域を含む第1領域と、
前記第1領域に隣り合うように前記半導体基板の前記表面に配置され、第2素子分離領域によって規定されたダミー素子形成領域を含む第2領域と、
複数の前記第1素子形成領域に形成され、フローティングゲート電極およびコントロールゲート電極をそれぞれ含む複数のメモリセルトランジスタと、
前記第2領域に形成されたダミーフローティングゲート電極と、
前記ダミーフローティングゲート電極を横切るように、前記ダミーフローティングゲート電極上に形成され、前記複数のメモリセルトランジスタのうちの少なくとも一のメモリセルトランジスタのコントロールゲート電極に電気的に接続されたワード線と、
前記ワード線を覆うように形成された層間絶縁膜と、
前記第2領域に位置する前記層間絶縁膜の部分に形成され、前記ワード線と電気的に接続される導電体部と
を備え、
前記ダミーフローティングゲート電極と前記ワード線とが電気的に接続された、半導体装置。 - 前記層間絶縁膜は、
第1層間絶縁膜と、
前記第1層間絶縁膜を覆うように形成された第2層間絶縁膜と
を含み、
前記導電体部は、
前記第1層間絶縁膜に形成され、前記ワード線と電気的に接続されたコンタクトプラグと、
前記第2層間絶縁膜に形成され、前記コンタクトプラグと電気的に接続されたヴィアと
を含み、
前記ダミーフローティングゲート電極と前記ワード線とは、前記コンタクトプラグを介して電気的に接続された、請求項5記載の半導体装置。 - 前記層間絶縁膜は、
第1層間絶縁膜と、
前記第1層間絶縁膜を覆うように形成された第2層間絶縁膜と
を含み、
前記導電体部は、
前記第1層間絶縁膜に形成され、前記ワード線と電気的に接続されたコンタクトプラグと、
前記第2層間絶縁膜に形成され、前記コンタクトプラグと電気的に接続されたヴィアと
を含み、
前記ダミーフローティングゲート電極と前記ワード線とは、互いに直接接触することによって電気的に接続された、請求項5記載の半導体装置。 - 前記第2領域に位置する前記第1層間絶縁膜の部分と前記第2層間絶縁膜の部分との間に形成された配線を備え、
前記コンタクトプラグと前記ヴィアとは、前記配線を介して電気的に接続された、請求項6または7に記載の半導体装置。 - 前記層間絶縁膜は、アンドープの絶縁膜である、請求項5〜8のいずれかに記載の半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014164808A JP6367044B2 (ja) | 2014-08-13 | 2014-08-13 | 半導体装置 |
US14/807,049 US9312267B2 (en) | 2014-08-13 | 2015-07-23 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014164808A JP6367044B2 (ja) | 2014-08-13 | 2014-08-13 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016040813A true JP2016040813A (ja) | 2016-03-24 |
JP6367044B2 JP6367044B2 (ja) | 2018-08-01 |
Family
ID=55302726
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014164808A Expired - Fee Related JP6367044B2 (ja) | 2014-08-13 | 2014-08-13 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9312267B2 (ja) |
JP (1) | JP6367044B2 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006019735A (ja) * | 2004-06-29 | 2006-01-19 | Samsung Electronics Co Ltd | ストラップ領域を有する不揮発性の半導体メモリ素子及びその製造方法 |
JP2008294434A (ja) * | 2007-04-27 | 2008-12-04 | Toshiba Corp | 半導体メモリ装置及びその製造方法 |
US20090001425A1 (en) * | 2007-06-28 | 2009-01-01 | Fujitsu Microelectronics Limited | Semiconductor device and method of manufacturing thereof |
JP2010177279A (ja) * | 2009-01-27 | 2010-08-12 | Toshiba Corp | Nand型フラッシュメモリおよびその製造方法 |
JP2011222938A (ja) * | 2009-10-28 | 2011-11-04 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6541324B1 (en) | 2001-11-02 | 2003-04-01 | Silicon Storage Technology, Inc. | Method of forming a semiconductor array of floating gate memory cells having strap regions and a peripheral logic device region |
JP4287400B2 (ja) * | 2005-03-31 | 2009-07-01 | 株式会社東芝 | 半導体集積回路装置 |
US7598561B2 (en) * | 2006-05-05 | 2009-10-06 | Silicon Storage Technolgy, Inc. | NOR flash memory |
JP4764284B2 (ja) * | 2006-08-11 | 2011-08-31 | 株式会社東芝 | 半導体装置およびその製造方法 |
-
2014
- 2014-08-13 JP JP2014164808A patent/JP6367044B2/ja not_active Expired - Fee Related
-
2015
- 2015-07-23 US US14/807,049 patent/US9312267B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006019735A (ja) * | 2004-06-29 | 2006-01-19 | Samsung Electronics Co Ltd | ストラップ領域を有する不揮発性の半導体メモリ素子及びその製造方法 |
JP2008294434A (ja) * | 2007-04-27 | 2008-12-04 | Toshiba Corp | 半導体メモリ装置及びその製造方法 |
US20090001425A1 (en) * | 2007-06-28 | 2009-01-01 | Fujitsu Microelectronics Limited | Semiconductor device and method of manufacturing thereof |
JP2009010230A (ja) * | 2007-06-28 | 2009-01-15 | Fujitsu Microelectronics Ltd | 半導体装置及びその製造方法 |
JP2010177279A (ja) * | 2009-01-27 | 2010-08-12 | Toshiba Corp | Nand型フラッシュメモリおよびその製造方法 |
JP2011222938A (ja) * | 2009-10-28 | 2011-11-04 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US9312267B2 (en) | 2016-04-12 |
US20160049415A1 (en) | 2016-02-18 |
JP6367044B2 (ja) | 2018-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI389305B (zh) | 非揮發性半導體儲存元件及其製造方法 | |
KR20070106923A (ko) | 반도체 장치 및 그 제조 방법 | |
KR20090098675A (ko) | 불휘발성 반도체 기억 장치의 제조 방법 및 불휘발성 반도체 기억 장치 | |
CN108807400B (zh) | P沟道闪存单元及其操作方法、制造方法和闪存器件 | |
US20120319186A1 (en) | Memory device and method for fabricating the same | |
TWI390713B (zh) | 非揮發性半導體記憶裝置及其製造方法 | |
US20070166918A1 (en) | Non-volatile memory device, and manufacturing method and programming method thereof | |
US9748407B2 (en) | Semiconductor device and method of manufacturing same | |
US8873266B2 (en) | Nonvolatile semiconductor memory device and method for manufacturing the same | |
US7611946B2 (en) | Method of fabricating a non-volatile memory device | |
JP6367044B2 (ja) | 半導体装置 | |
US9786794B2 (en) | Method of fabricating memory structure | |
JP6787798B2 (ja) | 半導体装置の製造方法 | |
US8502298B2 (en) | Semiconductor device and method of manufacturing the same | |
US20110186922A1 (en) | Nonvolatile semiconductor memory device and method of manufacturing the same | |
JP2014053436A (ja) | 半導体記憶装置の製造方法 | |
US8304914B2 (en) | Flash memory device with word lines of uniform width and method for manufacturing thereof | |
KR100766234B1 (ko) | 플래쉬 메모리 소자 및 그의 제조방법 | |
KR100833448B1 (ko) | 비휘발성 메모리 소자, 그 제조 방법 및 그 프로그램 방법 | |
US9530508B2 (en) | Memory device and method for operating the same | |
KR20090070468A (ko) | 반도체 소자 및 그 제조 방법 | |
JP2008205187A (ja) | 不揮発性半導体記憶装置および不揮発性半導体記憶装置の製造方法 | |
US20200091163A1 (en) | Memory device and manufacturing method for the same | |
US20070132006A1 (en) | Nonvolatile semiconductor memory and its manufacturing method | |
KR20090000444A (ko) | 비휘발성 메모리 소자의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170518 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180208 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180220 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180420 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180612 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180704 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6367044 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |