JP2016039343A - 電子デバイス及びその製造方法 - Google Patents

電子デバイス及びその製造方法 Download PDF

Info

Publication number
JP2016039343A
JP2016039343A JP2014163591A JP2014163591A JP2016039343A JP 2016039343 A JP2016039343 A JP 2016039343A JP 2014163591 A JP2014163591 A JP 2014163591A JP 2014163591 A JP2014163591 A JP 2014163591A JP 2016039343 A JP2016039343 A JP 2016039343A
Authority
JP
Japan
Prior art keywords
substrate
electronic device
silicon
electrode
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014163591A
Other languages
English (en)
Other versions
JP6425941B2 (ja
Inventor
小林 健
Takeshi Kobayashi
健 小林
伊藤 寿浩
Hisahiro Ito
寿浩 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Priority to JP2014163591A priority Critical patent/JP6425941B2/ja
Publication of JP2016039343A publication Critical patent/JP2016039343A/ja
Application granted granted Critical
Publication of JP6425941B2 publication Critical patent/JP6425941B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Micromachines (AREA)

Abstract

【課題】構造体サイズの制約なく、材料の特殊な処理をすることなく、薄いシリコン構造体を回路基板上に簡便に転写する。【解決手段】電子デバイス10は、中央部がくり抜かれて開口部12が形成された四角枠形状の基板11と、基板11の開口部12上に大部分が架け渡されており、その両端の一部分のみが基板11上に接続するように形成された、基板11よりも薄い偏平な直方体形状のシリコン構造体13とより大略構成されている。シリコン構造体13上には、薄い酸化膜を介して下部電極14が形成され、その上に所定の機能を実現するための機能性素子の一例としての圧電薄膜15、上部電極16が積層されている。更に電極パッド17aと電極パッド17bが形成されている。シリコン構造体13は基板11から剥離されてフレキシブル回路基板31に接着・転写されて、新たな電子デバイス30を構成する。【選択図】図1

Description

本発明は電子デバイス及びその製造方法に係り、特に機能性素子を搭載した電子デバイス及びその製造方法に関する。
フレキシブルデバイスの実現には、有機半導体材料などの柔軟な材料を用いる方法や、シリコン化合物半導体など硬い材料を微細加工して構造自体に柔軟性をもたせる方法が採用されている。後者についてはSOI(Silicon On Insulator)ウェハ(シリコン基板上に酸化膜を介して薄いシリコン構造体が形成されたウェハ)を利用した犠牲層エッチングプロセスで、薄いシリコン構造体が浮いた構造をシリコン基板上に作製し、これをポリジメチルシロキサン(PDMS)などの柔軟材料に転写する方法がとられている(例えば、特許文献1、2、3参照)。
転写方法としては、層状構造形成時に特殊な剥離層を導入する方法(例えば、特許文献4参照)、多孔質半導体層を剥離層として導入する方法(例えば、特許文献5参照)、レーザー光を利用する方法(例えば、特許文献6参照)などがとられている。また、半導体歪みゲージの作製で、電気化学エッチングにおけるp型、n型シリコンのエッチングレートの差を利用して、シリコンを薄くする方法も知られている(例えば、特許文献7参照)。
特開2007−281406号公報 特開2013−239716号公報 特開2014−017495号公報 特開2001−015683号公報 特開2005−101630号公報 特開2014−093510号公報 特開2001−264188号公報
しかしながら、特許文献1〜3記載の方法は、犠牲層エッチングを用いるため、構造体サイズをそれほど大きくできないという制約がある。また、特許文献4〜7記載の方法では、剥離や薄化のために材料に特殊な処理をしており、これがデバイスの性能に影響を与えたり、プロセスが複雑になったりするという問題が懸念される。
本発明は以上の点に鑑みなされたもので、構造体サイズの制約なく、材料の特殊な処理をすることなく、薄いシリコン構造体を回路基板上に簡便に転写できる電子デバイス及びその製造方法を提供することを目的とする。
上記の目的を達成するため、第1の発明の電子デバイスは、基板と、所定の機能を実現するための機能性素子と、前記機能性素子の入力信号又は出力信号用電極と、前記電極用の電極パッドとが形成されており、前記基板の厚さよりも薄く、かつ、前記基板に少なくとも一部が支持された構造体と、を備えることを特徴とする。
また、上記の目的を達成するため、第2の発明の電子デバイスは、中央部に開口部又は凹部が設けられた四角枠状の基板と、所定の機能を実現するための機能性素子と、前記機能性素子の入力信号又は出力信号用電極と、前記電極用の電極パッドとが形成されており、前記基板の厚さよりも薄く、かつ、前記基板の前記開口部又は前記凹部に少なくとも一部が支持された構造体と、を備えることを特徴とする。
ここで、第3の発明の電子デバイスにおける前記構造体は、前記基板の前記開口部又は前記凹部の上を架け渡されて前記基板に両端部が支持された、直方体形状の構造である。また、前記基板は、SOI基板中のシリコン基板とその上のシリコン酸化膜とよりなり、前記構造体は、前記SOI基板中の前記シリコン酸化膜の上の表面シリコン層の表面に、前記機能性素子、前記電極及び前記電極パッドが形成された構造であってもよい。
また、上記の目的を達成するため、第5の発明の電子デバイスの製造方法は、第1乃至第3の発明のうちいずれか一の発明の電子デバイスの前記構造体の上部に粘着材を粘着させた状態で、前記構造体を前記基板から剥離する剥離工程と、前記剥離工程で前記基板から剥離した前記構造体を、所望の回路基板に接着して転写する転写工程とを有し、前記転写工程により、前記構造体が前記所望の回路基板に転写された構造の新たな電子デバイスを製造することを特徴とする。
また、上記の目的を達成するため、第6の発明の電子デバイスの製造方法は、第1乃至第3の発明のうちいずれか一の発明の電子デバイスが複数あり、その複数の電子デバイスの前記構造体に形成された前記機能性素子の種類が互いに同一又は少なくとも一部異なるとき、前記剥離工程は、前記複数の電子デバイスのそれぞれの前記シリコン構造体の上部に前記粘着材を粘着させた状態で複数の前記シリコン構造体をそれぞれの基板から同時に又は個別に剥離し、前記転写工程は、前記剥離工程により前記複数の電子デバイスの各基板からそれぞれ剥離された前記複数のシリコン構造体を、同時に又は個別に所望の一の回路基板に接着して転写することを特徴とする。
また、上記の目的を達成するため、第7の発明の電子デバイスは第5又は第6の発明の電子デバイス製造方法の前記転写工程により、前記構造体が所望の回路基板に転写された構造であることを特徴とする。
本発明によれば、構造体サイズの制約なく、材料の特殊な処理をすることなく、薄いシリコン構造体を回路基板上に簡便に転写できる。
本発明に係る電子デバイス及びその製造方法の一実施形態の説明用斜視図である。 本発明に係る電子デバイスの第1の実施形態の製造方法の各工程の素子断面図である。 図1(B)の工程の説明用断面図である。 本発明に係る電子デバイスの第2の実施形態の断面図である。 図4の変形例を示す断面図である。 本発明に係る電子デバイスの第3の実施形態の断面図である。 本発明に係る電子デバイスの第4の実施形態の断面図である。 本発明に係る電子デバイスの第5の実施形態の製造方法の各工程の素子断面図である。 本発明に係る電子デバイスの第6の実施形態の製造方法の各工程の素子断面図である。 本発明に係る電子デバイスの一実施例の製造方法の各工程の斜視図である。 本発明に係る電子デバイス中の構造体の他の各例を示す図である。
次に、本発明の実施形態について図面を参照して説明する。
図1は、本発明に係る電子デバイス及びその製造方法の一実施形態の説明用斜視図を示す。図1には、本発明の電子デバイスとして、図1(A)の斜視図に示す第1の実施形態の電子デバイス10と、電子デバイス10中の構造体をフレキシブル回路基板に接着した図1(C)の斜視図に示す第2の実施形態の電子デバイス30とが示されている。そして、第2の実施形態の電子デバイス30は、図1(A)、(B)、(C)に斜視図を示す工程を順次経る製造方法により製造される。
本発明の第1の実施形態の電子デバイス10は、図1(A)の斜視図に示すように、中央部がくり抜かれて開口部12が形成された四角枠形状の基板11と、基板11の開口部12上に大部分が架け渡されており、その両端の一部分のみが基板11上に接続するように形成された、基板11よりも薄い偏平な直方体形状のシリコン構造体13とより大略構成されている。シリコン構造体13上には、薄い酸化膜を介して下部電極14が形成され、更にその上に所定の機能を実現するための機能性素子の一例としての圧電薄膜15、上部電極16が積層されている。更に圧電薄膜15が存在しない下部電極14の領域には電極パッド17aが形成され、一方、圧電薄膜15が存在しない上部電極16の領域には電極パッド17bが形成されている。
すなわち、基板11により両端部分で支持されたシリコン構造体13上には、下部電極14、圧電薄膜15、上部電極16、電極パッド17a及び17bが形成されている。なお、下部電極14及び上部電極16は、機能性素子の入力信号又は出力信号用電極であるが、ここでは機能性素子が圧電薄膜15であることから、それぞれには圧電薄膜15に所定の機能動作(収縮又は伸張動作)を行わせるための駆動信号が印加される。
なお、後述するように、基板11及びシリコン構造体13はSOI基板から形成できる。この場合、基板11はSOI基板中のシリコン基板及びその上のシリコン酸化膜の積層体であり、シリコン構造体13はSOI基板中のシリコン酸化膜の上の薄い表層シリコン層である。電子デバイス10の圧電薄膜15は、通常のバルクマイクロマニシングでシリコン構造体13上に形成できる。この電子デバイス10では、電極パッド17a、17bを介して下部電極14と上部電極16との間に印加された駆動信号により、圧電薄膜15が収縮あるいは伸張する。圧電薄膜15の収縮又は伸張は、橋梁やトンネルなどのコンクリート構造体の歪みモニタリング、産業機械の振動モニタリング、人や動物などの健康モニタリングその他各種の用途に使用可能である。
次に、電子デバイス10の製造方法の一実施形態について図2の各工程の素子断面図と共に詳細に説明する。図2中、図1(A)と同一構成部分には同一符号を付してある。ただし、図2に示す製造方法における基板は、便宜上、図1(A)に示した電子デバイス10の基板11のような基板中央部に開口部12が形成されたものではなく、基板中央部に凹部が形成されたものとして説明するが、シリコン構造体がその両端部分で基板に支持されている点で共通している。図1及び図2の基板形状のどちらでも差し支えない。
まず、図2(A)に示すように、シリコン基板21、シリコン酸化膜層22及びシリコン基板21よりも薄い表層シリコン層23が積層されたSOI基板20の上に、シリコン酸化膜層24、下部電極層25、圧電薄膜層26及び上部電極層27がこの順で積層された積層体を用意する。
続いて、図2(B)に示すように、フォトリソグラフィーやエッチングなどの公知の技術を適用して、シリコン基板21、シリコン酸化膜層22及び表層シリコン層23の長さ及び幅をそれぞれ短く直方体形状に形成してシリコン基板21及びシリコン酸化膜層22からなる基板11を形成するとともに、表層シリコン層23をシリコン構造体13として形成する。次に、フォトリソグラフィーやエッチングなどの公知の技術を適用して、シリコン酸化膜層24及び下部電極層25の長さを基板11及びシリコン構造体13の長さよりも短い所定の長さの直方体形状のシリコン酸化膜層24’及び下部電極14を形成する。
続いて、図2(B)に示すように、フォトリソグラフィーやエッチングなどの公知の技術を適用して、圧電薄膜層26及び上部電極層27の長さを下部電極14よりも短い所定の長さの直方体形状の圧電薄膜15及び上部電極16に形成すると共に、各長手方向の両側端部を、下部電極14の端部側表面の一部が露出するように除去する。次に、露出した下部電極14の端部側表面の上に矩形状の電極パッド17aを形成すると共に、電極パッド17aの形成位置と対向する上部電極16上の位置に矩形状の電極パッド17bを形成する。
そして、図2(C)に示すように、基板11をシリコン基板21側から、例えばDRIEなどの深掘エッチングによりシリコン基板21及びシリコン酸化膜層22の所定幅の周縁部分を残し、それ以外を除去する。これにより、基板11は、シリコン基板21の裏面が21’で示すように、またシリコン酸化膜層22が22’で示すように一部のみが残された凹部28が形成されたものとなる。また、この基板11の表面のシリコン構造体13は、その長手方向の両端部分でのみ基板11の凹部28以外の部分で支持される。
このようにして、表面に下部電極14、圧電薄膜15、上部電極16、電極パッド17a及び17bがすべて形成されたシリコン構造体13が、基板11で支持された構造の電子デバイス10が作製される。ただし、前述したように基板11の形状は図1(B)のそれとは便宜上異なる。このようにして、本実施形態では、公知のMEMS(Micro Electro Mechanical Systems)デバイスの作製方法と同様の工程を経て電子デバイス10を製造することができる。MEMSデバイスと電子デバイス10との違いは、必要な電極パッド17a及び17bがすべてシリコン構造体13上に存在していることである。
次に、図1(C)の斜視図に示す第2の実施形態の電子デバイス30の製造方法について説明する。
図1(A)に示した電子デバイス10を作製した後、続いてポリジメチルシロキサン(PDMS)などの粘着材をシリコン構造体13の上部に粘着し、その粘着状態を保ったまま図1(B)に矢印で示す上方向に粘着材(図示せず)を引き上げると、シリコン構造体13は、その長手方向の厚さが薄い両端部分のみが基板11に接続された構造であるので、応力がその両端部分に集中して小なる力により両端部分で切断されて粘着材と共に引き上げられ、基板11から剥離される。すなわち、図1(B)に示すように、シリコン構造体13はその両端部分13bを基板11上に残して、両端部分13b以外の部分13aが基板11から剥離される。このシリコン構造体部分13a上には下部電極14、上部電極16、圧電薄膜15、電極パッド17a及び17bがすべて形成されている。
図3は、図1(B)に示した基板11から剥離されたシリコン構造体13の断面図を示す。図3において、シリコン基板21’、シリコン酸化膜層22’が基板11に相当する。図3において、表面に下部電極14、圧電薄膜15、上部電極16、電極パッド17a及び17bがすべて形成されたシリコン構造体13の上部に形成されている上部電極16及び電極パッド17aに粘着材29を粘着して矢印で示す上方向に引き上げると、シリコン構造体13は長手方向の両端部分で切断されて、粘着材29と共に上方向に引き上げられる。
そして、図1(C)に示すように、基板11から剥離された、表面に下部電極14、圧電薄膜15、上部電極16、電極パッド17a及び17bがすべて形成されたシリコン構造体13は、粘着材29を除去してからフレキシブル回路基板31に接着剤により接着されることで、シリコン構造体13がフレキシブル回路基板31に転写された電子デバイス30が製造される。このようにして、本実施形態によれば、犠牲層エッチングのためのサイズの制約や、特殊な材料の導入をすることなく、薄いシリコン構造体13をフレキシブル回路基板31上に転写することができる。
なお、フレキシブル回路基板31へのシリコン構造体13の接着は、図1(C)や図4の断面図に示すように、シリコン構造体13の裏面とフレキシブル回路基板31とを接着するようにしてもよいし、図5の断面図に示すように、シリコン構造体13を裏返して、シリコン構造体13の表面の素子のうち最上部に形成されている上部電極16及び電極パッド17bを接着するようにしてもよい。
次に、本発明に係る電子デバイスの他の実施形態について説明する。図6は、本発明に係る電子デバイスの第3の実施形態の断面図を示す。同図中、図2(C)と同一構成部分には同一符号を付し、その説明を省略する。本実施形態の電子デバイス40は、表面に下部電極14、圧電薄膜15、上部電極16、電極パッド17a及び17bがすべて形成されたシリコン構造体13が、開口部34が中央に穿設されたフレキシブル回路基板33に接着された構造である。電子デバイス40は、開口部34以外のフレキシブル回路基板33の周縁部にシリコン構造体13が接着されている。
図7は、本発明に係る電子デバイスの第4の実施形態の断面図を示す。同図中、図2(C)と同一構成部分には同一符号を付し、その説明を省略する。本実施形態の電子デバイス50は、表面に下部電極14、圧電薄膜15、上部電極16、電極パッド17a及び17bがすべて形成されたシリコン構造体13が、フレキシブル回路基板ではなく、中央に凹部36が形成されたフレキシブル回路基板35に接着された構造である。電子デバイス50は、凹部36以外のフレキシブル回路基板35の周縁部にシリコン構造体13が接着されている。
図8(A)〜(C)は、本発明に係る電子デバイスの第5の実施形態の製造方法の各素子工程断面図を示す。同図中、図2(A)〜(C)と同一構成部分には同一符号を付し、その説明を省略する。図8(A)、(B)の各工程は、図2(A)、(B)に示した各工程と同一である。本実施形態では、図8(B)の断面図に示したシリコン構造体13の形成工程に続いて、基板11をシリコン基板21側から、例えばDRIEなどの深掘エッチングによりシリコン基板21及びシリコン酸化膜層22の所定幅の周縁部分と中央部とを残し、それ以外を除去する。
これにより、基板は35で示すように、裏面がシリコン基板21の所定幅の周縁部分21’及びシリコン酸化膜層22の所定幅の周縁部分22’と、シリコン基板21の所定幅の中央部分21”及びシリコン酸化膜層22の所定幅の中央部分22”とが残されたものとなる。また、この基板35の表面のシリコン構造体13は、基板35の長手方向の両端部分と中央部分とで支持される。このようにして、表面に下部電極14、圧電薄膜15、上部電極16、電極パッド17a及び17bがすべて形成されたシリコン構造体13が、基板35で支持された構造の電子デバイス60が作製される。
図9(A)、(B)は、本発明に係る電子デバイスの第6の実施形態の製造方法の各素子工程断面図を示す。同図中、図8(C)と同一構成部分には同一符号を付し、その説明を省略する。本実施形態では、まず図9(A)の断面図に示すように、図8(C)に示した電子デバイス60の最上部を、ポリジメチルシロキサン(PDMS)などの粘着材29をシリコン構造体13の上部に粘着し、その粘着状態を保ったまま図9(A)に矢印で示す上方向に粘着材29を引き上げる。
すると、シリコン構造体13は、その長手方向の厚さが薄い両端部分のみが基板35に接続された構造であるので、応力がその両端部分に集中して小なる力により両端部分で切断されて粘着材29と共に引き上げられ、基板35から剥離される。すなわち、図9(A)に示すように、シリコン構造体13はその両端部分13bを基板11上に残して、両端部分13b以外の部分13aが基板35から剥離される。このとき、シリコン構造体部分13a上には下部電極14、上部電極16、圧電薄膜15、電極パッド17a及び17bがすべて形成されており、シリコン構造体部分13aの裏面にはその中央部にシリコン基板21の所定幅の中央部分21”及びシリコン酸化膜層22の所定幅の中央部分22”とが形成されている。
続いて、基板35から剥離されたシリコン構造体13は、粘着材29を除去してからシリコン構造体部分13aの裏面を上にして、上部電極16及び電極パッド17bがフレキシブル回路基板31に接着剤により接着される。これにより表面に下部電極14、上部電極16、圧電薄膜15、電極パッド17a及び17bがすべて形成されシリコン構造体13がフレキシブル回路基板31に転写された電子デバイス70が製造される。
このようにして、本実施形態によれば、犠牲層エッチングのためのサイズの制約や、特殊な材料の導入をすることなく、薄いシリコン構造体13をフレキシブル回路基板31上に転写することができる。また、本実施形態では、シリコン構造体部分13aの裏面中央部のシリコン基板21”及びシリコン酸化膜層22”の積層部はカンチレバーの先端に錘が付いたような形状であり、このような立体的な構造のシリコン構造体13もフレキシブル回路基板31上に転写することができる。
次に、本発明に係る電子デバイスの他の実施形態の製造方法の実施例について説明する。図10は、本発明に係る電子デバイスの一実施例の製造方法の各工程の斜視図を示す。まず、図10(A)に示すような開口部を有する四角枠状の基板81に、薄いシリコン構造体82が支持された電子デバイス80が形成されているものとする。シリコン構造体82には上記の各実施形態のシリコン構造体13と同様に圧電薄膜等の機能性素子と電極パッドとがすべて形成されている。
次に、図10(B)に示すように粘着材83に電子デバイス80のシリコン構造体82を粘着して粘着材83により基板81からシリコン構造体82を図10(C)に示すように剥離する。そして、剥離したシリコン構造体82を図10(D)、(E)に示すように、フレキシブル回路基板の一例のカプトンテープ84に接着する。これにより、シリコン構造体82が転写されたカプトンテープ84の電子デバイス(極薄半導体)を製造することができる。
なお、本発明は以上の実施の形態に限定されるものではなく、その他種々の変形例を包含するものである。例えば、本発明における所定の機能を実現するための機能性素子には、上記の実施形態の圧電薄膜以外に、半導体歪みゲージ、磁性薄膜、ホール素子、熱電変換材料、赤外線検出素子、半導体信号処理回路などを含む。また、転写される回路基板はフレキシブル回路基板31として説明したが、フレキシブルでなくても構わない。
また、本発明における構造体は、実施形態のシリコン構造体13、82のような、両端が支持された構成に限定されるものではなく、例えば図11(A)に示すカンチレバーのような片持ち梁構造体、同図(B)に示すブリッジのような構造体、同図(C)に示すダイヤフラムのような構造体であってもよい。なお、基板には、図11(A)〜(C)の各構造体の底面が基板に支持される。更に、構造体は、必ずしもシリコンである必要はなく、例えばシリコン基板上のシリコン酸化膜の表面にアルミナの薄膜が形成されたアルミナオンインシュレータのような基板でもよい。また、シリコン基板とシリコン酸化膜上に、下部電極薄膜、PZT薄膜、上部電極薄膜を順次積層したときの下部電極薄膜が構造体を兼ねるようにしてもよい。本発明における「構造体」はこのような構成も包含するものである。
更に、本発明は、例えば互いに同一又は少なくとも一部が異なる種類の機能性素子をそれぞれ有する複数のシリコン構造体を、粘着材で複数の電子デバイスの各基板から同時にあるいは個別に剥離し、剥離したそれら複数のシリコン構造体を大面積の一の回路基板上に接着して転写するような構成も包含するものである。この場合、大面積の一の回路基板に異なる複数のシリコン構造体を同時に接着して転写するか、あるいは素子ごとに別個に接着して転写する。例えば、温度センサ、加速度センサ、信号処理回路では、別々のウェハで異なる種類の構造体を作製し、それら異なる種類の複数の構造体を剥離して一の回路基板に接着して転写する。
本発明は、橋梁やトンネルなどのコンクリート構造体の歪みモニタリング、産業機械の振動モニタリング、人や動物などの健康モニタリングその他各種の用途に使用可能である。
10、30、40、50、60、70、80 電子デバイス
11、81 基板
12、34 開口部
13、82 シリコン構造体
13a 機能性素子を有するシリコン構造体部分
13b 基板側にあるシリコン構造体の両端部分
14 下部電極
15 圧電薄膜
16 上部電極
17a、17b 電極パッド
20 SOI基板
21 シリコン基板
22、24 シリコン酸化膜層
23 表層シリコン層
25 下部電極層
26 圧電薄膜層
27 上部電極層
28、36 凹部
31、33 35 フレキシブル回路基板
84 カプトンテープ

Claims (8)

  1. 基板と、
    所定の機能を実現するための機能性素子と、前記機能性素子の入力信号又は出力信号用電極と、前記電極用の電極パッドとが形成されており、前記基板の厚さよりも薄く、かつ、前記基板に少なくとも一部が支持された構造体と、
    を備えることを特徴とする電子デバイス。
  2. 中央部に開口部又は凹部が設けられた四角枠状の基板と、
    所定の機能を実現するための機能性素子と、前記機能性素子の入力信号又は出力信号用電極と、前記電極用の電極パッドとが形成されており、前記基板の厚さよりも薄く、かつ、前記基板の前記開口部又は前記凹部に少なくとも一部が支持された構造体と、
    を備えることを特徴とする電子デバイス。
  3. 前記構造体は、前記基板の前記開口部又は前記凹部の上を架け渡されて前記基板に両端部が支持された、直方体形状の構造であることを特徴とする請求項2記載の電子デバイス。
  4. 前記基板は、SOI基板中のシリコン基板とその上のシリコン酸化膜とよりなり、
    前記構造体は、前記SOI基板中の前記シリコン酸化膜の上の表面シリコン層の表面に、前記機能性素子、前記電極及び前記電極パッドが形成された構造のシリコン構造体であることを特徴とする請求項1乃至3のうちいずれか一項記載の電子デバイス。
  5. 請求項1乃至3のうちいずれか一項記載の電子デバイスの前記構造体の上部に粘着材を粘着させた状態で、前記構造体を前記基板から剥離する剥離工程と、
    前記剥離工程で前記基板から剥離した前記構造体を、所望の回路基板に接着して転写する転写工程と
    を有し、前記転写工程により、前記構造体が前記所望の回路基板に転写された構造の新たな電子デバイスを製造することを特徴とする電子デバイスの製造方法。
  6. 請求項1乃至3のうちいずれか一項記載の電子デバイスが複数あり、その複数の電子デバイスの前記構造体に形成された前記機能性素子の種類が互いに同一又は少なくとも一部異なるとき、
    前記剥離工程は、前記複数の電子デバイスのそれぞれの前記シリコン構造体の上部に前記粘着材を粘着させた状態で複数の前記シリコン構造体をそれぞれの基板から同時に又は個別に剥離し、
    前記転写工程は、前記剥離工程により前記複数の電子デバイスの各基板からそれぞれ剥離された前記複数のシリコン構造体を、同時に又は個別に所望の一の回路基板に接着して転写することを特徴とする請求項5記載の電子デバイスの製造方法。
  7. 請求項5又は6記載の電子デバイス製造方法の前記転写工程により、前記構造体が所望の一の回路基板に転写された構造であることを特徴とする電子デバイス。
  8. 前記所望の回路基板はフレキシブル回路基板であることを特徴とする請求項7記載の電子デバイス。

JP2014163591A 2014-08-11 2014-08-11 電子デバイス及び電子デバイスの製造方法 Active JP6425941B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014163591A JP6425941B2 (ja) 2014-08-11 2014-08-11 電子デバイス及び電子デバイスの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014163591A JP6425941B2 (ja) 2014-08-11 2014-08-11 電子デバイス及び電子デバイスの製造方法

Publications (2)

Publication Number Publication Date
JP2016039343A true JP2016039343A (ja) 2016-03-22
JP6425941B2 JP6425941B2 (ja) 2018-11-21

Family

ID=55530154

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014163591A Active JP6425941B2 (ja) 2014-08-11 2014-08-11 電子デバイス及び電子デバイスの製造方法

Country Status (1)

Country Link
JP (1) JP6425941B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018022812A (ja) * 2016-08-05 2018-02-08 国立研究開発法人産業技術総合研究所 電子デバイス及びその製造方法
JP2018034275A (ja) * 2016-09-01 2018-03-08 国立研究開発法人産業技術総合研究所 電子デバイス、インターポーザ及び電子デバイスの製造方法
JP2018069369A (ja) * 2016-10-27 2018-05-10 国立研究開発法人産業技術総合研究所 カンチレバー構造体及びこれを備えるセンサ並びに製造方法
JP2018069368A (ja) * 2016-10-27 2018-05-10 国立研究開発法人産業技術総合研究所 カンチレバー構造体及びこれを備えるセンサ並びに製造方法
JP2018069440A (ja) * 2016-10-27 2018-05-10 国立研究開発法人産業技術総合研究所 中空構造体の製造方法
JP2020520788A (ja) * 2017-03-28 2020-07-16 ユニバーシティ・オブ・マンチェスター 薄膜材料の転写方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003179282A (ja) * 2001-10-02 2003-06-27 Matsushita Electric Ind Co Ltd 薄膜圧電体素子およびその製造方法並びにこれを用いたアクチュエータ装置
JP2011249533A (ja) * 2010-05-26 2011-12-08 Ngk Insulators Ltd 圧電素子の製造方法
WO2012047071A2 (ko) * 2010-10-08 2012-04-12 한국과학기술원 플렉서블 나노제너레이터 제조방법 및 이에 의하여 제조된 플렉서블 나노제너레이터
JP2012186709A (ja) * 2011-03-07 2012-09-27 Nippon Dempa Kogyo Co Ltd 圧電振動片及び圧電デバイス
WO2013186965A1 (ja) * 2012-06-12 2013-12-19 パナソニック株式会社 発電装置および発電モジュール

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003179282A (ja) * 2001-10-02 2003-06-27 Matsushita Electric Ind Co Ltd 薄膜圧電体素子およびその製造方法並びにこれを用いたアクチュエータ装置
JP2011249533A (ja) * 2010-05-26 2011-12-08 Ngk Insulators Ltd 圧電素子の製造方法
WO2012047071A2 (ko) * 2010-10-08 2012-04-12 한국과학기술원 플렉서블 나노제너레이터 제조방법 및 이에 의하여 제조된 플렉서블 나노제너레이터
JP2012186709A (ja) * 2011-03-07 2012-09-27 Nippon Dempa Kogyo Co Ltd 圧電振動片及び圧電デバイス
WO2013186965A1 (ja) * 2012-06-12 2013-12-19 パナソニック株式会社 発電装置および発電モジュール

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018022812A (ja) * 2016-08-05 2018-02-08 国立研究開発法人産業技術総合研究所 電子デバイス及びその製造方法
JP2018034275A (ja) * 2016-09-01 2018-03-08 国立研究開発法人産業技術総合研究所 電子デバイス、インターポーザ及び電子デバイスの製造方法
JP2018069369A (ja) * 2016-10-27 2018-05-10 国立研究開発法人産業技術総合研究所 カンチレバー構造体及びこれを備えるセンサ並びに製造方法
JP2018069368A (ja) * 2016-10-27 2018-05-10 国立研究開発法人産業技術総合研究所 カンチレバー構造体及びこれを備えるセンサ並びに製造方法
JP2018069440A (ja) * 2016-10-27 2018-05-10 国立研究開発法人産業技術総合研究所 中空構造体の製造方法
JP2020520788A (ja) * 2017-03-28 2020-07-16 ユニバーシティ・オブ・マンチェスター 薄膜材料の転写方法
JP7168991B2 (ja) 2017-03-28 2022-11-10 ユニバーシティ・オブ・マンチェスター 薄膜材料の転写方法

Also Published As

Publication number Publication date
JP6425941B2 (ja) 2018-11-21

Similar Documents

Publication Publication Date Title
JP6425941B2 (ja) 電子デバイス及び電子デバイスの製造方法
CN107032291B (zh) 形成在pcb支撑结构处的mems压电式换能器
JP2018174335A (ja) 高度に伸縮可能な電子部品
JP2015088521A5 (ja)
TWI667815B (zh) 一種mems壓電轉換器及其製作方法
US20150200350A1 (en) Method, apparatus and system for a transferable micromachined piezoelectric transducer array
KR101516112B1 (ko) Mems 센서
US20150102434A1 (en) Microelectromechanical device with protection for bonding and process for manufacturing a microelectromechanical device
EP1298735A3 (en) Thin film piezoelectric element and its manufacturing method and actuator unit using same
JP2007157787A5 (ja)
US20190214543A1 (en) Monolithic pzt actuator, stage, and method for making
JP2011166365A (ja) 圧電型発音装置およびその製造方法
US20150082884A1 (en) Piezoelectric actuator module, method of manufacturing the same, and mems sensor having the same
JP2011005556A5 (ja)
US9505612B2 (en) Method for thin film encapsulation (TFE) of a microelectromechanical system (MEMS) device and the MEMS device encapsulated thereof
JP2008196883A (ja) 力学量センサ
JP6554643B2 (ja) 電子デバイス及びその製造方法
KR101531114B1 (ko) 압전 액추에이터 모듈, 압전 액추에이터 모듈의 제조방법 및 압전 액추에이터 모듈을 포함하는 mems 센서
US20150344292A1 (en) Micro electro mechanical systems component and method of manufacturing the same
JP2012105170A (ja) 圧電型トランスデューサーおよびその製造方法
KR20150061411A (ko) 압전 액추에이터 모듈 및 이를 포함하는 mems 센서
JP2010153645A5 (ja)
KR20150130155A (ko) 멤스 구조체 및 멤스 구조체의 제조 방법
JP2011182298A (ja) Memsトランスデューサおよび超音波パラメトリックアレイスピーカー。
JP6813843B2 (ja) 電子デバイス、インターポーザ及び電子デバイスの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170615

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180403

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180523

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180523

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180801

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181023

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181024

R150 Certificate of patent or registration of utility model

Ref document number: 6425941

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250