JP2016039168A - Ｉｉｉ族窒化物半導体発光素子とその製造方法 - Google Patents
Ｉｉｉ族窒化物半導体発光素子とその製造方法 Download PDFInfo
- Publication number
- JP2016039168A JP2016039168A JP2014159506A JP2014159506A JP2016039168A JP 2016039168 A JP2016039168 A JP 2016039168A JP 2014159506 A JP2014159506 A JP 2014159506A JP 2014159506 A JP2014159506 A JP 2014159506A JP 2016039168 A JP2016039168 A JP 2016039168A
- Authority
- JP
- Japan
- Prior art keywords
- dielectric multilayer
- substrate
- group iii
- iii nitride
- emitting device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 153
- 150000004767 nitrides Chemical class 0.000 title claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 138
- 238000000034 method Methods 0.000 claims description 51
- 238000005530 etching Methods 0.000 claims description 16
- 238000002360 preparation method Methods 0.000 claims description 10
- 101100184046 Schizosaccharomyces pombe (strain 972 / ATCC 24843) mid1 gene Proteins 0.000 abstract description 53
- 230000015572 biosynthetic process Effects 0.000 description 10
- 238000000605 extraction Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 229910010413 TiO 2 Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000004907 flux Effects 0.000 description 3
- 230000001902 propagating effect Effects 0.000 description 3
- MHYQBXJRURFKIN-UHFFFAOYSA-N C1(C=CC=C1)[Mg] Chemical compound C1(C=CC=C1)[Mg] MHYQBXJRURFKIN-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 238000004943 liquid phase epitaxy Methods 0.000 description 2
- 239000011777 magnesium Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000009103 reabsorption Effects 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 1
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 1
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
- H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0025—Processes relating to coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
Abstract
【課題】 基板から半導体層に向かう光を基板の側に反射させることにより、光を外部に好適に取り出すことのできるIII 族窒化物半導体発光素子とその製造方法が提供されている。【解決手段】 発光素子１００は、基板１１０と、バッファ層１２０と、ｎ型半導体層１３０と、発光層１４０と、ｐ型半導体層１５０と、複数の誘電体多層膜ＤＭＦ１と、を有する。複数の誘電体多層膜ＤＭＦ１は、基板１１０の第１面１１０ａの側に位置している。基板１１０の第１面１１０ａは、少なくとも底面１１１を有する。バッファ層１２０は、底面１１１の少なくとも一部に形成されている。複数の誘電体多層膜ＤＭＦ１は、底面１１１に対して傾斜する傾斜面Ｌ１を有する。ｎ型半導体層１３０は、バッファ層１２０の上および複数の誘電体多層膜ＤＭＦ１の傾斜面Ｌ１の上に形成されている。【選択図】図１
Description
本明細書の技術分野は、III 族窒化物半導体発光素子とその製造方法に関する。さらに詳細には、凹凸形状の上に半導体層を有するIII 族窒化物半導体発光素子とその製造方法に関するものである。
半導体発光素子の技術分野においては、発光効率をより高めるために、発光層で発せられた光を効率よく外部に取り出す技術が開発されてきている。そのために、基板に凹凸面を形成し、基板と半導体層との界面における透過率や反射率を変える技術がある。
例えば、特許文献１には、基板の板面に平行な横方向に伝播する光に影響を与える位置に、凹凸状の屈折率界面を形成する技術が開示されている（特許文献１の段落［００２３］参照）。また、第一結晶２０ａ、第二結晶２０ｂといった互いに屈折率の異なるＧａＮ系結晶膜を形成する技術が開示されている（特許文献１の段落［００６７］−［００６９］および図４参照）。これにより、横方向に進行する光を、外界に向かわせるようにするとしている（特許文献１の段落［０００５］−［０００７］、［００１８］、［００２２］−［００２３］等参照）。例えば、フリップチップ型の発光素子では、横方向の光を基板に向かう向きに反射する旨が記載されている（特許文献１の段落［０００６］参照）。このように、光を基板に向かう向きに反射する技術については記載されている。
ところで、フリップチップ型の発光素子おいては、基板を伝播する光のうちには、半導体層から基板に向かう光の他に、基板から半導体層に向かう光も存在する。このような光については、特許文献１に記載の技術では、発光素子の外部に取り出すことは困難である。
本明細書の技術は、前述した従来の技術が有する問題点を解決するためになされたものである。すなわちその課題とするところは、基板から半導体層に向かう光を基板の側に反射させることにより、光を外部に好適に取り出すことのできるIII 族窒化物半導体発光素子とその製造方法を提供することである。
第１の態様におけるIII 族窒化物半導体発光素子は、第１面を備える基板と、基板の第１面の少なくとも一部の上のバッファ層と、バッファ層の上の第１導電型の第１半導体層と、第１半導体層の上の発光層と、発光層の上の第２導電型の第２半導体層と、を有する。このIII 族窒化物半導体発光素子は、基板の第１面の側に複数の誘電体多層膜を有する。基板の第１面は、少なくとも平坦面を有する。バッファ層は、平坦面の少なくとも一部の上に形成されている。複数の誘電体多層膜は、平坦面に対して傾斜する傾斜面を有する。第１半導体層は、バッファ層の上および複数の誘電体多層膜の傾斜面の上に形成されている。
このIII 族窒化物半導体発光素子では、誘電体多層膜の表面が、複数の凸形状の表面を構成する。そして、誘電体多層膜は、半導体層から基板に向かう光を透過させる一方、基板から半導体層に向かう光を反射する。このため、この発光素子は、発光層による光の再吸収を抑制することができる。そして、この発光素子は、発光層から発せられる光を効率よく外部に取り出すことができる。
第２の態様におけるIII 族窒化物半導体発光素子においては、基板の第１面は、複数の凸部を有する。複数の誘電体多層膜は、複数の凸部の表面の少なくとも一部を覆っている。基板の第１面における複数の凸部以外の箇所は、平坦面である。
第３の態様におけるIII 族窒化物半導体発光素子においては、基板の第１面は、第１面にわたって平坦な平坦面である。この平坦面は、第１面にわたって形成されている。バッファ層は、平坦面の一部の上に形成されている。複数の誘電体多層膜は、平坦面の残部の上に形成されているとともに、第１半導体層に向かって突出する複数の凸部である。
第４の態様におけるIII 族窒化物半導体発光素子においては、複数の誘電体多層膜は、複数の分布ブラッグ反射鏡である。
第５の態様におけるIII 族窒化物半導体発光素子においては、バッファ層は、複数の誘電体多層膜の上にない。
第６の態様におけるIII 族窒化物半導体発光素子においては、III 族窒化物半導体発光素子は、フリップチップ実装するフリップチップ型の発光素子である。そして、基板は、粗面化された第２面を有する。このため、一度、半導体層から基板に入射した光は、基板から半導体層に戻ることはほとんどなく、外部に取り出される。
第７の態様におけるIII 族窒化物半導体発光素子の製造方法は、第１面に少なくとも平坦面を備える基板を準備する基板準備工程と、平坦面の少なくとも一部の上にバッファ層を形成するバッファ層形成工程と、バッファ層の上に第１導電型の第１半導体層を形成する第１半導体層形成工程と、第１半導体層の上に発光層を形成する発光層形成工程と、発光層の上に第２導電型の第２半導体層を形成する第２半導体層形成工程と、を有する。この製造方法は、さらに、基板の第１面に複数の誘電体多層膜を形成する誘電体多層膜形成工程を有する。誘電体多層膜形成工程では、平坦面に対して傾斜する傾斜面を備える複数の誘電体多層膜を形成する。バッファ層形成工程では、誘電体多層膜に覆われていない基板の平坦面から平坦面に沿うバッファ層を成長させる。第１半導体層形成工程では、平坦面に沿うバッファ層から第１半導体層を成長させるとともに、複数の誘電体多層膜の傾斜面を覆うように第１半導体層を成長させる。
第８の態様におけるIII 族窒化物半導体発光素子の製造方法においては、基板準備工程では、第１面に平坦面と複数の凸部とを備える凹凸基板を準備する。そして、誘電体多層膜形成工程は、平坦面の上にマスクを形成するマスク形成工程と、複数の凸部の上に複数の凸部に沿って複数の誘電体多層膜を形成する成膜工程と、平坦面の上からマスクを除去するマスク除去工程と、を有する。
第９の態様におけるIII 族窒化物半導体発光素子の製造方法においては、基板準備工程では、第１面にわたって平坦な平坦面を備える基板を準備する。誘電体多層膜形成工程は、平坦面に一様な誘電体多層膜を形成する成膜工程と、一様な誘電体多層膜の上にレジストを配置するレジスト配置工程と、一様な誘電体多層膜をエッチングすることにより傾斜面を形成するとともに一様な誘電体多層膜を複数の誘電体多層膜とするとともに基板の平坦面を部分的に露出させるエッチング工程と、を有する。そして、バッファ層形成工程では、部分的に露出させた平坦面にバッファ層を形成する。
本明細書では、基板から半導体層に向かう光を基板の側に反射させることにより、光を外部に好適に取り出すことのできるIII 族窒化物半導体発光素子とその製造方法が提供されている。
以下、具体的な実施形態について、半導体発光素子とその製造方法を例に挙げて図を参照しつつ説明する。しかし、これらの実施形態に限定されるものではない。また、後述する半導体発光素子の各層の積層構造および電極構造は、例示である。実施形態とは異なる積層構造であってももちろん構わない。そして、それぞれの図における各層の厚みは、概念的に示したものであり、実際の厚みを示しているわけではない。
（第１の実施形態）
１．半導体発光素子
本実施形態における発光素子１００の概略構成を図１に示す。発光素子１００は、フリップチップ型の半導体発光素子である。そのため、発光素子１００では、図１中の矢印の向きに光が取り出される。発光素子１００は、III 族窒化物半導体から成る複数の半導体層を有する。図１に示すように、発光素子１００は、基板１１０と、誘電体多層膜ＤＭＦ１と、バッファ層１２０と、ｎ型半導体層１３０と、発光層１４０と、ｐ型半導体層１５０と、ｎ電極Ｎ１と、ｐ電極Ｐ１と、を有している。
１．半導体発光素子
本実施形態における発光素子１００の概略構成を図１に示す。発光素子１００は、フリップチップ型の半導体発光素子である。そのため、発光素子１００では、図１中の矢印の向きに光が取り出される。発光素子１００は、III 族窒化物半導体から成る複数の半導体層を有する。図１に示すように、発光素子１００は、基板１１０と、誘電体多層膜ＤＭＦ１と、バッファ層１２０と、ｎ型半導体層１３０と、発光層１４０と、ｐ型半導体層１５０と、ｎ電極Ｎ１と、ｐ電極Ｐ１と、を有している。
図１に示すように、基板１１０は、第１面１１０ａと、第２面１１０ｂと、を有している。第１面１１０ａは、平坦な底面１１１と、複数の凸部１１２と、を有している。第２面１１０ｂは、光取り出し面である。誘電体多層膜ＤＭＦ１は、基板１１０の第１面１１０ａの凸部１１２の上に形成されている。バッファ層１２０は、基板１１０の第１面１１０ａの底面１１１の上に形成されている。バッファ層１２０は、誘電体多層膜ＤＭＦ１の上にはない。図１では、作図上、誘電体多層膜ＤＭＦ１の端部にバッファ層１２０がかかっているようにみえるが、実際にはほとんどないと考えられる。
ｎ型半導体層１３０は、バッファ層１２０の上および誘電体多層膜ＤＭＦ１の傾斜面Ｌ１の上に形成されている。ｎ型半導体層１３０は、第１導電型の第１半導体層である。発光層１４０は、ｎ型半導体層１３０の上に形成されている。ｐ型半導体層１５０は、発光層１４０の上に形成されている。ｐ型半導体層１５０は、第２導電型の第２半導体層である。
ｎ電極Ｎ１は、ｎ型半導体層１３０の上に形成されている。そのため、ｎ電極Ｎ１は、ｎ型半導体層１３０と電気的に接続されている。ｐ電極Ｐ１は、ｐ型半導体層１５０の上に形成されている。そのため、ｐ電極Ｐ１は、ｐ型半導体層１５０と電気的に接続されている。ｐ電極Ｐ１は、ｐ型半導体層１５０からｐ電極Ｐ１に向かう光を反射する反射層も兼ねているとよい。
２．基板とその周辺の構造
図２は、基板１１０の周辺を部分的に抜き出して描いた拡大図である。図２に示すように、基板１１０の第１面１１０ａは、平坦な底面１１１と、複数の凸部１１２と、を有している。底面１１１は、平坦な平坦面である。凸部１１２は、ｎ型半導体層１３０に向かって突出している。凸部１１２は、円錐形状である。そして、凸部１１２は、平坦な底面１１１に対して傾斜する傾斜面Ｋ１を有している。傾斜面Ｋ１は、円錐面である。
図２は、基板１１０の周辺を部分的に抜き出して描いた拡大図である。図２に示すように、基板１１０の第１面１１０ａは、平坦な底面１１１と、複数の凸部１１２と、を有している。底面１１１は、平坦な平坦面である。凸部１１２は、ｎ型半導体層１３０に向かって突出している。凸部１１２は、円錐形状である。そして、凸部１１２は、平坦な底面１１１に対して傾斜する傾斜面Ｋ１を有している。傾斜面Ｋ１は、円錐面である。
図２に示すように、複数の誘電体多層膜ＤＭＦ１が、複数の凸部１１２の上に形成されている。つまり、誘電体多層膜ＤＭＦ１は、凸部１１２の表面の少なくとも一部を覆っている。底面１１１の上には、誘電体多層膜ＤＭＦ１は形成されていない。そして、基板１１０の第１面１１０ａにおける複数の凸部１１２以外の箇所は、平坦な底面１１１である。底面１１１に対する傾斜面Ｋ１の角度は、４０°以上６０°以下の範囲内である。なお、必ずしもこの数値範囲に限らない。
底面１１１の上には、バッファ層１２０が形成されている。バッファ層１２０の上にはｎ型半導体層１３０が形成されている。凸部１１２の傾斜面Ｋ１の上には、前述のとおり、誘電体多層膜ＤＭＦ１が形成されている。誘電体多層膜ＤＭＦ１は、凸部１１２を覆っている。そのため、凸部１１２は、ｎ型半導体層１３０と接触していない。
３．誘電体多層膜
図３は、誘電体多層膜ＤＭＦ１の周辺を拡大した拡大図である。図３に示すように、誘電体多層膜ＤＭＦ１は、基板１１０の第１面１１０ａの側に形成されている。誘電体多層膜ＤＭＦ１は、凸部１１２の傾斜面Ｋ１の上に形成されている。そのため、誘電体多層膜ＤＭＦ１は、平坦な底面１１１に対して傾斜する傾斜面Ｌ１を有している。傾斜面Ｌ１は、円錐面である。そのため、誘電体多層膜ＤＭＦ１の表面は、円錐形状である。誘電体多層膜ＤＭＦ１の傾斜面Ｌ１は、凸部１１２の傾斜面Ｋ１にほぼ平行である。この傾斜面Ｌ１の上には、ｎ型半導体層１３０がある。
図３は、誘電体多層膜ＤＭＦ１の周辺を拡大した拡大図である。図３に示すように、誘電体多層膜ＤＭＦ１は、基板１１０の第１面１１０ａの側に形成されている。誘電体多層膜ＤＭＦ１は、凸部１１２の傾斜面Ｋ１の上に形成されている。そのため、誘電体多層膜ＤＭＦ１は、平坦な底面１１１に対して傾斜する傾斜面Ｌ１を有している。傾斜面Ｌ１は、円錐面である。そのため、誘電体多層膜ＤＭＦ１の表面は、円錐形状である。誘電体多層膜ＤＭＦ１の傾斜面Ｌ１は、凸部１１２の傾斜面Ｋ１にほぼ平行である。この傾斜面Ｌ１の上には、ｎ型半導体層１３０がある。
この傾斜面Ｌ１は、基板１１０の第１面１１０ａの側に位置する凹凸形状を構成している。この誘電体多層膜ＤＭＦ１が構成する凹凸形状の高さは、１μｍ以上５μｍ以下の範囲内である。凹凸形状のピッチ間隔は、１μｍ以上５μｍ以下の範囲内である。凹凸形状の角度は、４０°以上６０°以下の範囲内である。これらの数値範囲はあくまで例示であり、これら以外の数値であってもよい。
誘電体多層膜ＤＭＦ１は、誘電体膜ＤＭＦ１ａ、ＤＭＦ１ｂ、ＤＭＦ１ｃ、ＤＭＦ１ｄを有している。誘電体多層膜ＤＭＦ１は、分布ブラッグ反射鏡（ＤＢＲ：Ｄｉｓｔｒｉｂｕｔｅｄ Ｂｒａｇｇ Ｒｅｆｌｅｃｔｏｒ）である。つまり、誘電体膜ＤＭＦ１ａ、ＤＭＦ１ｂ、ＤＭＦ１ｃ、ＤＭＦ１ｄは、屈折率の異なる２種類の誘電体を交互に積層したものである。例えば、誘電体膜ＤＭＦ１ａ、ＤＭＦ１ｃをＴｉＯ2 で形成するとともに、誘電体膜ＤＭＦ１ｂ、ＤＭＦ１ｄをＳｉＯ2 で形成する。誘電体膜ＤＭＦ１ａ、ＤＭＦ１ｂ、ＤＭＦ１ｃ、ＤＭＦ１ｄは、底面１１１に対して傾斜している。誘電体膜ＤＭＦ１ａ、ＤＭＦ１ｂ、ＤＭＦ１ｃ、ＤＭＦ１ｄの積層方向は、傾斜面Ｋ１に対して、ほぼ垂直である。
誘電体膜ＤＭＦ１ａ、ＤＭＦ１ｂ、ＤＭＦ１ｃ、ＤＭＦ１ｄの積層回数は、例えば、２５回以上４１回である。図３では、誘電体膜ＤＭＦ１ａ、ＤＭＦ１ｂ、ＤＭＦ１ｃ、ＤＭＦ１ｄを表示している。しかし、分布ブラッグ反射鏡（ＤＢＲ）における誘電体膜の積層回数については、上記の回数以外であってもよい。ここで、誘電体膜の積層回数は、奇数であることが好ましい。ただし、偶数であってもよい。
また、誘電体膜ＤＭＦ１ａ、ＤＭＦ１ｂ、ＤＭＦ１ｃ、ＤＭＦ１ｄのそれぞれの膜厚は、例えば、１０ｎｍ以上１０００ｎｍ以下の範囲内である。誘電体膜ＤＭＦ１ａ、ＤＭＦ１ｂ、ＤＭＦ１ｃ、ＤＭＦ１ｄの膜厚は、上記以外の数値であってもよい。また、誘電体膜ＤＭＦ１ａ、ＤＭＦ１ｂ、ＤＭＦ１ｃ、ＤＭＦ１ｄの材質については、Ａｌ2 Ｏ3 等その他の材質を用いてもよい。
４．誘電体多層膜の効果
４−１．誘電体多層膜における光の透過および反射
図４は、発光素子１００における誘電体多層膜ＤＭＦ１の周辺での光の様子を示す概念図である。図４では、発光素子１００の構成要素のうち、基板１１０と、誘電体多層膜ＤＭＦ１と、発光層１４０とが、抜き出されて描かれている。図４に示すように、発光層１４０から基板１１０に向かう光ＬＧ１は、誘電体多層膜ＤＭＦ１のない平坦面を透過する。
４−１．誘電体多層膜における光の透過および反射
図４は、発光素子１００における誘電体多層膜ＤＭＦ１の周辺での光の様子を示す概念図である。図４では、発光素子１００の構成要素のうち、基板１１０と、誘電体多層膜ＤＭＦ１と、発光層１４０とが、抜き出されて描かれている。図４に示すように、発光層１４０から基板１１０に向かう光ＬＧ１は、誘電体多層膜ＤＭＦ１のない平坦面を透過する。
また、発光層１４０から基板１１０に向かう光ＬＧ２ａは、一旦は、誘電体多層膜ＤＭＦ１を透過して基板１１０に入射する。そして、第２面１１０ｂで反射した光ＬＧ２ｂは、基板１１０から発光層１４０に向かう。そして、光ＬＧ２ｂは、誘電体多層膜ＤＭＦ１で２度反射して、再び第２面１１０ｂに向かう。
また、発光層１４０から基板１１０に向かう光ＬＧ３ａは、一旦は、誘電体多層膜ＤＭＦ１で反射された後に、別の誘電体多層膜ＤＭＦ１を透過して基板１１０に入射する。このように、本実施形態では、１回目に誘電体多層膜ＤＭＦ１に入射した場合に誘電体多層膜ＤＭＦ１で反射したとしても、２回目に誘電体多層膜ＤＭＦ１に入射した場合に誘電体多層膜ＤＭＦ１を透過する場合がある。
このように、半導体層から基板１１０に一旦入射した光は、半導体層に再度入射するおそれがほとんどない。そのため、発光層１４０やその他の金属層により、光が再吸収されるおそれがほとんどない。このように、誘電体多層膜ＤＭＦ１は、半導体層から基板１１０に向かう光のうち多くの成分を透過させるとともに、基板１１０から半導体層に向かう光のうち多くの成分を反射させる。ここで、反射された光は、再び光取り出し面に向かって進行する。以上により、本実施形態の発光素子１００における光取り出し効率は高い。
４−２．計算結果
ここで、本実施形態の発光素子１００について行った計算結果について説明する。ここでは、誘電体多層膜ＤＭＦ１として、ＴｉＯ2 とＳｉＯ2 とを交互に５回積層した場合について計算を行った。この際、入射角に応じて、ｓ偏光の反射率Ｒｓとｐ偏光の反射率Ｒｐとを計算した。そして、本実施形態の基板１１０の条件で、全放射束を計算した。
ここで、本実施形態の発光素子１００について行った計算結果について説明する。ここでは、誘電体多層膜ＤＭＦ１として、ＴｉＯ2 とＳｉＯ2 とを交互に５回積層した場合について計算を行った。この際、入射角に応じて、ｓ偏光の反射率Ｒｓとｐ偏光の反射率Ｒｐとを計算した。そして、本実施形態の基板１１０の条件で、全放射束を計算した。
計算の結果、誘電体多層膜ＤＭＦ１を形成した発光素子１００の全放射束は、誘電体多層膜ＤＭＦ１を形成していない発光素子の全放射束に比べて３％程度大きかった。
５．基板の加工方法
５−１．基板準備工程
まず、図５に示す基板Ｓ１を準備する。基板Ｓ１は、平坦な第１面Ｓ１ａと平坦な第２面Ｓ１ｂとを有する。次に、図６に示すように、基板Ｓ１の第１面Ｓ１ａに凹凸加工を施して、底面１１１と複数の凸部１１２とを形成する。この加工に際して、レーザー加工を用いてもよいし、エッチング技術を用いてもよい。この加工により、基板Ｓ１の第１面Ｓ１ａであった側に、平坦な底面１１１と複数の凸部１１２とが形成される。このようにして、凹凸基板である基板１１０が得られる。なお、予め凹凸形状の形成された凹凸基板を購入等すれば、この凹凸加工を実施する必要はない。
５−１．基板準備工程
まず、図５に示す基板Ｓ１を準備する。基板Ｓ１は、平坦な第１面Ｓ１ａと平坦な第２面Ｓ１ｂとを有する。次に、図６に示すように、基板Ｓ１の第１面Ｓ１ａに凹凸加工を施して、底面１１１と複数の凸部１１２とを形成する。この加工に際して、レーザー加工を用いてもよいし、エッチング技術を用いてもよい。この加工により、基板Ｓ１の第１面Ｓ１ａであった側に、平坦な底面１１１と複数の凸部１１２とが形成される。このようにして、凹凸基板である基板１１０が得られる。なお、予め凹凸形状の形成された凹凸基板を購入等すれば、この凹凸加工を実施する必要はない。
６．誘電体多層膜の形成方法
本実施形態の誘電体多層膜ＤＭＦ１の形成工程について説明する。誘電体多層膜ＤＭＦ１の形成工程は、マスク形成工程と、成膜工程と、マスク除去工程と、を有する。
本実施形態の誘電体多層膜ＤＭＦ１の形成工程について説明する。誘電体多層膜ＤＭＦ１の形成工程は、マスク形成工程と、成膜工程と、マスク除去工程と、を有する。
６−１．マスク形成工程
図７に示すように、基板１１０の底面１１１の上にマスクＭ１を形成する。このとき、基板１１０の複数の凸部１１２には、マスクＭ１は形成されていない。つまり、基板１１０の複数の凸部１１２は、露出している。
図７に示すように、基板１１０の底面１１１の上にマスクＭ１を形成する。このとき、基板１１０の複数の凸部１１２には、マスクＭ１は形成されていない。つまり、基板１１０の複数の凸部１１２は、露出している。
６−２．成膜工程
次に、図８に示すように、複数の凸部１１２の上に誘電体多層膜ＤＭＦ１を形成する。ここで、蒸着やスパッタリング技術を用いて、誘電体多層膜ＤＭＦ１を形成する。これにより、複数の凸部１１２に沿って誘電体多層膜ＤＭＦ１が形成される。また、マスクＭ１の上にも誘電体多層膜ＤＭＦｘが形成される。
次に、図８に示すように、複数の凸部１１２の上に誘電体多層膜ＤＭＦ１を形成する。ここで、蒸着やスパッタリング技術を用いて、誘電体多層膜ＤＭＦ１を形成する。これにより、複数の凸部１１２に沿って誘電体多層膜ＤＭＦ１が形成される。また、マスクＭ１の上にも誘電体多層膜ＤＭＦｘが形成される。
６−３．マスク除去工程
次に、基板１１０の底面１１１の上からマスクＭ１を除去する。つまり、マスクＭ１およびマスクＭ１の上に形成された誘電体多層膜ＤＭＦｘを除去する。そして、図２等に示す誘電体多層膜ＤＭＦ１が形成される。その結果、基板１１０の凸部１１２の上に誘電体多層膜ＤＭＦ１が形成されるとともに、底面１１１が露出している状態になる。
次に、基板１１０の底面１１１の上からマスクＭ１を除去する。つまり、マスクＭ１およびマスクＭ１の上に形成された誘電体多層膜ＤＭＦｘを除去する。そして、図２等に示す誘電体多層膜ＤＭＦ１が形成される。その結果、基板１１０の凸部１１２の上に誘電体多層膜ＤＭＦ１が形成されるとともに、底面１１１が露出している状態になる。
７．半導体発光素子の製造方法
ここで、本実施形態における発光素子１００の製造方法について説明する。本実施形態では、有機金属化学気相成長法（ＭＯＣＶＤ法）により、各半導体層の結晶をエピタキシャル成長させる。半導体層の成長に用いるキャリアガスとして、水素（Ｈ2 ）もしくは窒素（Ｎ2 ）もしくは水素と窒素との混合気体（Ｈ2 ＋Ｎ2 ）が挙げられる。窒素源として、アンモニアガス（ＮＨ3 ）を用いる。Ｇａ源として、トリメチルガリウム（Ｇａ（ＣＨ3 ）3 ：「ＴＭＧ」）を用いる。Ｉｎ源として、トリメチルインジウム（Ｉｎ（ＣＨ3 ）3 ：「ＴＭＩ」）を用いる。Ａｌ源として、トリメチルアルミニウム（Ａｌ（ＣＨ3 ）3 ：「ＴＭＡ」）を用いる。ｎ型ドーパントガスとして、シラン（ＳｉＨ4 ）を用いる。ｐ型ドーパントガスとして、シクロペンタジエニルマグネシウム（Ｍｇ（Ｃ5 Ｈ5 ）2 ）を用いる。
ここで、本実施形態における発光素子１００の製造方法について説明する。本実施形態では、有機金属化学気相成長法（ＭＯＣＶＤ法）により、各半導体層の結晶をエピタキシャル成長させる。半導体層の成長に用いるキャリアガスとして、水素（Ｈ2 ）もしくは窒素（Ｎ2 ）もしくは水素と窒素との混合気体（Ｈ2 ＋Ｎ2 ）が挙げられる。窒素源として、アンモニアガス（ＮＨ3 ）を用いる。Ｇａ源として、トリメチルガリウム（Ｇａ（ＣＨ3 ）3 ：「ＴＭＧ」）を用いる。Ｉｎ源として、トリメチルインジウム（Ｉｎ（ＣＨ3 ）3 ：「ＴＭＩ」）を用いる。Ａｌ源として、トリメチルアルミニウム（Ａｌ（ＣＨ3 ）3 ：「ＴＭＡ」）を用いる。ｎ型ドーパントガスとして、シラン（ＳｉＨ4 ）を用いる。ｐ型ドーパントガスとして、シクロペンタジエニルマグネシウム（Ｍｇ（Ｃ5 Ｈ5 ）2 ）を用いる。
７−１．誘電体多層膜形成工程
この誘電体多層膜形成工程においては、前述したように、マスク形成工程と、誘電体膜形成工程と、マスク除去工程と、を実施する。そして、基板１１０の底面１１１に対して傾斜する傾斜面Ｌ１を備える誘電体多層膜ＤＭＦ１を形成する。
この誘電体多層膜形成工程においては、前述したように、マスク形成工程と、誘電体膜形成工程と、マスク除去工程と、を実施する。そして、基板１１０の底面１１１に対して傾斜する傾斜面Ｌ１を備える誘電体多層膜ＤＭＦ１を形成する。
７−２．バッファ層形成工程
次に、基板１１０の底面１１１の上にバッファ層１２０を形成する。このバッファ層１２０は、底面１１１の上には形成されるが、誘電体多層膜ＤＭＦ１の上には形成されない（図９参照）。そのため、誘電体多層膜ＤＭＦ１に覆われていない基板１１０の底面１１１から、底面１１１に沿うバッファ層１２０を成長させることとなる。
次に、基板１１０の底面１１１の上にバッファ層１２０を形成する。このバッファ層１２０は、底面１１１の上には形成されるが、誘電体多層膜ＤＭＦ１の上には形成されない（図９参照）。そのため、誘電体多層膜ＤＭＦ１に覆われていない基板１１０の底面１１１から、底面１１１に沿うバッファ層１２０を成長させることとなる。
７−３．第１半導体層形成工程（ｎ型半導体層形成工程）
次に、バッファ層１２０の上にｎ型半導体層１３０を形成する。ここでは、ｎ型半導体層１３０を、底面１１１に沿うバッファ層１２０から成長させる。そして、誘電体多層膜ＤＭＦ１の傾斜面Ｌ１を覆うようにｎ型半導体層１３０を成長させる。このときの基板温度は、１０８０℃以上１１４０℃以下の範囲内である。また、適宜、シラン（ＳｉＨ4 ）を供給する。これにより、例えば、ｎ型コンタクト層と、ｎ型超格子層と、を形成する。
次に、バッファ層１２０の上にｎ型半導体層１３０を形成する。ここでは、ｎ型半導体層１３０を、底面１１１に沿うバッファ層１２０から成長させる。そして、誘電体多層膜ＤＭＦ１の傾斜面Ｌ１を覆うようにｎ型半導体層１３０を成長させる。このときの基板温度は、１０８０℃以上１１４０℃以下の範囲内である。また、適宜、シラン（ＳｉＨ4 ）を供給する。これにより、例えば、ｎ型コンタクト層と、ｎ型超格子層と、を形成する。
７−４．発光層形成工程
次に、ｎ型半導体層１３０の上に発光層１４０を形成する。例えば、ＩｎＧａＮ層と、ＧａＮ層と、ＡｌＧａＮ層と、を繰り返し積層する。もちろん、発光層１４０の積層構造は、これ以外の構成であってもよい。このときの基板温度は、例えば、７００℃以上９００℃以下の範囲内である。
次に、ｎ型半導体層１３０の上に発光層１４０を形成する。例えば、ＩｎＧａＮ層と、ＧａＮ層と、ＡｌＧａＮ層と、を繰り返し積層する。もちろん、発光層１４０の積層構造は、これ以外の構成であってもよい。このときの基板温度は、例えば、７００℃以上９００℃以下の範囲内である。
７−５．第２半導体層形成工程（ｐ型半導体層形成工程）
次に、発光層１４０の上にｐ型半導体層１５０を形成する。ドーパントガスとして、例えば、シクロペンタジエニルマグネシウム（Ｍｇ（Ｃ5 Ｈ5 ）2 ）を用いる。例えば、ｐ型超格子層と、ｐ型コンタクト層と、を形成する。ｐ型半導体層１５０を形成後の様子を図９に示す。
次に、発光層１４０の上にｐ型半導体層１５０を形成する。ドーパントガスとして、例えば、シクロペンタジエニルマグネシウム（Ｍｇ（Ｃ5 Ｈ5 ）2 ）を用いる。例えば、ｐ型超格子層と、ｐ型コンタクト層と、を形成する。ｐ型半導体層１５０を形成後の様子を図９に示す。
７−６．電極形成工程
次に、レーザーもしくはエッチングにより、ｐ型半導体層１５０の側から半導体層の一部を抉ってｎ型半導体層１３０を露出させる。そして、その露出箇所に、ｎ電極Ｎ１を形成する。また、ｐ型半導体層１５０の上にｐ電極Ｐ１を形成する。
次に、レーザーもしくはエッチングにより、ｐ型半導体層１５０の側から半導体層の一部を抉ってｎ型半導体層１３０を露出させる。そして、その露出箇所に、ｎ電極Ｎ１を形成する。また、ｐ型半導体層１５０の上にｐ電極Ｐ１を形成する。
７−７．その他の工程
また、上記の工程の他、保護膜で素子を覆う工程や熱処理工程等、その他の工程を実施してもよい。以上により、図１の発光素子１００が製造される。
また、上記の工程の他、保護膜で素子を覆う工程や熱処理工程等、その他の工程を実施してもよい。以上により、図１の発光素子１００が製造される。
８．変形例
８−１．発光素子の種類
本実施形態の発光素子１００は、フリップチップ型の発光素子である。しかし、フェイスアップ型の発光素子に対して、本技術を用いてもよい。
８−１．発光素子の種類
本実施形態の発光素子１００は、フリップチップ型の発光素子である。しかし、フェイスアップ型の発光素子に対して、本技術を用いてもよい。
８−２．導電型
本実施形態では、第１導電型をｎ型とするとともに第２導電型をｐ型とした。しかし、逆にしてもよい。つまり、第１導電型をｐ型とするとともに第２導電型をｎ型としてもよい。
本実施形態では、第１導電型をｎ型とするとともに第２導電型をｐ型とした。しかし、逆にしてもよい。つまり、第１導電型をｐ型とするとともに第２導電型をｎ型としてもよい。
８−３．光取り出し面の粗面化
図１に示す基板１１０の第２面１１０ｂを粗面化してもよい。これにより、光取り出し面である第２面１１０ｂからの光取り出し効率が向上する。
図１に示す基板１１０の第２面１１０ｂを粗面化してもよい。これにより、光取り出し面である第２面１１０ｂからの光取り出し効率が向上する。
８−４．凸部の形状
凸部１１２の形状を、円錐形状とした。しかし、六角錐形状であってもよい。また、凸部１１２は、円錐台形状もしくは六角錐台形状であってもよい。その場合には、誘電体多層膜ＤＭＦ１は、傾斜面Ｌ１と、凸部１１２の頂部に対応する位置にある上端面と、を有することとなる。この場合には、ｎ型半導体層１３０は、バッファ層１２０の上と、傾斜面Ｌ１の上と、その上端面の上と、の上に形成されることとなる。
凸部１１２の形状を、円錐形状とした。しかし、六角錐形状であってもよい。また、凸部１１２は、円錐台形状もしくは六角錐台形状であってもよい。その場合には、誘電体多層膜ＤＭＦ１は、傾斜面Ｌ１と、凸部１１２の頂部に対応する位置にある上端面と、を有することとなる。この場合には、ｎ型半導体層１３０は、バッファ層１２０の上と、傾斜面Ｌ１の上と、その上端面の上と、の上に形成されることとなる。
８−５．基板の種類
本実施形態では、基板１１０としてサファイア基板を用いた。しかし、サファイア基板以外に、ＧａＮ基板、ＧａＡｓ基板、ＳｉＣ基板等、その他の基板を用いてもよい。
本実施形態では、基板１１０としてサファイア基板を用いた。しかし、サファイア基板以外に、ＧａＮ基板、ＧａＡｓ基板、ＳｉＣ基板等、その他の基板を用いてもよい。
９．本実施形態のまとめ
以上詳細に説明したように、本実施形態の発光素子１００は、基板１１０の第１面１１０ａの複数の凸部１１２の上に誘電体多層膜ＤＭＦ１を有する。この誘電体多層膜ＤＭＦ１は、半導体層から基板１１０に向かう光についてはより多く透過させるとともに、基板１１０から半導体層に向かう光についてはより多く反射する。そのため、一旦半導体層から基板１１０に出た光は、再び半導体層に入射するおそれがほとんどない。これにより、光取り出し面から好適に光を取り出すことのできる発光素子１００が実現されている。
以上詳細に説明したように、本実施形態の発光素子１００は、基板１１０の第１面１１０ａの複数の凸部１１２の上に誘電体多層膜ＤＭＦ１を有する。この誘電体多層膜ＤＭＦ１は、半導体層から基板１１０に向かう光についてはより多く透過させるとともに、基板１１０から半導体層に向かう光についてはより多く反射する。そのため、一旦半導体層から基板１１０に出た光は、再び半導体層に入射するおそれがほとんどない。これにより、光取り出し面から好適に光を取り出すことのできる発光素子１００が実現されている。
また、本実施形態の半導体発光素子の製造方法は、誘電体多層膜ＤＭＦ１のない底面１１１から半導体層を成長させる。
なお、以上に説明した実施形態は単なる例示にすぎない。したがって当然に、その要旨を逸脱しない範囲内で種々の改良、変形が可能である。積層体の積層構造については、必ずしも図に示したものに限らない。積層構造や各層の繰り返し回数等、任意に選択してよい。また、半導体層の成長方法は、有機金属気相成長法（ＭＯＣＶＤ法）に限らない。例えば、ハイドライド気相成長法（ＨＶＰＥ）や、その他の液相エピタキシー法等を用いることができる。
（第２の実施形態）
第２の実施形態について説明する。本実施形態の発光素子においては、基板および誘電体多層膜が、第１の実施形態と異なっている。そのため、その異なる基板および誘電体多層膜とこれらの製造方法について説明する。
第２の実施形態について説明する。本実施形態の発光素子においては、基板および誘電体多層膜が、第１の実施形態と異なっている。そのため、その異なる基板および誘電体多層膜とこれらの製造方法について説明する。
１．半導体発光素子
図１０は、本実施形態の発光素子２００の概略構成を示す図である。図１０に示すように、発光素子２００は、基板２１０と、誘電体多層膜ＤＭＦ２と、バッファ層２２０と、ｎ型半導体層１３０と、発光層１４０と、ｐ型半導体層１５０と、ｎ電極Ｎ１と、ｐ電極Ｐ１と、を有している。基板２１０は、第１面２１０ａと、第２面２１０ｂと、を有している。第２面２１０ｂは、光取り出し面である。
図１０は、本実施形態の発光素子２００の概略構成を示す図である。図１０に示すように、発光素子２００は、基板２１０と、誘電体多層膜ＤＭＦ２と、バッファ層２２０と、ｎ型半導体層１３０と、発光層１４０と、ｐ型半導体層１５０と、ｎ電極Ｎ１と、ｐ電極Ｐ１と、を有している。基板２１０は、第１面２１０ａと、第２面２１０ｂと、を有している。第２面２１０ｂは、光取り出し面である。
バッファ層２２０の上には、ｎ型半導体層１３０が形成されている。ｎ型半導体層１３０は、バッファ層２２０と、誘電体多層膜ＤＭＦ２の傾斜面Ｌ２上に形成されている。
２．基板とその周辺の構造
図１１は、基板２１０の周辺を部分的に抜き出して描いた拡大図である。図１１に示すように、基板２１０は、第１面２１０ａを有している。第１面２１０ａは、第１面２１０ａにわたって平坦な平坦面である。つまり、基板２１０は、半導体層側の第１面２１０ａに凹凸加工された凹凸形状を有していない。
図１１は、基板２１０の周辺を部分的に抜き出して描いた拡大図である。図１１に示すように、基板２１０は、第１面２１０ａを有している。第１面２１０ａは、第１面２１０ａにわたって平坦な平坦面である。つまり、基板２１０は、半導体層側の第１面２１０ａに凹凸加工された凹凸形状を有していない。
第１面２１０ａは、第１平坦部２１１と、複数の第２平坦部２１２と、を有している。第１平坦部２１１と、第２平坦部２１２とは、同一平面上にある。第１平坦部２１１は、平坦な第１面２１０ａの一部である。第２平坦部２１２は、平坦な第１面２１０ａの残部である。第１平坦部２１１の上には、バッファ層２２０が形成されている。複数の第２平坦部２１２の上には、複数の誘電体多層膜ＤＭＦ２が形成されている。そのため、バッファ層２２０は、誘電体多層膜ＤＭＦ２の上にはない。
３．誘電体多層膜
複数の誘電体多層膜ＤＭＦ２は、複数の第２平坦部２１２の上に形成されている。複数の誘電体多層膜ＤＭＦ２は、ｎ型半導体層１３０に向かって突出する複数の凸部である。誘電体多層膜ＤＭＦ２は、円錐形状である。
複数の誘電体多層膜ＤＭＦ２は、複数の第２平坦部２１２の上に形成されている。複数の誘電体多層膜ＤＭＦ２は、ｎ型半導体層１３０に向かって突出する複数の凸部である。誘電体多層膜ＤＭＦ２は、円錐形状である。
誘電体多層膜ＤＭＦ２は、傾斜面Ｌ２を有している。傾斜面Ｌ２は、円錐面である。傾斜面Ｌ２は、第１面２１０ａに対して傾斜する傾斜面である。傾斜面Ｌ２が、第１面２１０ａに対してなす角の角度は、４０°以上６０°以下の範囲内である。なお、必ずしもこの数値範囲に限らない。
図１２は、誘電体多層膜ＤＭＦ２の周辺を拡大した拡大図である。誘電体多層膜ＤＭＦ２は、分布ブラッグ反射鏡（ＤＢＲ）である。誘電体多層膜ＤＭＦ２は、誘電体膜ＤＭＦ２ａ、ＤＭＦ２ｂ、ＤＭＦ２ｃ、ＤＭＦ２ｄ、ＤＭＦ２ｅ、ＤＭＦ２ｆ、ＤＭＦ２ｇ、ＤＭＦ２ｈを有している。ここで、誘電体膜ＤＭＦ２ａ、ＤＭＦ２ｃ、ＤＭＦ２ｅ、ＤＭＦ２ｇは、同じ材質から成る膜である。その材質は、例えば、ＴｉＯ2 である。誘電体膜ＤＭＦ２ｂ、ＤＭＦ２ｄ、ＤＭＦ２ｆ、ＤＭＦ２ｈは、同じ材質であるとともに誘電体膜ＤＭＦ２ａ、ＤＭＦ２ｃ、ＤＭＦ２ｅ、ＤＭＦ２ｇと異なる材質から成る膜である。その材質は、例えば、ＳｉＯ2 である。
４．誘電体多層膜の効果
４−１．誘電体多層膜における光の透過および反射
図１３は、発光素子２００における誘電体多層膜ＤＭＦ２の周辺での光の様子を示す概念図である。図１３では、発光素子２００の構成要素のうち、基板２１０と、誘電体多層膜ＤＭＦ２と、発光層１４０とが、抜き出されて描かれている。図１３に示すように、発光層１４０から基板２１０に向かう光ＬＧ４は、誘電体多層膜ＤＭＦ２を透過する。
４−１．誘電体多層膜における光の透過および反射
図１３は、発光素子２００における誘電体多層膜ＤＭＦ２の周辺での光の様子を示す概念図である。図１３では、発光素子２００の構成要素のうち、基板２１０と、誘電体多層膜ＤＭＦ２と、発光層１４０とが、抜き出されて描かれている。図１３に示すように、発光層１４０から基板２１０に向かう光ＬＧ４は、誘電体多層膜ＤＭＦ２を透過する。
また、発光層１４０から基板１１０に向かう光ＬＧ５ａは、一旦は、誘電体多層膜ＤＭＦ２を透過して基板２１０に入射する。そして、第２面２１０ｂで反射した光ＬＧ５ｂは、基板２１０から発光層１４０に向かう。そして、光ＬＧ５ｂは、誘電体多層膜ＤＭＦ２の底面側で反射して、再び第２面１１０ｂに向かう。
また、図４の光ＬＧ３ａのように、誘電体多層膜ＤＭＦ２で２回反射することにより、発光層１４０から基板２１０に入射する光もある。そのため、発光素子２００の発光効率は、高い。
５．基板の準備方法
５−１．基板準備工程
本実施形態の基板２１０を準備する工程について説明する。まず、図１４に示す基板２１０を準備する。基板２１０は、平坦な第１面２１０ａと平坦な第２面２１０ｂとを有する。第１面２１０ａは、第１面２１０ａの全面にわたって平坦な平坦面である。
５−１．基板準備工程
本実施形態の基板２１０を準備する工程について説明する。まず、図１４に示す基板２１０を準備する。基板２１０は、平坦な第１面２１０ａと平坦な第２面２１０ｂとを有する。第１面２１０ａは、第１面２１０ａの全面にわたって平坦な平坦面である。
６．誘電体多層膜の形成方法
６−１．成膜工程
図１５に示すように、基板２１０の第１面２１０ａに誘電体多層膜ＤＭＦ２ｉを形成する。この段階では、基板２１０の第１面２１０ａの全面にわたって一様な誘電体多層膜ＤＭＦ２ｉが形成されている。このとき一様な誘電体多層膜ＤＭＦ２ｉの表面は、平坦である。また、一様な誘電体多層膜ＤＭＦ２ｉの個数は、１個である。
６−１．成膜工程
図１５に示すように、基板２１０の第１面２１０ａに誘電体多層膜ＤＭＦ２ｉを形成する。この段階では、基板２１０の第１面２１０ａの全面にわたって一様な誘電体多層膜ＤＭＦ２ｉが形成されている。このとき一様な誘電体多層膜ＤＭＦ２ｉの表面は、平坦である。また、一様な誘電体多層膜ＤＭＦ２ｉの個数は、１個である。
６−２．レジスト配置工程
次に、図１６に示すように、一様な誘電体多層膜ＤＭＦ２ｉの上に複数のレジストＲ１を形成する。これら複数のレジストＲ１を、複数の誘電体多層膜ＤＭＦ２の形成箇所に対応する位置に配置する。
次に、図１６に示すように、一様な誘電体多層膜ＤＭＦ２ｉの上に複数のレジストＲ１を形成する。これら複数のレジストＲ１を、複数の誘電体多層膜ＤＭＦ２の形成箇所に対応する位置に配置する。
６−３．エッチング工程
次に、基板２１０の一様な誘電体多層膜ＤＭＦ２ｉをエッチングする。これにより、レジストＲ１のない箇所からエッチングが進行する。図１７は、エッチングの途中の状態を示す。図１７では、レジストＲ１が消失しているとともに、傾斜面Ｌ３が形成されている。さらにエッチングが進むと、傾斜面Ｌ３は、傾斜面Ｌ２となる。そして、傾斜面Ｌ２を形成するとともに、一様な誘電体多層膜ＤＭＦ２ｉから複数の誘電体多層膜ＤＭＦ２を形成する。そして、エッチングの進行にともなって、基板２１０の第１面２１０ａが部分的に露出する。この露出箇所が、第１平坦部２１１に相当する。
次に、基板２１０の一様な誘電体多層膜ＤＭＦ２ｉをエッチングする。これにより、レジストＲ１のない箇所からエッチングが進行する。図１７は、エッチングの途中の状態を示す。図１７では、レジストＲ１が消失しているとともに、傾斜面Ｌ３が形成されている。さらにエッチングが進むと、傾斜面Ｌ３は、傾斜面Ｌ２となる。そして、傾斜面Ｌ２を形成するとともに、一様な誘電体多層膜ＤＭＦ２ｉから複数の誘電体多層膜ＤＭＦ２を形成する。そして、エッチングの進行にともなって、基板２１０の第１面２１０ａが部分的に露出する。この露出箇所が、第１平坦部２１１に相当する。
もちろん、図１７の状態でエッチングを終了してもよい。その場合には、誘電体多層膜ＤＭＦ２ｊは、円錐台形状になる。そして、レジストＲ１の形状等と、エッチング時間等とを考慮してエッチングを実施することにより、複数の誘電体多層膜ＤＭＦ２が得られる。
７．半導体発光素子の製造方法
本実施形態の半導体発光素子の製造方法は、第１の実施形態と同様に、基板準備工程と、誘電体多層膜形成工程と、バッファ層形成工程と、第１半導体層形成工程と、発光層形成工程と、ｐ型半導体層形成工程と、電極形成工程と、を有する。
本実施形態の半導体発光素子の製造方法は、第１の実施形態と同様に、基板準備工程と、誘電体多層膜形成工程と、バッファ層形成工程と、第１半導体層形成工程と、発光層形成工程と、ｐ型半導体層形成工程と、電極形成工程と、を有する。
７−１．誘電体多層膜形成工程
前述の基板準備工程で準備した基板２１０に、前述した成膜工程と、レジスト配置工程と、エッチング工程と、を実施することにより、基板２１０の複数の第２平坦部２１２の上に、複数の誘電体多層膜ＤＭＦ２を形成する。そして、エッチングの際に、第１平坦部２１１を露出させる。
前述の基板準備工程で準備した基板２１０に、前述した成膜工程と、レジスト配置工程と、エッチング工程と、を実施することにより、基板２１０の複数の第２平坦部２１２の上に、複数の誘電体多層膜ＤＭＦ２を形成する。そして、エッチングの際に、第１平坦部２１１を露出させる。
７−２．バッファ層形成工程
次に、部分的に露出させた第１平坦部２１１の上にバッファ層２２０を形成する。
次に、部分的に露出させた第１平坦部２１１の上にバッファ層２２０を形成する。
７−３．その後の工程
この後、第１半導体層形成工程と、発光層形成工程と、ｐ型半導体層形成工程と、電極形成工程と、を実施することは、第１の実施形態と同様である。
この後、第１半導体層形成工程と、発光層形成工程と、ｐ型半導体層形成工程と、電極形成工程と、を実施することは、第１の実施形態と同様である。
８．変形例
第１の実施形態の変形例を適宜用いることができる。
第１の実施形態の変形例を適宜用いることができる。
９．本実施形態のまとめ
以上詳細に説明したように、本実施形態の発光素子２００は、基板２１０と、複数の誘電体多層膜ＤＭＦ２と、を有する。誘電体多層膜ＤＭＦ２は、円錐形状の分布ブラッグ反射鏡（ＤＢＲ）である。誘電体多層膜ＤＭＦ２は、半導体層から基板２１０に向かう光についてはより多く透過させるとともに、基板２１０から半導体層に向かう光についてはより多く反射する。そのため、一旦半導体層から基板２１０に出た光は、再び半導体層に入射するおそれがほとんどない。これにより、光取り出し面から好適に光を取り出すことのできる発光素子２００が実現されている。
以上詳細に説明したように、本実施形態の発光素子２００は、基板２１０と、複数の誘電体多層膜ＤＭＦ２と、を有する。誘電体多層膜ＤＭＦ２は、円錐形状の分布ブラッグ反射鏡（ＤＢＲ）である。誘電体多層膜ＤＭＦ２は、半導体層から基板２１０に向かう光についてはより多く透過させるとともに、基板２１０から半導体層に向かう光についてはより多く反射する。そのため、一旦半導体層から基板２１０に出た光は、再び半導体層に入射するおそれがほとんどない。これにより、光取り出し面から好適に光を取り出すことのできる発光素子２００が実現されている。
また、本実施形態の半導体発光素子の製造方法は、誘電体多層膜ＤＭＦ２のない底面２１１から半導体層を成長させる。
なお、以上に説明した実施形態は単なる例示にすぎない。したがって当然に、その要旨を逸脱しない範囲内で種々の改良、変形が可能である。積層体の積層構造については、必ずしも図に示したものに限らない。積層構造や各層の繰り返し回数等、任意に選択してよい。また、半導体層の成長方法は、有機金属気相成長法（ＭＯＣＶＤ法）に限らない。例えば、ハイドライド気相成長法（ＨＶＰＥ）や、その他の液相エピタキシー法等を用いることができる。
１００、２００…発光素子
１１０、２１０…基板
ＤＭＦ１、ＤＭＦ２…誘電体多層膜
１２０、２２０…バッファ層
１３０…ｎ型半導体層
１４０…発光層
１５０…ｐ型半導体層
Ｐ１…ｐ電極
Ｎ１…ｎ電極
Ｌ１、Ｌ２、Ｌ３、Ｋ１…傾斜面
１１０ａ、２１０ａ…第１面
１１０ｂ、２１０ｂ…第２面
１１１…底面
１１２…凸部
１１０、２１０…基板
ＤＭＦ１、ＤＭＦ２…誘電体多層膜
１２０、２２０…バッファ層
１３０…ｎ型半導体層
１４０…発光層
１５０…ｐ型半導体層
Ｐ１…ｐ電極
Ｎ１…ｎ電極
Ｌ１、Ｌ２、Ｌ３、Ｋ１…傾斜面
１１０ａ、２１０ａ…第１面
１１０ｂ、２１０ｂ…第２面
１１１…底面
１１２…凸部
Claims (9)
- 第１面を備える基板と、
前記基板の前記第１面の少なくとも一部の上のバッファ層と、
前記バッファ層の上の第１導電型の第１半導体層と、
前記第１半導体層の上の発光層と、
前記発光層の上の第２導電型の第２半導体層と、
を有するIII 族窒化物半導体発光素子において、
前記基板の前記第１面の側に複数の誘電体多層膜を有し、
前記基板の前記第１面は、
少なくとも平坦面を有し、
前記バッファ層は、
前記平坦面の少なくとも一部の上に形成されており、
前記複数の誘電体多層膜は、
前記平坦面に対して傾斜する傾斜面を有し、
前記第１半導体層は、
前記バッファ層の上および前記複数の誘電体多層膜の前記傾斜面の上に形成されていること
を特徴とするIII 族窒化物半導体発光素子。 - 請求項１に記載のIII 族窒化物半導体発光素子において、
前記基板の前記第１面は、
複数の凸部を有し、
前記複数の誘電体多層膜は、
前記複数の凸部の表面の少なくとも一部を覆っており、
前記基板の前記第１面における前記複数の凸部以外の箇所は、
前記平坦面であること
を特徴とするIII 族窒化物半導体発光素子。 - 請求項１に記載のIII 族窒化物半導体発光素子において、
前記基板の前記第１面は、
前記第１面にわたって平坦な前記平坦面であり、
前記バッファ層は、
前記平坦面の一部の上に形成されており、
前記複数の誘電体多層膜は、
前記平坦面の残部の上に形成されているとともに、
前記第１半導体層に向かって突出する複数の凸部であること
を特徴とするIII 族窒化物半導体発光素子。 - 請求項１から請求項３までのいずれか１項に記載のIII 族窒化物半導体発光素子において、
前記複数の誘電体多層膜は、
複数の分布ブラッグ反射鏡であること
を特徴とするIII 族窒化物半導体発光素子。 - 請求項１から請求項４までのいずれか１項に記載のIII 族窒化物半導体発光素子において、
前記バッファ層は、
前記複数の誘電体多層膜の上にないこと
を特徴とするIII 族窒化物半導体発光素子。 - 請求項１から請求項５までのいずれか１項に記載のIII 族窒化物半導体発光素子において、
前記III 族窒化物半導体発光素子は、
フリップチップ型の発光素子であり、
前記基板は、
粗面化された第２面を有すること
を特徴とするIII 族窒化物半導体発光素子。 - 第１面に少なくとも平坦面を備える基板を準備する基板準備工程と、
前記平坦面の少なくとも一部の上にバッファ層を形成するバッファ層形成工程と、
前記バッファ層の上に第１導電型の第１半導体層を形成する第１半導体層形成工程と、
前記第１半導体層の上に発光層を形成する発光層形成工程と、
前記発光層の上に第２導電型の第２半導体層を形成する第２半導体層形成工程と、
を有するIII 族窒化物半導体発光素子の製造方法において、
前記基板の前記第１面に複数の誘電体多層膜を形成する誘電体多層膜形成工程を有し、
前記誘電体多層膜形成工程では、
前記平坦面に対して傾斜する傾斜面を備える前記複数の誘電体多層膜を形成し、
前記バッファ層形成工程では、
前記誘電体多層膜に覆われていない前記基板の前記平坦面から前記平坦面に沿う前記バッファ層を成長させ、
前記第１半導体層形成工程では、
前記平坦面に沿う前記バッファ層から前記第１半導体層を成長させるとともに、
前記複数の誘電体多層膜の前記傾斜面を覆うように前記第１半導体層を成長させること
を特徴とするIII 族窒化物半導体発光素子の製造方法。 - 請求項７に記載のIII 族窒化物半導体発光素子の製造方法において、
前記基板準備工程では、
前記第１面に前記平坦面と複数の凸部とを備える凹凸基板を準備し、
前記誘電体多層膜形成工程は、
前記平坦面の上にマスクを形成するマスク形成工程と、
前記複数の凸部の上に前記複数の凸部に沿って複数の誘電体多層膜を形成する成膜工程と、
前記平坦面の上から前記マスクを除去するマスク除去工程と、
を有すること
を特徴とするIII 族窒化物半導体発光素子の製造方法。 - 請求項７に記載のIII 族窒化物半導体発光素子の製造方法において、
前記基板準備工程では、
前記第１面にわたって平坦な前記平坦面を備える基板を準備し、
前記誘電体多層膜形成工程は、
前記平坦面に一様な誘電体多層膜を形成する成膜工程と、
前記一様な誘電体多層膜の上にレジストを配置するレジスト配置工程と、
前記一様な誘電体多層膜をエッチングすることにより前記傾斜面を形成するとともに前記一様な誘電体多層膜を前記複数の誘電体多層膜とするとともに前記基板の前記平坦面を部分的に露出させるエッチング工程と、
を有し、
前記バッファ層形成工程では、
部分的に露出させた前記平坦面に前記バッファ層を形成すること
を特徴とするIII 族窒化物半導体発光素子の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014159506A JP2016039168A (ja) | 2014-08-05 | 2014-08-05 | Ｉｉｉ族窒化物半導体発光素子とその製造方法 |
| US14/817,723 US20160043274A1 (en) | 2014-08-05 | 2015-08-04 | Group iii nitride semiconductor light-emitting device and production method therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014159506A JP2016039168A (ja) | 2014-08-05 | 2014-08-05 | Ｉｉｉ族窒化物半導体発光素子とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2016039168A true JP2016039168A (ja) | 2016-03-22 |
Family
ID=55268062
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014159506A Withdrawn JP2016039168A (ja) | 2014-08-05 | 2014-08-05 | Ｉｉｉ族窒化物半導体発光素子とその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20160043274A1 (ja) |
| JP (1) | JP2016039168A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6436694B2 (ja) * | 2014-09-17 | 2018-12-12 | 住友化学株式会社 | 窒化物半導体テンプレートの製造方法 |
| JP6375890B2 (ja) * | 2014-11-18 | 2018-08-22 | 日亜化学工業株式会社 | 窒化物半導体素子及びその製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8796843B1 (en) * | 2009-08-12 | 2014-08-05 | Element Six Technologies Us Corporation | RF and milimeter-wave high-power semiconductor device |
| KR101778287B1 (ko) * | 2010-08-30 | 2017-09-14 | 삼성전자주식회사 | 반도체 메모리 소자 및 그 제조방법 |
| CN102485944A (zh) * | 2010-12-03 | 2012-06-06 | 武汉迪源光电科技有限公司 | 一种具有外延缺陷阻挡层的外延结构 |
| US9287455B2 (en) * | 2011-09-22 | 2016-03-15 | Sensor Electronic Technology, Inc. | Deep ultraviolet light emitting diode |
-
2014
- 2014-08-05 JP JP2014159506A patent/JP2016039168A/ja not_active Withdrawn
-
2015
- 2015-08-04 US US14/817,723 patent/US20160043274A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20160043274A1 (en) | 2016-02-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3219854U (ja) | Ｉｉｉ−ｖ族窒化物半導体エピタキシャルウエハ及びｉｉｉ−ｖ族窒化物半導体デバイス | |
| WO2016192434A1 (zh) | 一种利用化学腐蚀的方法剥离生长衬底的方法 | |
| JP5849215B2 (ja) | 紫外半導体発光素子 | |
| KR101077078B1 (ko) | 질화 갈륨계 화합물 반도체 발광소자 | |
| US8981397B2 (en) | Light-emitting devices on textured substrates | |
| JP2005108982A (ja) | 半導体発光素子 | |
| WO2011016201A1 (ja) | 発光素子および発光装置 | |
| CN102024898B (zh) | 发光二极管及其制造方法 | |
| US7939845B2 (en) | Nitride semiconductor light-emitting device and production method thereof | |
| KR20080061694A (ko) | 다수의 절연층이 적층된 산란 중심을 구비하는 발광 소자제조방법 및 그 발광 소자 | |
| CN104205369A (zh) | 在硅衬底上生长的发光器件 | |
| TW201138151A (en) | Light emitting device, light emitting device package, and lighting system | |
| JP2016039168A (ja) | Ｉｉｉ族窒化物半導体発光素子とその製造方法 | |
| JP5495061B2 (ja) | 半導体発光ダイオード | |
| CN106784217A (zh) | 复合衬底、半导体器件结构及其制备方法 | |
| KR101945791B1 (ko) | 반도체 발광소자의 제조방법 | |
| JP6269362B2 (ja) | Ｉｉｉ族窒化物半導体発光素子とその製造方法 | |
| KR20130071087A (ko) | 질화물계 반도체 발광소자 및 그 제조방법 | |
| JP2013179150A (ja) | 発光ダイオードの製造方法 | |
| JP2017059752A (ja) | 発光装置とその製造方法 | |
| JP2015043468A (ja) | 紫外半導体発光素子 | |
| JP2013016537A (ja) | Ｉｉｉ族窒化物半導体発光素子の製造方法 | |
| US9548417B2 (en) | Epitaxial structure with pattern mask layers for multi-layer epitaxial buffer layer growth | |
| WO2022004146A1 (ja) | 垂直共振器面発光レーザ素子の製造方法及び垂直共振器面発光レーザ素子 | |
| KR101765903B1 (ko) | 발광소자, 그 제조방법 및 발광소자 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160919 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20161101 |