JP2016027585A - 太陽電池 - Google Patents

太陽電池 Download PDF

Info

Publication number
JP2016027585A
JP2016027585A JP2012257152A JP2012257152A JP2016027585A JP 2016027585 A JP2016027585 A JP 2016027585A JP 2012257152 A JP2012257152 A JP 2012257152A JP 2012257152 A JP2012257152 A JP 2012257152A JP 2016027585 A JP2016027585 A JP 2016027585A
Authority
JP
Japan
Prior art keywords
type semiconductor
semiconductor layer
layer
ratio
electrode layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012257152A
Other languages
English (en)
Inventor
橋本　泰宏
Yasuhiro Hashimoto
泰宏 橋本
根上　卓之
Takayuki Negami
卓之 根上
樋口　洋
Hiroshi Higuchi
洋 樋口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2012257152A priority Critical patent/JP2016027585A/ja
Priority to PCT/JP2013/006909 priority patent/WO2014080639A1/ja
Publication of JP2016027585A publication Critical patent/JP2016027585A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type
    • H01L31/0749—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type including a AIBIIICVI compound, e.g. CdS/CulnSe2 [CIS] heterojunction solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/032—Inorganic materials including, apart from doping materials or other impurities, only compounds not provided for in groups H01L31/0272 - H01L31/0312
    • H01L31/0322—Inorganic materials including, apart from doping materials or other impurities, only compounds not provided for in groups H01L31/0272 - H01L31/0312 comprising only AIBIIICVI chalcopyrite compounds, e.g. Cu In Se2, Cu Ga Se2, Cu In Ga Se2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0392—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate
    • H01L31/03926—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate comprising a flexible substrate
    • H01L31/03928—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate comprising a flexible substrate including AIBIIICVI compound, e.g. CIS, CIGS deposited on metal or polymer foils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02485—Other chalcogenide semiconducting materials not being oxides, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02557—Sulfides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02568—Chalcogenide semiconducting materials not being oxides, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/541—CuInSe2 material PV cells

Abstract

【課題】変換効率を大きく低下させることなく低コスト化が可能な太陽電池を提供する。
【解決手段】開示される太陽電池１０は、第１の電極層１２と、第２の電極層１５と、それらの間に配置されたｐ形半導体層１３と、ｐ形半導体層１３と第２の電極層１５との間に配置されたｎ形半導体層１４とを含む。ｐ形半導体層１３は、Ｉｂ、IIIｂ、およびVIｂ族元素を含み、カルコパイライト構造を有する化合物半導体からなる。ｐ形半導体層１３はIIIｂ族元素としてＩｎおよびＧａを含む。ｐ形半導体層１３の厚さは０．５〜０．７μｍの範囲にある。ｐ形半導体層１３におけるＧａ／（Ｇａ＋Ｉｎ）比は、ｎ形半導体層１４側から電極層１２側に向かって増加している。ｎ形半導体層１４側の主面における上記Ｇａ／（Ｇａ＋Ｉｎ）比は０．２２５〜０．３２５の範囲にある。電極層１２側の主面における上記Ｇａ／（Ｇａ＋Ｉｎ）比は０．３７５〜０．５４２の範囲にある。
【選択図】図１

Description

本発明は、太陽電池に関し、より具体的には、光吸収層に化合物半導体層を用いた太陽電池に関する。
Ｃｕ（Ｉｎ，Ｇａ）Ｓｅ2などのカルコパイライト構造を有する化合物半導体を光吸収層に用いた薄膜太陽電池が従来から知られている。以下では、Ｃｕ（Ｉｎ，Ｇａ）Ｓｅ2およびそのＳｅの少なくとも一部をＳ（硫黄）で置き換えたものを総称して「ＣＩＧＳ」という場合がある。
光吸収層であるＣＩＧＳ層のバンドギャップは、ＩｎとＧａとの比を変えることによって変化させることができる。ＣｕＩｎＳｅ2のバンドギャップは１．０２ｅＶであり、ＣｕＧａＳｅ2のバンドギャップは１．６９ｅＶである。そのため、Ｃｕ（Ｉｎ，Ｇａ）Ｓｅ2のバンドギャップは、ＩｎとＧａとの比を変えることによって、１．０２〜１．６９ｅＶの範囲内で変化させることができる。
ＣＩＧＳを光吸収層に用いたＣＩＧＳ太陽電池において、従来から、光吸収層におけるＧａ濃度に勾配をもたせる方法が提案されている（特許文献１および２参照）。Ｇａ濃度に勾配をもたせることによって変換効率を向上できることが、特許文献２の段落［００１０］に記載されている。
特開平１０−１３５４９５号公報 特開２０１０−２２５８２９号公報
現在、太陽電池では、低コスト化が重要な課題となっている。しかし、ＣＩＧＳ太陽電池にはＩｎやＧａといった希少金属が用いられており、低コスト化を妨げている。コストを下げるためには、ＩｎおよびＧａの使用量を少なくする必要があるが、光吸収層であるＣＩＧＳ層を薄くすると変換効率が大きく低下する。
このような状況において、本発明の目的の１つは、変換効率を大きく低下させることなく低コスト化が可能な太陽電池を提供することである。
上記目的を達成するために、本発明は１つの太陽電池を提供する。その太陽電池は、第１の電極層と、第２の電極層と、前記第１の電極層と前記第２の電極層との間に配置されたｐ形半導体層と、前記ｐ形半導体層と前記第２の電極層との間に配置されたｎ形半導体層とを含む太陽電池であって、前記ｐ形半導体層は、Ｉｂ族元素、IIIｂ族元素およびVIｂ族元素を含み、且つ、カルコパイライト構造を有する化合物半導体からなり、前記ｐ形半導体層は、前記IIIｂ族元素としてＩｎおよびＧａを含み、前記ｐ形半導体層の厚さが０．５〜０．７μｍの範囲にあり、前記ｐ形半導体層における（（Ｇａの原子数）／（Ｇａの原子数＋Ｉｎの原子数））の値が、前記ｎ形半導体層側から前記第１の電極層側に向かって増加しており、前記ｎ形半導体層側の主面における前記ｐ形半導体層の（（Ｇａの原子数）／（Ｇａの原子数＋Ｉｎの原子数））の値が０．２２５〜０．３２５の範囲にあり、前記第１の電極層側の主面における前記ｐ形半導体層の（（Ｇａの原子数）／（Ｇａの原子数＋Ｉｎの原子数））の値が０．３７５〜０．５４２の範囲にある。
本発明によれば、変換効率を大きく低下させることなく光吸収層を薄くすることが可能である。そのため、本発明によれば、変換効率を大きく低下させることなく低コスト化が可能な太陽電池が得られる。
本発明の太陽電池の一例を模式的に示す断面図である。 本発明の太陽電池の他の一例を模式的に示す断面図である。 実施例１のシミュレーションで仮定した、ｐ形半導体層におけるＧａ／（Ｇａ＋Ｉｎ）比のプロファイルを示す図である。 実施例１のシミュレーション結果を示す図である。 実施例２のシミュレーションで仮定した、ｐ形半導体層におけるＧａ／（Ｇａ＋Ｉｎ）比のプロファイルの例を示す図である。 実施例２のシミュレーション結果を示す図である。 実施例３で作製したｐ形半導体層におけるＧａ／（Ｇａ＋Ｉｎ）比の測定値を示す図である。 実施例３で作製した太陽電池について、ｎ形半導体層側の主面におけるｐ形半導体層のＧａ／（Ｇａ＋Ｉｎ）比と変換効率との関係を示す図である。 実施例４のシミュレーションで仮定した、ｐ形半導体層におけるＧａ／（Ｇａ＋Ｉｎ）比のプロファイルの例を示す図である。 ２つの主面におけるｐ形半導体層のＧａ／（Ｇａ＋Ｉｎ）比と、変換効率との関係を示す図である。 ｐ形半導体層を厚くしたときの、２つの主面におけるｐ形半導体層のＧａ／（Ｇａ＋Ｉｎ）比と、変換効率との関係を示す図である。
以下では、本発明の実施形態について例を挙げて説明するが、本発明は以下で説明する例に限定されない。
本発明の太陽電池は、第１の電極層と、第２の電極層と、第１の電極層と第２の電極層との間に配置されたｐ形半導体層と、ｐ形半導体層と第２の電極層との間に配置されたｎ形半導体層とを含む。ｐ形半導体層は、Ｉｂ族元素、IIIｂ族元素およびVIｂ族元素を含み、且つ、カルコパイライト構造を有する化合物半導体からなる。ｐ形半導体層は、IIIｂ族元素としてＩｎおよびＧａを含む。また、ｐ形半導体層の厚さは０．５〜０．７μｍの範囲にある。
ｐ形半導体層は、光吸収層として機能する層である。本発明の太陽電池では、ｐ形半導体層における（（Ｇａの原子数）／（Ｇａの原子数＋Ｉｎの原子数））の値が、膜厚方向に変化している。ｐ形半導体層における（（Ｇａの原子数）／（Ｇａの原子数＋Ｉｎの原子数））の値を、以下では、「Ｇａ／（Ｇａ＋Ｉｎ）比」という場合がある。
ｐ形半導体層（光吸収層）におけるＧａ／（Ｇａ＋Ｉｎ）比は、以下の３つの要件を満たす。
（１）ｐ形半導体層におけるＧａ／（Ｇａ＋Ｉｎ）比が、ｎ形半導体層側から第１の電極層側に向かって増加している。
（２）ｎ形半導体層側の主面におけるｐ形半導体層のＧａ／（Ｇａ＋Ｉｎ）比が、０．２２５〜０．３２５の範囲にある。このＧａ／（Ｇａ＋Ｉｎ）比は、０．２２５より大きく、０．３２５未満であってもよい。
（３）第１の電極層側の主面におけるｐ形半導体層のＧａ／（Ｇａ＋Ｉｎ）比が、０．３７５〜０．５４２の範囲にある。このＧａ／（Ｇａ＋Ｉｎ）比は、０．３７５より大きく、０．５４２未満であってもよい。
ｐ形半導体層におけるＧａ／（Ｇａ＋Ｉｎ）比は、ｎ形半導体層側から第１の電極層側に向かって連続的に増加していることが好ましい。たとえば、この比は、ｎ形半導体層側から第１の電極層側に向かって、実質的に直線的に増加していることが好ましい。
上記要件を満たすことによって、本発明の太陽電池では、ｐ形半導体層が薄くても比較的高い変換効率を達成できる。そのため、本発明の太陽電池によれば、高い変換効率と低いコストとを両立させることができる。
なお、ｐ形半導体層以外の部分の構成に特に限定はなく、ＣＩＧＳ太陽電池で用いられる公知の構成を適用してもよい。
ｐ形半導体層（光吸収層）におけるＧａ／（Ｇａ＋Ｉｎ）比は、さらに以下の２つの要件を満たしてもよい。以下の（４）および（５）の範囲は、上記（２）および（３）の範囲をより狭くしたものである。
（４）ｎ形半導体層側の主面におけるｐ形半導体層のＧａ／（Ｇａ＋Ｉｎ）比が、０．２５０〜０．３００の範囲にある。
（５）第１の電極層側の主面におけるｐ形半導体層のＧａ／（Ｇａ＋Ｉｎ）比が、０．４１７〜０．５００の範囲にある。
ｐ形半導体層（光吸収層）を構成するＩｂ族元素はＣｕを含んでもよく、たとえばＣｕであってもよい。また、ｐ形半導体層を構成するVIｂ族元素はＳｅおよびＳから選ばれる少なくとも１つの元素であってもよい。この場合のｐ形半導体層の例には、Ｃｕ（Ｉｎ，Ｇａ）Ｓｅ2やＣｕ（Ｉｎ，Ｇａ）（Ｓｅ，Ｓ）2で表されるＣＩＧＳ層が含まれる。
ｐ形半導体層における（（Ｇａの原子数）／（IIIｂ族元素の原子数））の値は、ｎ形半導体層側から第１の電極層側に向かって増加していてもよい。好ましい例では、当該値が、ｎ形半導体層側から第１の電極層側に向かって連続的または直線的に増加している。ＩｎおよびＧａ以外のIIIｂ族元素の例には、Ａｌが含まれる。
以下、図面を参照しながら本発明の実施形態の例について説明する。なお、図面を用いた説明において、同様の部材には同一の符号を付して重複する説明を省略する場合がある。
（本発明の太陽電池の一例）
本発明の太陽電池の一例の断面図を図１に示す。なお、以下では、第２の電極層側から入射する光によって発電する太陽電池について説明するが、本発明の太陽電池はこれに限定されない。
図１に示す太陽電池１０は、基板１１、第１の電極層１２、第２の電極層１５、第１の電極層１２と第２の電極層１５との間に配置されたｐ形半導体層１３、第２の電極層１５とｐ形半導体層１３との間に配置されたｎ形半導体層１４、ならびに、取り出し電極１６および１７を含む。第１の電極層１２、ｐ形半導体層１３、ｎ形半導体層１４、および第２の電極層１５は、基板１１上にこの順に積層されている。
ｎ形半導体層１４は、光吸収層であるｐ形半導体層１３とｐ−ｎ接合を形成できる半導体層である。ｎ形半導体層１４は、通常、窓層として機能する。
ｐ形半導体層１３は光吸収層として機能する。太陽電池１０では、第２の電極層１５側から入射する光によって光起電力が発生する。発生した光起電力は、第１の電極層１２に電気的に接続された取り出し電極１６と、第２の電極層１５に電気的に接続された取り出し電極１７とを介して外部に伝達することができる。
ｐ形半導体層１３は、第１の電極層１２の上方（光入射側）に配置されている。ｐ形半導体層１３は、Ｉｂ族元素、IIIｂ族元素であるＩｎおよびＧａ、ならびにVIｂ族元素を含み、且つ、カルコパイライト（ｃｈａｌｃｏｐｙｒｉｔｅ）と同様の結晶構造（カルコパイライト構造）を有する化合物半導体からなる。なお、本明細書における元素の族表示は、ＩＵＰＡＣ（１９７０）の規定に基づいている。ＩＵＰＡＣ（１９８９）の規定に基づけば、上記Ｉｂ族元素は１１族に、上記IIIｂ族元素は１３族に、上記VIｂ族元素は１６族に該当する。
Ｉｂ族元素には、たとえばＣｕ（銅）を用いることができる。VIｂ族元素には、たとえば、Ｓｅ（セレン）およびＳ（硫黄）から選ばれる少なくとも１つの元素を用いることができる。好ましい一例では、Ｉｂ族元素がＣｕであり、IIIｂ族元素がＩｎおよびＧａであり、VIｂ族元素がＳｅおよびＳから選ばれる少なくとも１つの元素である。具体的には、Ｃｕ（Ｉｎ，Ｇａ）Ｓｅ2やＣｕ（Ｉｎ，Ｇａ）（Ｓｅ，Ｓ）2などを用いてｐ形半導体層１３を形成できる。ｐ形半導体層１３の厚さは、０．５μｍ〜０．７μｍの範囲にある。
ｐ形半導体層１３において、（（Ｇａの原子数）／（Ｇａの原子数＋Ｉｎの原子数））の値（すなわち、Ｇａ／（Ｇａ＋Ｉｎ）比）が、ｎ形半導体層１４側から第１の電極層１２側に向かって増加している。換言すれば、ｐ形半導体層１３のバンドギャップは、ｎ形半導体層１４側から第１の電極層１２側に向かって増加している。好ましい一例では、Ｇａ／（Ｇａ＋Ｉｎ）比（別の観点では、バンドギャップ）は、ｎ形半導体層１４側から第１の電極層１２側に向かって直線的に増加している。
また、ｎ形半導体層１４側の主面におけるｐ形半導体層１３のＧａ／（Ｇａ＋Ｉｎ）比は、０．２２５〜０．３２５の範囲にある。また、第１の電極層１２側の主面におけｐ形半導体層１３のＧａ／（Ｇａ＋Ｉｎ）比は、０．３７５〜０．５４２の範囲にある。なお、ｎ形半導体層１４側の主面とは、ｐ形半導体層１３の２つの主面のうちｎ形半導体層１４側の主面を意味する。また、第１の電極層１２側の主面とは、ｐ形半導体層１３の２つの主面のうち第１の電極層１２側の主面を意味する。
上記構成を有する太陽電池１０によれば、光吸収層の厚さが０．５μｍ〜０．７μｍと薄い場合でも、高い変換効率を達成できる。
好ましい一例では、ｎ形半導体層１４側の主面におけるｐ形半導体層１３のＧａ／（Ｇａ＋Ｉｎ）比が０．２５０〜０．３００の範囲にあり、且つ、第１の電極層１２側の主面におけるｐ形半導体層１３のＧａ／（Ｇａ＋Ｉｎ）比が０．４１７〜０．５００の範囲にある。
図１に示す太陽電池１０では、第１の電極層１２、ｐ形半導体層１３およびｎ形半導体層１４が隣接して配置されている。このような太陽電池１０では、ｐ形半導体層１３のうちｎ形半導体層１４に隣接している部分のＧａ／（Ｇａ＋Ｉｎ）比が０．２２５〜０．３２５の範囲にあり、ｐ形半導体層１３のうち第１の電極層１２に隣接している部分のＧａ／（Ｇａ＋Ｉｎ）比が０．３７５〜０．５４２の範囲にある、ということも可能である。
同様に、太陽電池１０における好ましい一例では、ｐ形半導体層１３のうちｎ形半導体層１４に隣接している部分のＧａ／（Ｇａ＋Ｉｎ）比が０．２５０〜０．３００の範囲にあり、ｐ形半導体層１３のうち第１の電極層１２に隣接している部分のＧａ／（Ｇａ＋Ｉｎ）比が０．４１７〜０．５００の範囲にある、ということも可能である。
上述したＧａ／（Ｇａ＋Ｉｎ）比は、ｐ形半導体層１３の組成を、その膜厚方向に変化させることによって実現できる。より具体的には、ｐ形半導体層１３中のＧａおよびＩｎの濃度を、その膜厚方向に変化させることによって実現できる。
なお、ｐ形半導体層１３の（（Ｇａの原子数）／（Ｇａの原子数＋Ｉｎの原子数））の値は、（（Ｇａの原子数）／（IIIｂ族元素の原子数））の値として読み替えることが可能である。Ｇａ／（Ｇａ＋Ｉｎ）比について説明したように（Ｇａの原子数）／（IIIｂ族元素の原子数）の値を変化させることによって、光吸収層の厚さが０．５μｍ〜０．７μｍと薄い場合でも、高い変換効率を達成できる。
ＩｎおよびＧａを含むｐ形半導体層１３（たとえばＣｕ（Ｉｎ，Ｇａ）Ｓｅ2）において、Ｇａ／（Ｇａ＋Ｉｎ）比が０．２２５〜０．３２５の範囲にあるｐ形半導体層１３のバンドギャップは、１．１５〜１．２１ｅＶの範囲にある。また、Ｇａ／（Ｇａ＋Ｉｎ）比が０．３７５〜０．５４２の範囲にあるｐ形半導体層１３のバンドギャップは、１．２５〜１．３６ｅＶの範囲にある。
ＩｎおよびＧａを含むｐ形半導体層１３（たとえばＣｕ（Ｉｎ，Ｇａ）Ｓｅ2）において、Ｇａ／（Ｇａ＋Ｉｎ）比が０．２５０〜０．３００の範囲にあるｐ形半導体層１３のバンドギャップは、１．１７〜１．２０ｅＶの範囲にある。また、Ｇａ／（Ｇａ＋Ｉｎ）比が０．４１７〜０．５００の範囲にあるｐ形半導体層１３のバンドギャップは、１．２７〜１．３３ｅＶの範囲にある。
本発明の太陽電池におけるその他の層について以下に説明する。
基板１１に用いる材料は特に限定されず、太陽電池に一般的に用いられる材料であればよい。たとえば、ガラス基板、ポリイミド基板などの非金属材料からなる基板の他、デュラルミンなどのアルミニウム合金基板、ステンレス基板などの金属材料からなる基板などを用いればよい。なお、本発明の太陽電池が、直列接続された複数のユニットセルを基板１１上に形成する集積形太陽電池である場合には、少なくとも基板１１の表面が絶縁性である必要がある。このため、導電性の基板（たとえば、ステンレス基板）を用いる場合には、基板の表面に絶縁層を形成するか、基板の表面を絶縁化する処理を行う必要がある。
第１の電極層１２に用いる材料は、導電性を有する限り特に限定されない。たとえば、体積抵抗率が６×１０6Ω・ｃｍ以下の金属や半導体などを用いてもよい。具体的には、たとえばＭｏ（モリブデン）を用いることができる。第１の電極層１２の形状は特に限定されず、太陽電池１０の電極層に求められる形状を採用できる。その他の層の形状についても同様である。第１の電極層１２の厚さは、たとえば０．１μｍ〜１μｍ程度の範囲としてもよい。
ｎ形半導体層１４に用いる材料は、ｐ形半導体層１３とｐ−ｎ接合を形成できる材料である限り特に限定されず、たとえば、ＣｄＳや、Ｚｎを含む化合物を用いてもよい。本発明の太陽電池では、ｎ形半導体層１４が複数のｎ形半導体層からなるものであってもよい。ｎ形半導体層１４が、ｎ形半導体層１４ａおよび１４ｂからなる場合の一例の太陽電池１０ａの断面図を、図２に示す。
ｎ形半導体層１４ａは、ＣｄＳ、Ｚｎ（Ｏ，Ｓ）、ＺｎＭｇＯなどで形成してもよい。ｎ形半導体層１４ｂは、ｎ形半導体層１４ａとは異なる材料で形成でき、たとえば、ＺｎＯまたはＺｎＯを含む材料を用いて形成してもよい。ｎ形半導体層１４ａおよびｎ形半導体層１４ｂの厚さは、それぞれ、たとえば、５ｎｍ〜２００ｎｍの範囲、および、５０ｎｍ〜２００ｎｍの範囲としてもおい。なお、ｎ形半導体層１４ｂは省略が可能である。
光入射側にある第２の電極層１５は、たとえば、透光性を有する導電性材料で形成できる。ここでいう「透光性」とは、太陽電池１０の発電に寄与する光に対する透光性であればよい。たとえば、電極層１５として、インジウム・スズ酸化物（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ：ＩＴＯ）かなる層や、ＺｎＯや、IIIｂ族元素（ＡｌやＧａなど）をドープしたＺｎＯからなる層や、それらの積層膜を用いることができる。第２の電極層１５の厚さは、たとえば、０．１〜０．６μｍ程度の範囲としてもよい。
取り出し電極１６および１７に用いる材料は特に限定されず、太陽電池の取り出し電極に一般的に用いられる材料であればよい。たとえば、ＮｉＣｒ、Ａｇ、Ａｕ、Ａｌなどを用いてもよい。
図１に示す太陽電池１０では、第１の電極層１２、ｐ形半導体層１３、ｎ形半導体層１４および第２の電極層１５が基板１１の上に配置されている。しかし、本発明の太陽電池では基板１１は必ずしも必要ではなく、必要に応じて省略できる。取り出し電極１６および１７も、基板１１と同様に、必要に応じて省略できる。また、本発明の太陽電池では、上述した各層の間に、必要に応じて任意の層を配置してもよい。
（本発明の太陽電池の製造方法の一例）
本発明の太陽電池の製造方法の一例について以下に説明する。ｐ形半導体層１３以外の層は、太陽電池の製造に一般的に用いられている手法によって製造できる。基板１１上に第１の電極層１２を形成するためには、たとえば、スパッタリング法や蒸着法などを用いることができる。ｐ形半導体層１３上へｎ形半導体層１４（たとえばｎ形半導体層１４ａおよび１４ｂ）を形成するためには、たとえば、スパッタリング法を用いてもよい。第２の電極層１５の形成には、たとえば、スパッタリング法を用いてもよい。取り出し電極１６および１７を形成する方法は、各取り出し電極が各電極層と電気的に接続できる限り特に限定されず、一般的な方法を用いてもよい。
第１の電極層１２上へのｐ形半導体層１３の形成には、たとえば、蒸着法、より具体的には多元蒸着法などを用いればよい。多元蒸着法とは、複数の蒸着源を用いた蒸着法である。たとえば、Ｃｕ（Ｉｎ，Ｇａ）Ｓｅ2からなるｐ形半導体層１３を形成する場合の一例では、Ｃｕ蒸着源と、Ｉｎ蒸着源と、Ｇａ蒸着源と、Ｓｅ蒸着源との４種類の蒸着源を用いてもよい。この場合の一例では、Ｇａ蒸着源へ印加するエネルギーを制御し、他の原子に対するＧａ原子の熱拡散のスピードを制御することによって、Ｇａの原子数比が膜厚方向に変化したｐ形半導体層１３を形成できる。また、スパッタリング法や蒸着法などによって第１の電極層１２上に予めＧａ層を形成し、そのＧａ層上にさらにＣｕ（Ｉｎ，Ｇａ）Ｓｅ2層を形成し、その後に熱処理してＧａ原子を拡散させる方法でも、Ｇａの原子数比が膜厚方向に変化したｐ形半導体層１３を形成できる。ＡｌやＩｎの原子数比が膜厚方向に変化したｐ形半導体層１３を形成する場合でも、同様の方法（上記方法におけるＧａの一部をＡｌやＩｎに置き換えた方法）を用いればよい。なお、ｐ形半導体層１３の形成方法は、上記の例に限定されず、上述したｐ形半導体層１３の構成を実現できる方法であればよい。
以下では、実施例によって本発明をさらに詳細に説明するが、本発明は以下の実施例に限定されない。
（実施例１）
実施例１では、Ｃｕ（Ｉｎ，Ｇａ）Ｓｅ2からなるｐ形半導体層１３の膜厚方向におけるＧａの濃度と、変換効率との関係についてシミュレーションを行った。
まず、シミュレーションに用いた太陽電池のモデルについて説明する。太陽電池のモデルとして、図２に示す太陽電池１０ａを用いた。より具体的には、表１に示す条件でシミュレーションを行った。
Figure 2016027585
ｐ形半導体層１３のバンドプロファイルは、Ｃｕ（Ｉｎ，Ｇａ）Ｓｅ2からなるｐ形半導体層１３におけるＧａ／（Ｇａ＋Ｉｎ）比を変化させることによって制御した。以下では、ｎ形半導体層１４側の主面におけるｐ形半導体層１３のＧａ／（Ｇａ＋Ｉｎ）比を「Ｇ１」といい、第１の電極層１２側の主面におけるＧａ／（Ｇａ＋Ｉｎ）比を「Ｇ２」という場合がある。
実施例１で用いたシミュレーションを行ったＧａ濃度のプロファイルを、図３に示す。このシミュレーションでは、ｐ形半導体層１３の中間点におけるＧａ／（Ｇａ＋Ｉｎ）比を０．３６に固定し、Ｇ２を０．４５に固定した。また、Ｇ１を０．１７〜０．４１の範囲で変化させた。そして、ｎ形半導体層１４と中間点との間、および中間点と第１の電極層１２との間においてＧａ／（Ｇａ＋Ｉｎ）比が直線的に変化するという条件で変換効率を算出した。なお、Ｇ１が０．２７の場合、ｐ形半導体層１３におけるＧａ／（Ｇａ＋Ｉｎ）比は、ｎ形半導体層１４と第１の電極層１２との間で直線的に変化する。また、Ｇ２が０．３６の場合、中間点からｎ形半導体層１４までＧａ／（Ｇａ＋Ｉｎ）比は一定（０．３６）となる。
シミュレーション結果を図４に示す。ｐ形半導体層１３におけるＧａ／（Ｇａ＋Ｉｎ）比が、ｎ形半導体層１４側から第１の電極層１２側に向かって直線的に増加するときに、変換効率が最も高かった。また、直線的でなくても、ｎ形半導体層１４側から第１の電極層１２側に向かってＧａ／（Ｇａ＋Ｉｎ）比がほぼ直線的に増加する場合には、高い変換効率が達成された。
（実施例２）
実施例２では、ｐ形半導体層１３のＧａ／（Ｇａ＋Ｉｎ）比が膜厚方向に直線的に変化する場合についてシミュレーションを行った。このシミュレーションでは、第１の電極層１２側の主面におけるＧａ／（Ｇａ＋Ｉｎ）比であるＧ２を、０．４５に固定した。一方、ｎ形半導体層１４側の主面におけるｐ形半導体層１３のＧａ／（Ｇａ＋Ｉｎ）比であるＧ１を０〜０．４５の範囲で変化させた。シミュレーションされたＧａ／（Ｇａ＋Ｉｎ）比のプロファイルの例として、Ｇ１が０、０．２７および０．４５の場合におけるＧａ／（Ｇａ＋Ｉｎ）比のプロファイルを図５に示す。なお、このシミュレーションにおいて、ｐ形半導体層１３、ｎ形半導体層１４ａ、ｎ形半導体層１４ｂ、および第２の電極層１５には、実施例１と同様に、表１に示す物性を仮定した。
シミュレーション結果を図６に示す。シミュレーション結果から、Ｇ１が０．２７のとき太陽電池特性が最大となることが分かった。すなわち、Ｇ１とＧ２との比には最適値があり、その値は、Ｇ１／Ｇ２＝０．２７／０．４５＝０．６であった。また、実施例２のシミュレーションにおいて、Ｇａ／（Ｇａ＋Ｉｎ）比の傾きの最適値は、（０．４５−０．２７）／０．６＝０．３μｍ-1であった。
（実施例３）
実施例１のシミュレーション結果を検証するために、ｐ形半導体層１３におけるＧａ／（Ｇａ＋Ｉｎ）比のプロファイルが異なる２つの太陽電池を作製して評価した。
初めに、基板として厚さ１．１ｍｍのソーダライムガラス基板を用意した。このソーダライムガラス基板を洗剤で洗浄したのち純水ですすぐことによって、基板を洗浄した。次に、このソーダライムガラス基板上に、８００ｎｍの厚さのＭｏ膜（第１の電極層１２）を形成した。Ｍｏ膜は、Ａｒガス中においてＭｏをターゲットとした直流スパッタ法（ＤＣスパッタ法）によって形成した。スパッタ時の圧力は０．３Ｐａとした。
次に、Ｍｏ膜上にＣｕ（Ｉｎ，Ｇａ）Ｓｅ2層（ｐ形半導体層１３）を形成した。Ｃｕ（Ｉｎ，Ｇａ）Ｓｅ2層は、Ｃｕ、Ｉｎ、Ｇａ、およびＳｅを１種類ずつ入れた４つのクヌーセンセルを備えた蒸着装置で形成した。Ｃｕ（Ｉｎ，Ｇａ）Ｓｅ2膜は、３段階法で形成した。具体的には、１段階目として、基板温度４００℃でＩｎとＧａとＳｅとを蒸着した。次に、２段階目として、（Ｃｕの原子数）／（Ｇａの原子数＋Ｉｎの原子数）＝１．３となるまでＣｕとＳｅとを蒸着した。次に、３段階目として、（Ｃｕの原子数）／（Ｇａの原子数＋Ｉｎの原子数）＝０．９となるまで、ＩｎとＧａとＳｅとを蒸着した。Ｃｕ（Ｉｎ，Ｇａ）Ｓｅ2層の膜厚は蒸着時間によって変えることができ、膜厚が０．６μｍになるように蒸着時間を調節した。
３段階法では、１段階目と３段階目のＧａセルの温度を変えることによって、ｐ形半導体層１３中のＧａ／（Ｇａ＋Ｉｎ）比を膜厚方向に変えることができる。たとえば、１段階目のＧａセルの温度よりも３段階目のＧａセルの温度を下げることによって、第１の電極層１２側の主面におけるＧａ／（Ｇａ＋Ｉｎ）比が大きく、ｎ形半導体層１４側の主面におけるＧａ／（Ｇａ＋Ｉｎ）比が小さい傾斜構造を形成できる。実施例３では、１段階目のＧａセルの温度を９２８℃に固定し、３段階目のＧａセルの温度を８４８〜９２８℃の範囲で変化させることによって、Ｇａ／（Ｇａ＋Ｉｎ）比を膜厚方向に変化させた。具体的には、３段階目のＧａセルの温度を、後述する表２の温度とした。
次に、化学析出法によってＣｄＳ膜（ｎ形半導体層１４ａ）を形成した。具体的には、まず、酢酸カドミウム（Ｃｄ（ＣＨ3ＣＯＯ）2）、チオ尿素（ＮＨ2ＣＳＮＨ2）、酢酸アンモニウム（ＣＨ3ＣＯＯＮＨ4）およびアンモニアを含有する溶液を用意した。溶液中の酢酸カドミウムの濃度は０．００１ｍｏｌ／Ｌ、チオ尿素の濃度は０．００５ｍｏｌ／Ｌ、酢酸アンモニウムの濃度は０．０１ｍｏｌ／Ｌ、アンモニアの濃度は０．４ｍｏｌ／Ｌとした。この溶液を入れた容器を８５℃に保った温水槽に静置した。Ｃｕ（Ｉｎ，Ｇａ）Ｓｅ2層上にＣｄＳ膜を形成するために、Ｃｕ（Ｉｎ，Ｇａ）Ｓｅ2層が形成された基板をこの溶液の中に入れた。１５分間の処理によって、約１００ｎｍの膜厚を有するＣｄＳ膜が形成された。
さらに、ＺｎＯターゲットを用いたスパッタリング法によって、ＺｎＯ膜（ｎ形半導体層１４ｂ：膜厚１００ｎｍ）をＣｄＳ膜上に形成した。スパッタリングは、アルゴンガス圧が２．６６Ｐａ（２×１０-2Ｔｏｒｒ）、ＺｎＯターゲットに加えた高周波パワーが５０Ｗの条件で行った。
さらに、透明導電膜であるＺｎＯ：Ａｌ（第２の電極層１５：膜厚１００ｎｍ）をＺｎＯ：Ａｌターゲットを用いたスパッタリング法によって形成した。具体的には、アルゴンガス圧１．０６４Ｐａ（８×１０-3Ｔｏｒｒ）、高周波パワー５０Ｗの条件によって形成した。その後、熱蒸着法によってＡｌ膜からなる取り出し電極を形成した。このようにして、３段階目のＧａセルの温度を変えて複数の太陽電池を作製した。
作製したｐ形半導体層１３について、ＳＩＭＳ分析（Secondary Ion Mass Spectrometry、二次イオン質量分析法）を行った。３段階目のＧａセルの温度を９０８℃としたときのＧａ／（Ｇａ＋Ｉｎ）比の測定結果を図７の点線（ａ）に示す。また、第３段階目のＧａセルの温度を８８８℃としたときのＧａ／（Ｇａ＋Ｉｎ）比の測定結果を図７の線（ｂ）に示す。図７に示すように、実施例１でシミュレーションした傾斜構造（図３参照）が形成された。図７の線（ｂ）で示されるｐ形半導体層１３では、ｎ形半導体層１４側から第１の電極層１２側に向かって、Ｇａ／（Ｇａ＋Ｉｎ）比がほぼ直線的に増加している。
表２に、３段階目のＧａセルの温度と、ｎ形半導体層１４側の主面におけるＧａ／（Ｇａ＋Ｉｎ）比（すなわちＧ１の値）の実測値との関係を示す。
Figure 2016027585
上述した方法で作製された太陽電池に、ＡＭ（Air Mass）１．５、１００ｍＷ／ｃｍ2の疑似太陽光を照射して変換効率を測定した。測定結果を図８に示す。図８の測定結果は、実施例１のシミュレーションで仮定したＧａ／（Ｇａ＋Ｉｎ）比のプロファイル（図３参照）の実験結果に対応する。実測値では、Ｇ１の値が０．２７のときに変換効率がピークとなった。この結果は、実施例１のシミュレーションの結果（図４参照）と一致した。これらの結果は、ｐ形半導体層１３のＧａ／（Ｇａ＋Ｉｎ）比が、ｎ形半導体層１４側から第１の電極層１２側に向かって直線状に増加する方が高い変換効率が達成されることを示している。
（実施例４）
実施例４では、ｎ形半導体層１４側の主面におけるＧａ／（Ｇａ＋Ｉｎ）比、および第１の電極層１２側の主面におけるＧａ／（Ｇａ＋Ｉｎ）比を変化させてシミュレーションを行い、変換効率を算出した。上記実施例の結果を考慮して、実施例４では、ｐ形半導体層１３におけるＧａ／（Ｇａ＋Ｉｎ）比を、膜厚方向に直線状に変化させた。なお、このシミュレーションにおいて、ｐ形半導体層１３、ｎ形半導体層１４ａ、ｎ形半導体層１４ｂ、および第２の電極層１５には、以下の表３に示す物性を仮定した。
Figure 2016027585
実施例４では、ｎ形半導体層１４側の主面におけるＧａ／（Ｇａ＋Ｉｎ）比（すなわちＧ１の値）を０．１５０〜０．４００の範囲で変化させ、第１の電極層１２側の主面におけるＧａ／（Ｇａ＋Ｉｎ）比（すなわちＧ２の値）を０．２５０〜０．６６７の範囲で変化させた。また、ｐ形半導体層１３の膜厚は、０．５〜０．７μｍの範囲で変化させた。設定したＧ１およびＧ２の値、およびそのときのＧａ／（Ｇａ＋Ｉｎ）比の傾きを表４に示す。
Figure 2016027585
シミュレーションしたプロファイルの２つの例（表４の番号１および１１）を、図９に示す。また、変換効率の計算結果を図１０に示す。
図１０に示すように、ｐ形半導体層１３の膜厚によらず、Ｇ１の値が０．２７５でＧ２の値が０．４５８の場合に変換効率が最大となった。また、表１０に示すように、ｐ形半導体層１３の厚さが０．５〜０．７μｍの範囲にある場合、以下の条件を満たすことによって高い変換効率が達成されることが分かった。
（１）ｐ形半導体層１３におけるＧａ／（Ｇａ＋Ｉｎ）比が、ｎ形半導体層１４側から第１の電極層１２側に向かって増加している。
（２）Ｇ１の値が０．２２５〜０．３２５の範囲（たとえば０．２２５より大きく０．３２５未満の範囲）にある。
（３）Ｇ２の値が０．３７５〜０．５４２の範囲（たとえば０．３７５より大きく０．５４２未満の範囲）にある。
また、上記（１）の要件に加えて、以下の要件を満たす場合に変換効率が特に高くなった。
（４）Ｇ１の値が０．２５０〜０．３００の範囲にある。
（５）Ｇ２の値が０．４１７〜０．５００の範囲にある。
別の観点では、図１０および表４に示すように、上記（１）および（２）の要件に加えて、以下の要件を満たす場合に変換効率が高くなった。
（６）ｐ形半導体層１３におけるＧａ／（Ｇａ＋Ｉｎ）比の傾きが０．２１４〜０．４３４μｍ-1の範囲にある。
また、別の観点では、図１０および表４に示すように、上記（１）および（４）の要件に加えて、以下の要件を満たす場合に変換効率が特に高くなった。
（７）ｐ形半導体層１３におけるＧａ／（Ｇａ＋Ｉｎ）比の傾きが０．２３９〜０．４００μｍ-1の範囲にある。
比較例として、ｐ形半導体層１３の膜厚を、ＣＩＧＳ太陽電池の光吸収層の一般的な厚さである１．８μｍとして変換効率のシミュレーションを行った。シミュレーションは、ｐ形半導体層１３の膜厚を除いて上記実施例４のシミュレーションと同じ条件で行った。計算結果を図１１に示す。ｐ形半導体層１３の膜厚が０．５〜０．７μｍの場合とは異なり、Ｇ１の値が０．３２５でＧ２の値が０．５４２の時に変換効率が最大となった。
図１０および図１１の結果は、Ｉｂ族元素とIIIｂ族元素とVIｂ族元素とを含む化合物半導体層を光吸収層として用いる場合、その厚さを一般的な厚さよりも薄くすると、光吸収層のＧａ／（Ｇａ＋Ｉｎ）比の分布の最適値が変化することを示している。この新たな知見に基づき、本発明は、光吸収層が薄い場合に高い変換効率が得られるように光吸収層のＧａ／（Ｇａ＋Ｉｎ）比のプロファイルを決定している。
本発明は、太陽電池に利用できる。本発明によれば、薄い光吸収層でも比較的高い変換効率を達成できるため、結果として、太陽電池の低コスト化を達成できる。本発明の太陽電池は、一般家庭、工場、太陽光発電施設、自動車、自転車、携帯型端末、携帯型コンピューターなどのエネルギー源として有用である。
１０、１０ａ 太陽電池
１１ 基板
１２ 第１の電極層
１３ ｐ形半導体層
１４、１４ａ、１４ｂ ｎ形半導体層
１５ 第２の電極層
１７、１８ 取り出し電極

Claims (3)

  1. 第１の電極層と、第２の電極層と、前記第１の電極層と前記第２の電極層との間に配置されたｐ形半導体層と、前記ｐ形半導体層と前記第２の電極層との間に配置されたｎ形半導体層とを含む太陽電池であって、
    前記ｐ形半導体層は、Ｉｂ族元素、IIIｂ族元素およびVIｂ族元素を含み、且つ、カルコパイライト構造を有する化合物半導体からなり、
    前記ｐ形半導体層は、前記IIIｂ族元素としてＩｎおよびＧａを含み、
    前記ｐ形半導体層の厚さが０．５〜０．７μｍの範囲にあり、
    前記ｐ形半導体層における（（Ｇａの原子数）／（Ｇａの原子数＋Ｉｎの原子数））の値が、前記ｎ形半導体層側から前記第１の電極層側に向かって増加しており、
    前記ｎ形半導体層側の主面における前記ｐ形半導体層の（（Ｇａの原子数）／（Ｇａの原子数＋Ｉｎの原子数））の値が０．２２５〜０．３２５の範囲にあり、
    前記第１の電極層側の主面における前記ｐ形半導体層の（（Ｇａの原子数）／（Ｇａの原子数＋Ｉｎの原子数））の値が０．３７５〜０．５４２の範囲にある太陽電池。
  2. 前記ｎ形半導体層側の主面における前記ｐ形半導体層の（（Ｇａの原子数）／（Ｇａの原子数＋Ｉｎの原子数））の値が０．２５０〜０．３００の範囲にあり、
    前記第１の電極層側の主面における前記ｐ形半導体層の（（Ｇａの原子数）／（Ｇａの原子数＋Ｉｎの原子数））の値が、０．４１７〜０．５００の範囲にある、請求項１に記載の太陽電池。
  3. 前記Ｉｂ族元素がＣｕであり、
    前記VIｂ族元素がＳｅおよびＳから選ばれる少なくとも１つの元素である、請求項１または２に記載の太陽電池。
JP2012257152A 2012-11-26 2012-11-26 太陽電池 Pending JP2016027585A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012257152A JP2016027585A (ja) 2012-11-26 2012-11-26 太陽電池
PCT/JP2013/006909 WO2014080639A1 (ja) 2012-11-26 2013-11-25 太陽電池

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012257152A JP2016027585A (ja) 2012-11-26 2012-11-26 太陽電池

Publications (1)

Publication Number Publication Date
JP2016027585A true JP2016027585A (ja) 2016-02-18

Family

ID=50775834

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012257152A Pending JP2016027585A (ja) 2012-11-26 2012-11-26 太陽電池

Country Status (2)

Country Link
JP (1) JP2016027585A (ja)
WO (1) WO2014080639A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7457310B1 (ja) 2023-06-12 2024-03-28 株式会社Pxp 薄膜太陽電池及び薄膜太陽電池の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3249407B2 (ja) * 1996-10-25 2002-01-21 昭和シェル石油株式会社 カルコパイライト系多元化合物半導体薄膜光吸収層からなる薄膜太陽電池
JP3249408B2 (ja) * 1996-10-25 2002-01-21 昭和シェル石油株式会社 薄膜太陽電池の薄膜光吸収層の製造方法及び製造装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7457310B1 (ja) 2023-06-12 2024-03-28 株式会社Pxp 薄膜太陽電池及び薄膜太陽電池の製造方法

Also Published As

Publication number Publication date
WO2014080639A1 (ja) 2014-05-30

Similar Documents

Publication Publication Date Title
Kessler et al. Technological aspects of flexible CIGS solar cells and modules
Niki et al. CIGS absorbers and processes
JP4919710B2 (ja) 薄膜太陽電池
US20040261841A1 (en) Solar cell
JPWO2004090995A1 (ja) 太陽電池
AU2011226881B2 (en) Photovoltaic device and method for making
JP2014504035A (ja) 太陽光発電装置及びその製造方法。
CN104115283B (zh) 太阳能电池模块及其制造方法
KR101283183B1 (ko) 태양전지 및 이의 제조방법
JP2014209586A (ja) 薄膜太陽電池及びその製造方法
KR101734362B1 (ko) Ａｃｉｇｓ 박막의 저온 형성방법과 이를 이용한 태양전지의 제조방법
JP6297038B2 (ja) 薄膜太陽電池及び薄膜太陽電池の製造方法
KR101631970B1 (ko) 박막 태양 전지의 제조방법
US9034686B2 (en) Manufacturing methods for semiconductor devices
Dimmler et al. Scalability and pilot operation in solar cells of CuInSe2 and their alloys
WO2014080639A1 (ja) 太陽電池
KR20110012552A (ko) 박막 태양 전지의 제조방법
JP6104576B2 (ja) 化合物系薄膜太陽電池
US20150249171A1 (en) Method of making photovoltaic device comprising i-iii-vi2 compound absorber having tailored atomic distribution
JP2004327849A (ja) 太陽電池およびその製造方法
US20120080306A1 (en) Photovoltaic device and method for making
JP2004158556A (ja) 太陽電池
JP2011091249A (ja) 太陽電池
JP2014096472A (ja) Ｃｉｇｓ型太陽電池用基板及びｃｉｇｓ型太陽電池
KR101273093B1 (ko) 태양전지 및 이의 제조방법