JP2016025419A - 多層構造の高周波回路 - Google Patents
多層構造の高周波回路 Download PDFInfo
- Publication number
- JP2016025419A JP2016025419A JP2014146820A JP2014146820A JP2016025419A JP 2016025419 A JP2016025419 A JP 2016025419A JP 2014146820 A JP2014146820 A JP 2014146820A JP 2014146820 A JP2014146820 A JP 2014146820A JP 2016025419 A JP2016025419 A JP 2016025419A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- circuit
- frequency
- ground
- ground plane
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
【課題】マイクロ波、ミリ波帯等の高周波でも不要発振等の発生をなくし、安定して動作する自己バイアス回路等が実現できるようにする。
【解決手段】基板1の第1層L1に伝送線路3と接地パターン4が形成され、第2層L2に接地面16が形成され、第1層L1の接地パターン4と第2層L2の接地面16がスルーホール7で接続され、伝送線路3にHEMT18が接続される。この基板1の第2層L2の接地面16に、スルーホールが電気的に非接触で貫通する開口16Hを設け、かつこの接地面16に、広い面積の金属パターン19の第3層L3を有するプリプレグ20を貼り付け、HEMT18のソース電極18sと第3層L3の金属パターン19を、スルーホール21で接続することで、第2層L2と第3層L3の間に分布容量を形成し、広い周波数帯域にわたり低いインピーダンスを得る。
【選択図】図1
【解決手段】基板1の第1層L1に伝送線路3と接地パターン4が形成され、第2層L2に接地面16が形成され、第1層L1の接地パターン4と第2層L2の接地面16がスルーホール7で接続され、伝送線路3にHEMT18が接続される。この基板1の第2層L2の接地面16に、スルーホールが電気的に非接触で貫通する開口16Hを設け、かつこの接地面16に、広い面積の金属パターン19の第3層L3を有するプリプレグ20を貼り付け、HEMT18のソース電極18sと第3層L3の金属パターン19を、スルーホール21で接続することで、第2層L2と第3層L3の間に分布容量を形成し、広い周波数帯域にわたり低いインピーダンスを得る。
【選択図】図1
Description
本発明は、マイクロ波、ミリ波等の高周波用の増幅回路、スイッチ、発振器等に用いられる多層構造の高周波回路、特に高周波での広帯域な接地が必要でかつその接地端子に直流的にある電圧を印加する必要がある回路の構成に関する。
従来から、マイクロストリップ線路構造を用いた増幅回路、スイッチ、発振器等の高周波回路があり、例えばFETを用いた高周波増幅回路等では、接地端子であるソースは広帯域に安定して低インピーダンスで接地する必要があるため、伝送線路が形成された基板表面からスルーホールにより最短距離で基板裏面の接地面に接続されることが多い。
この増幅回路の場合、FET等の動作点を決定するためには、ゲート端子に負電圧を印加する必要があり、そのため負電圧発生回路が必要となり、またゲート負電圧が必ず先に印加されるシーケンス回路や定電流となるよう制御する回路等も必要となり、回路構成が複雑となる。
一方、上記の複雑な構成を採用しない簡単な回路構成として、FETのソースと接地面の間に直列に抵抗を挿入し、FETのバイアス電流がこの抵抗に流れることによる電圧降下分、ソース電位を高くし、ゲート電圧は接地電位とすることで相対的にゲート−ソース間の電圧を負電圧とし、高周波的にはコンデンサ等で接地電位とすることで高周波での特性を得る自己バイアス回路が用いられる。
図7に、従来の増幅回路の一例が示されており、基板1の表面には伝送線路3と接地パターン4が形成され、裏面に接地面5が形成され、表面の接地パターン4と裏面の接地面5がスルーホール7で接続される。この基板1の伝送線路3及び接地パターン4に、例えばFET(半導体素子)8が設けられ、伝送線路3にドレイン、ゲート及びソースの各電極が接続され、ソース電極8sと接地パターン4の間には、自己バイアス回路を構成するためのチップ抵抗9aとチップコンデンサ9bが接続される。
図8に、図7の回路を含む高周波増幅回路の等価回路が示されており、図8において、回路部分10Cは上記図7の回路である。そして、FET8のゲート側に、高周波信号源11、DCカットコンデンサと接地インダクタを有するゲート側バイアス回路12が接続され、ドレイン側に、出力負荷13、DCカットコンデンサとバイアスチョーク回路を有するドレイン側バイアス回路14が接続される。このような構成により、自己バイアス回路を持つ増幅回路となり、これによれば、バイアス電流の変動に対しては負帰還となって安定化し、また簡易な構成で安定した動作が可能となる。
しかしながら、図7,図8の従来例は、ソースの高周波接地をチップコンデンサ9bで行っており、このチップコンデンサ9bの持つ物理的長さにより高周波では安定した低インピーダンスが実現できず、特にマイクロ波、ミリ波等を扱う高周波回路において、広帯域に安定した高周波接地を得ることが難しく、特定の周波数で接地回路の共振により高インピーダンスとなることで、不要発振等が発生し易いという問題があった。
図9には、図7の伝送線路3の中心部(B−B断面)における高周波の伝播が示されており、図示されるように、FET8で増幅された信号の一部が入力に帰還することで、不要発振が起こる(図4の102参照)。
本発明は上記問題点に鑑みてなされたものであり、その目的は、マイクロ波、ミリ波帯等の高周波でも不要発振等の発生をなくし、安定して動作する自己バイアス回路等が実現できる多層構造の高周波回路を提供することにある。
上記目的を達成するために、請求項1の発明に係る多層構造の高周波回路は、表面である第1層に伝送線路、裏面である第2層に接地面が形成された高周波基板を用い、この基板の第1層に高周波回路としての半導体素子が接続・配置された高周波回路において、上記基板の第2層に、スルーホールが電気的に非接触で貫通するための接地面開口を設けると共に、この第2層に絶縁層を介して広い導電性パターンとなる第3層を形成し、上記半導体素子の電極と第3層の導電性パターンとを、上記第2層を貫通させた上記スルーホールで接続することを特徴とする。
請求項2の発明は、上記第3層の金属パターンに、絶縁層を介して伝送線路及び接地パターンが形成された第4層を設け、この第4層の伝送線路に、上記第3層に接続された上記半導体素子の電極をスルーホールにより接続し、第2層の接地面を上記第4層の接地パターンに接続することを特徴とする。
請求項3の発明は、上記半導体素子の電極又は第3層の導電性パターンと第2層との間に、直流電位を印加するための外部電源を挿入することを特徴とする。
請求項2の発明は、上記第3層の金属パターンに、絶縁層を介して伝送線路及び接地パターンが形成された第4層を設け、この第4層の伝送線路に、上記第3層に接続された上記半導体素子の電極をスルーホールにより接続し、第2層の接地面を上記第4層の接地パターンに接続することを特徴とする。
請求項3の発明は、上記半導体素子の電極又は第3層の導電性パターンと第2層との間に、直流電位を印加するための外部電源を挿入することを特徴とする。
上記の構成によれば、基板の第2層の接地面に対し、例えば第3層の広い面積の導電性(銅箔)パターンを裏面に形成した薄いプリプレグを貼り付け(多層基板構造とし)、半導体素子のソースをこの第3層金属パターンに接続することにより、第2層の接地面(高周波回路の接地面)と第3層金属パターンにより平行平板コンデンサ(分布容量)が形成される。この第3層金属パターン面を自己バイアス回路の高周波的接地面として用いることで広い周波数帯域にわたり低いインピーダンスを維持することが可能となる。その結果、高周波において安定した自己バイアス回路が実現される。
また、請求項2の構成では、例えば表面に伝送線路及び接地パター等を形成し、裏面に接地面を形成した2つの回路基板を用い、これらの接地面を向かい合わせながらプリプレグ等を介して多層構造に作製されるが、この第1層に半導体素子を接続し、第4層にバイアス回路に必要な素子を接続する構成とすることができる。
本発明によれば、マイクロ波、ミリ波帯等の高周波でも、不要発振等の発生がなくなり、広帯域にわたって安定した動作が可能な自己バイアス(セルフバイアス)回路となる高周波バイアス回路等が実現できるという効果がある。請求項2の構成では、接地容量を大きくすることが可能になると共に、回路素子実装のバリエーションが増えるという利点がある。
また、簡易な構成であるから、高周波回路の小型化、低コスト化等も促進することができる。自己バイアス回路の場合は、バイアス電圧の印加で自動的に動作点が設定されるので、低消費電力化の目的で間欠的に回路を動作させる場合等では、電源電圧を印加する順番やタイミング等を考慮する必要がないため、効率の良い動作が可能であり、マイクロ波、ミリ波帯の高周波回路の低消費電力動作が簡易な構造で可能になる。
図1に、第1実施例に係る高周波回路としての高周波バイアス回路(自己バイアス型)の構成が示され、図2には、第1実施例の回路を含む高周波増幅回路の等価回路が示されている。図1に示されるように、第1実施例は、従来の場合と同様に、基板(基材)1の表面の第1層L1に伝送線路3と接地パターン4(両方共に銅箔)が形成され、裏面の第2層L2に接地面(銅箔)16が形成され、第1層L1の接地パターン4と第2層L2の接地面16がスルーホール7で接続される。この基板1の伝送線路3に、例えばHEMT(又はFET等の半導体素子)18のドレイン、ゲート及びソースの電極が半田付け接続される。
実施例では、上記基板1の裏面第2層L2の接地面16に、スルーホールが電気的に非接触で貫通するための(スルーホールの径より少し大きい径の)開口(接地面ヌキ部)16Hが設けられ、またこの接地面16に対し、裏面側に広い面積の金属(銅箔)パターン(面)19を第3層L3として貼り合わせたプリプレグ(強化プラスチック成形材料)20が設けられており、第1実施例は、絶縁板を挟んで第1層L1〜第3層L3の導電性材料層が形成される。
そして、この第3層L3の金属パターン19に、HEMT18のソース電極18sが上記接地面開口16Hを貫通し接地面16と接触しない状態でスルーホール21により接続される。また、上記ソース電極18sと接地パターン4との間に、チップ抵抗22aと低周波用のチップコンデンサ22bが接続される。
図2には、第1実施例の回路を含む高周波増幅回路の等価回路が示されており、回路部分10Aは図1の回路であり、従来と同様に、HEMT18のゲート側に、高周波信号源11、DCカットコンデンサと接地インダクタを有するゲート側バイアス回路12が接続され、ドレイン側に、出力負荷13、DCカットコンデンサとバイアスチョーク回路を有するドレイン側バイアス回路14が接続される。即ち、HEMT18のゲート電極はチョーク回路によって第2層L2と直流的に接続される。
そして、実施例では、第2層L2の接地面16と第3層L3の金属パターン19との間に、平行平板コンデンサとしての分布容量25が形成される。
そして、実施例では、第2層L2の接地面16と第3層L3の金属パターン19との間に、平行平板コンデンサとしての分布容量25が形成される。
第1実施例は、以上の構成からなり、上記HEMT18のソース電位は、抵抗22aに流れるドレイン電流による電圧効果により第2層L2の電圧より高くなるため相対的にゲート電位はソース電位より負の電位となりドレイン電流が制限される。即ち、抵抗22aの抵抗値Rsとバイアス電流Isとの積により電圧Vsが発生することで、ゲート電位はソース電位より負の電位となる。
一方、高周波的には第2層L2と第3層L3の広い面の金属パターン19で形成される平行平板コンデンサ(25)で接地される。この平行平板コンデンサ(分布容量25)は、高周波回路の接地面(L2)の裏面に形成されるため容易に広い面積を実現でき、また第2層L2に形成された開口16Hを通るスルーホール21により金属パターン19の中心付近で接続されるため、コンデンサとしての直列インダクタンスは極めて低い値となり、自己共振周波数は非常に高い周波数となることから、広い帯域に渡って低いインピーダンスとすることができる。
図3には、実施例での高周波の伝播状態が示されており、実施例では、入出力の伝送線路付近において、接地面はソースを直接接地した場合と何ら変わりがないため、図3に示されるように、高周波の伝播に影響を与えることがない。
図4には、実施例での出力−入力間アイソレーション特性(S12特性:逆方向伝送特性)が示されており、実施例は特性101、図7の従来例は特性102となる。このグラフに示されるように、従来回路は、特性102のように、S12の値が上下して安定しない。即ち、チップコンデンサ9bの持つ物理的長さにより高周波では安定した低インピーダンスが実現できず、他のスルーホールインダクタンス、浮遊容量等と結合することで、S12特性には多くの共振点が観測される。出力から入力への高周波信号への漏洩(S12)が大きい周波数では、図9で示したように、FET8で増幅された信号の一部が入力に帰還することで、不要発振が起こる。
これに対し、実施例の自己バイアス型増幅回路の出力から入力への高周波信号への漏洩は、特性101のように、広い帯域にわたって非常に低い値となり、不要発振等が起こり難い安定した高周波増幅が実現できることが分かる。また、ソース接地のインピーダンスが低いため、チップ抵抗22a、チップコンデンサ22bの値は高周波特性に影響を与え難く、主にHEMT18の動作点を決めるための抵抗値と数百MHz等の低周波雑音の低減等の目的で必要な値を選ぶことができるという利点がある。
図5には、第2実施例の自己バイアス型高周波バイアス回路の構成が示され、図6には、第2実施例の回路を含む高周波増幅回路の等価回路が示されている。この第2実施例は、2枚の回路基板をプリプレグで貼り合わせ、第4層を設けたものである。即ち、第1実施例と同様に、基板(基材)1の表面の第1層L1に伝送線路3と接地パターン4が形成され、裏面の第2層L2に接地面16が形成された第1の回路基板と、基板(基材)1の表面に伝送線路及び接地パターン26が形成され、裏面に広い面積の金属(銅箔)パターン19(接地面)が形成された第2の回路基板とを用い、第1の回路基板の裏側(接地面16)に第2の回路基板の裏側(接地面19)を向かい合わせる状態としてプリプレグ20で貼り合わせたものである。
このようにして、図5(B)のように、第1層L1〜第4層L4が設けられ、第1層L1の接地パターン4と第2層L2の接地面16と第4層L4の接地パターン26がスルーホール27で接続され、HEMT18のソース電極18sが、開口16Sを通すスルーホール28にて第3層L3の金属パターン19と第4層L4の接地パターン26に接続される。また、第4層L4の伝送線路と接地パターン26の間に、チップ抵抗22aと低周波用のチップコンデンサ22bが接続される。
図6には、第2実施例の回路を含む高周波増幅回路の等価回路が示されており、回路部分10Bは図5の回路であり、この実施例では、第2層L2の接地面16と第3層L3の金属パターン19との間の分布容量(平行平板コンデンサ)25だけでなく、第3層L3の金属パターン19と第4層L4の接地パターン26との間に、分布容量30が形成される。
上記第2実施例では、直流的に電位を有する第3層L3が多層基板の内層となるためショート等の心配がなく、また第4層L4にも第2層L2と同電位の接地パターン(面積を調整したもの)26を配置し分布容量30を設けることで、接地容量をさらに大きな値とする(小さい領域で大きい容量を得る)こともできる。更に、チップ抵抗22aやチップコンデンサ22bを第1層L1と第4層L4の何れにも配置可能であるため、実際の製品に合わせて各種の回路素子を効率よく実装することができるという利点がある。
なお、上記第1実施例、第2実施例において、プリプレグ20を用いたが、このプリプレグの代わりに、他の種類の樹脂製、セラミック製の基板やフィルム状基板等、熱硬化性、熱可塑性を有するもの等を用いることができる。
以上のように、本発明は、従来では困難であった、広帯域にわたる安定した特性の実現ができ、特にマイクロ波、ミリ波帯における自己バイアス回路の実現が可能となる。
また、上記実施例では、抵抗22aにて直流電位Vsを発生させたが、図2に示されるように、半導体素子の電極(18s)又は第3層L3の金属パターン19と第2層L2との間に、直流電位を発生させるための外部電源(Vs)31を挿入し、固定バイアス型の構成を取り入れることもできる。
また、上記実施例では、抵抗22aにて直流電位Vsを発生させたが、図2に示されるように、半導体素子の電極(18s)又は第3層L3の金属パターン19と第2層L2との間に、直流電位を発生させるための外部電源(Vs)31を挿入し、固定バイアス型の構成を取り入れることもできる。
また、図5の第2実施例の構成において、第2の回路基板の第4層L4にパッチアンテナの回路を形成し、第3層L3をこのアンテナ回路の接地面として利用し、マイクロ波・ミリ波帯の高周波アンテナ回路として用いることも可能である。
本発明は、マイクロ波、ミリ波帯等の高周波の増幅回路、発振器、ミキサ、スイッチ等の半導体素子を用い、バイアス電流の印加が必要な回路に対し広く適用することが可能である。また、増幅回路、発振器、ミキサ等の個別回路だけでなく、それらを組み合わせて構成される受信機、送信機、コンバータ、センサ、レーダ等にも応用することができる。
1…基板(基材)、 3…伝送線路、
4…接地パターン、 5,16…接地面、
7,21,27,28…スルーホール、
8,18…FET又はHEMT(半導体素子)、
9a,22a…チップ抵抗、
9b,22b…チップコンデンサ、
16H…接地開口、 18s…ソース電極、
19…金属パターン、 20…プリプレグ、
25,30…分布容量、 31…外部電源、
L1…第1層、 L2…第2層、
L3…第3層、 L4…第4層。
4…接地パターン、 5,16…接地面、
7,21,27,28…スルーホール、
8,18…FET又はHEMT(半導体素子)、
9a,22a…チップ抵抗、
9b,22b…チップコンデンサ、
16H…接地開口、 18s…ソース電極、
19…金属パターン、 20…プリプレグ、
25,30…分布容量、 31…外部電源、
L1…第1層、 L2…第2層、
L3…第3層、 L4…第4層。
Claims (3)
- 表面である第1層に伝送線路、裏面である第2層に接地面が形成された高周波基板を用い、この基板の第1層に高周波回路としての半導体素子が接続・配置された高周波回路において、
上記基板の第2層に、スルーホールが電気的に非接触で貫通するための接地面開口を設けると共に、この第2層に絶縁層を介して広い導電性パターンとなる第3層を形成し、上記半導体素子の電極と第3層の導電性パターンとを、上記第2層を貫通させた上記スルーホールで接続することを特徴とする多層構造の高周波回路。 - 上記第3層の金属パターンに、絶縁層を介して伝送線路及び接地パターンが形成された第4層を設け、この第4層の伝送線路に、上記第3層に接続された上記半導体素子の電極をスルーホールにより接続し、第2層の接地面を上記第4層の接地パターンに接続することを特徴とする請求項1又は2記載の多層構造の高周波回路。
- 上記半導体素子の電極又は第3層の導電性パターンと第2層との間に、直流電位を印加するための外部電源を挿入することを特徴とする請求項1又は2記載の多層構造の高周波回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014146820A JP2016025419A (ja) | 2014-07-17 | 2014-07-17 | 多層構造の高周波回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014146820A JP2016025419A (ja) | 2014-07-17 | 2014-07-17 | 多層構造の高周波回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016025419A true JP2016025419A (ja) | 2016-02-08 |
Family
ID=55271862
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014146820A Pending JP2016025419A (ja) | 2014-07-17 | 2014-07-17 | 多層構造の高周波回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016025419A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112332884A (zh) * | 2020-11-19 | 2021-02-05 | 华南理工大学 | 一种氮化镓基射频收发前端结构 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007088103A (ja) * | 2005-09-20 | 2007-04-05 | Fuji Xerox Co Ltd | プリント基板及び電子機器 |
JP2007115772A (ja) * | 2005-10-18 | 2007-05-10 | Nec Corp | 印刷配線板及びその電源雑音抑制方法 |
JP2013073951A (ja) * | 2011-09-26 | 2013-04-22 | Tdk Corp | 貫通コンデンサ内蔵多層基板及び貫通コンデンサ内蔵多層基板の実装構造 |
-
2014
- 2014-07-17 JP JP2014146820A patent/JP2016025419A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007088103A (ja) * | 2005-09-20 | 2007-04-05 | Fuji Xerox Co Ltd | プリント基板及び電子機器 |
JP2007115772A (ja) * | 2005-10-18 | 2007-05-10 | Nec Corp | 印刷配線板及びその電源雑音抑制方法 |
JP2013073951A (ja) * | 2011-09-26 | 2013-04-22 | Tdk Corp | 貫通コンデンサ内蔵多層基板及び貫通コンデンサ内蔵多層基板の実装構造 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112332884A (zh) * | 2020-11-19 | 2021-02-05 | 华南理工大学 | 一种氮化镓基射频收发前端结构 |
CN112332884B (zh) * | 2020-11-19 | 2021-06-01 | 华南理工大学 | 一种氮化镓基射频收发前端结构 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1885056B1 (en) | Electronic circuit device | |
JPH11298263A (ja) | 高周波電力増幅回路及び高周波電力増幅モジュール | |
CN105790759B (zh) | 用于压控振荡器的系统和方法 | |
CN108233881A (zh) | 紧凑型f类芯片和接线匹配拓扑结构 | |
JP2017121032A (ja) | 高周波装置 | |
US9035469B2 (en) | Semiconductor device that controls a negative resistive oscillation and obtains a high amplification output | |
JP2016025419A (ja) | 多層構造の高周波回路 | |
TWI749338B (zh) | 電壓控制振盪器、帶通濾波器、以及用於產生振盪信號的方法 | |
RU2594343C1 (ru) | Активная приемопередающая антенна широкова | |
KR100759940B1 (ko) | 링형 공진기 및 이를 이용한 초고주파 발진기와 이의효율증대방법 | |
JP2003282721A (ja) | 半導体装置および送受信装置 | |
US7012475B2 (en) | Method and apparatus for effecting high-frequency amplification or oscillation | |
Cheng et al. | Solid-state wideband GaN HEMT power amplifier with a novel negative feedback structure | |
WO2005034280A1 (ja) | 誘電体共振器装置、発振器および送受信装置 | |
Patel et al. | K band class‐C MESFET based frequency quadrupler with highly selective SIW bandpass filter for inter satellite communication | |
RU2763110C1 (ru) | Активная приемопередающая антенна Широкова | |
CN110661491B (zh) | 电压控制振荡器、带通滤波器、以及信号产生方法 | |
JP2011166271A (ja) | バイアス回路 | |
JP5720261B2 (ja) | 電子回路及び送受信システム | |
JP7176870B2 (ja) | 整合回路基板及びレーダ装置 | |
JP2001352204A (ja) | 伝送線路およびそれを用いた回路素子およびそれらを用いた電子回路およびそれを用いた電子装置 | |
JP5448972B2 (ja) | 高周波増幅回路 | |
JP2014030086A (ja) | マイクロ波/準ミリ波帯発振器 | |
WO2005006483A1 (ja) | Tm010モード共振器装置、発振器装置および送受信装置 | |
JP5328234B2 (ja) | 集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170508 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180413 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180424 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20181016 |