JP2016018911A - 伸縮性基板及び回路基板 - Google Patents

伸縮性基板及び回路基板 Download PDF

Info

Publication number
JP2016018911A
JP2016018911A JP2014141223A JP2014141223A JP2016018911A JP 2016018911 A JP2016018911 A JP 2016018911A JP 2014141223 A JP2014141223 A JP 2014141223A JP 2014141223 A JP2014141223 A JP 2014141223A JP 2016018911 A JP2016018911 A JP 2016018911A
Authority
JP
Japan
Prior art keywords
base material
circuit board
main surface
conductive
island
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014141223A
Other languages
English (en)
Other versions
JP6416520B2 (ja
Inventor
雅晃 石井
Masaaki Ishii
雅晃 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2014141223A priority Critical patent/JP6416520B2/ja
Publication of JP2016018911A publication Critical patent/JP2016018911A/ja
Application granted granted Critical
Publication of JP6416520B2 publication Critical patent/JP6416520B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】電極が底部から導出する電子部品を実装する際、製造コスト増大を抑制しつつ、配線不良や電子部品の破壊を防止することができる伸縮性基板及びそれを備えた回路基板を提供する。【解決手段】伸縮性基板2は、伸縮性を有する基材3と、基材3に埋設されたアイランド4と、を備えており、アイランド4は、導電性を有すると共に、基材3よりも相対的に硬い導電部41と、電気絶縁性を有すると共に、基材3よりも相対的に硬い絶縁部42と、を少なくとも備えており、導電部41は、基材3を貫通して第1及び第2の主面31,32の両方から外部に露出すると共に、アイランド4内において第1及び第2の主面31,32の少なくとも一方で周囲が電気的に絶縁されており、絶縁部42は、平面視において導電部41を包囲している。【選択図】図3

Description

本発明は、伸縮性基板及び回路基板に関するものである。
伸長性母材と、伸長性母材中に部分的に形成されると共に導電性物質が含有された難伸長部と、を有するシート状基材が知られている。このようなシート状基材は、エレクトロニクス製品用部材として利用されている(例えば特許文献1(段落[0160],[0196])参照)。
特開2013−168258号公報
電極が底部から導出する電子部品をシート状基材上に実装して回路基板を制作する技術として、以下の方法が知られている。例えば、上記シート状基材の難伸長部上に薄膜トランジスタを形成し、伸長性母材上に配線部を形成することで伸縮性を有する回路基板を得ることができる。
このような回路基板では、アイランドの輪郭が薄膜トランジスタの輪郭よりも大きく形成されていると、薄膜トランジスタのソース電極又はドレイン電極に対して配線するに当たり、導電性を有するアイランド上を配線部が横断することとなり、当該配線部が短絡してしまう、という問題がある。
一方、アイランドの輪郭と、薄膜トランジスタの輪郭と、を完全に同一にすることは困難であり、伸縮性基板及び回路基板の製造工程が複雑となり、延いては、伸縮性基板及び回路基板の製造コストの増大を招くという問題がある。
さらに、アイランドの輪郭が薄膜トランジスタの輪郭よりも小さく形成されていると、基材の伸縮に伴って薄膜トランジスタが破壊されてしまう場合がある。
本発明が解決しようとする課題は、電極が底部から導出する電子部品を実装する際、製造コスト増大を抑制しつつ、配線不良や電子部品の破壊を防止することができる伸縮性基板及びそれを備えた回路基板を提供することである。
[1]本発明に係る伸縮性基板は、伸縮性を有する基材と、前記基材に埋設されたアイランドと、を備えており、前記アイランドは、導電性を有すると共に、前記基材よりも相対的に硬い導電部と、電気絶縁性を有すると共に、前記基材よりも相対的に硬い絶縁部と、を少なくとも備えており、前記導電部は、前記基材を貫通して前記基材の第1及び第2の主面の両方から外部に露出すると共に、前記アイランド内において前記第1及び第2の主面の少なくとも一方で周囲が電気的に絶縁されており、前記絶縁部は、平面視において前記導電部を包囲していることを特徴とする。
[2]上記発明において、前記絶縁部は、平面視において、前記導電部と接触し又は重複していてもよい。
[3]上記発明において、前記絶縁部は、前記第1の主面及び前記第2の主面の少なくとも一方から露出していてもよい。
[4]上記発明において、前記絶縁部は、前記基材を貫通するように設けられていてもよい。
[5]上記発明において、前記アイランドは、複数の前記導電部を備えており、複数の前記導電部は、相互に電気的に絶縁されていてもよい。
[6]本発明に係る回路基板は、上記伸縮性基板と、前記アイランド上に設けられ、前記第1の主面から露出する前記導電部と電気的に接続された電子部品と、前記第1の主面に設けられ、前記電子部品と電気的に接続された第1の配線と、前記第2の主面に設けられ、前記第2の主面から露出する前記導電部と電気的に接続された第2の配線と、を備えていることを特徴とする。
[7]上記発明において、前記伸縮性基板は、第1及び第2の方向に沿ってm行n列でマトリクス状に配列されたm×n個の前記アイランドを備えており、上記回路基板は、m×n個の前記アイランドに個別に対応するように設けられるm×n個の前記電子部品を備えており、m×n個の前記電子部品は、前記第1の配線と電気的に接続された第1の電極と、前記第1の主面から露出する前記導電部と電気的に接続された第2の電極と、を少なくとも有するm×n個の薄膜トランジスタであり、上記回路基板は、前記第1の方向に沿って配列されたm個の前記薄膜トランジスタの前記第1の電極と電気的に接続されたn本の第1の配線と、前記第2の方向に沿って配列されたn個の前記アイランドの前記導電部と電気的に接続されたm本の第2の配線と、をさらに備えていてもよい。
本発明のアイランドは、当該アイランド内において基材の第1及び第2の主面の少なくとも一方で導電部の周囲が電気的に絶縁されている。これにより、電極が底部から導出する電子部品を実装する際、当該電子部品に対して形成する配線部が導電部と接触することなく横断可能となるので、配線部の短絡不良の抑制を図ることができる。
また、基材よりも相対的に硬い絶縁部が、平面視において導電部を包囲するように形成されていることで、アイランドの輪郭と、電子部品の輪郭と、を完全に同一にすることなく電子部品の形成可能な領域を確保することができる。これにより、伸縮性基板及びそれを備えた回路基板の製造コストの増大の抑制を図ることができる。
また、上述のように電子部品の形成可能な領域が確保されていることで、基材の伸縮に伴う電子部品の破壊の防止を図ることができる。
図1は、本発明の第1実施形態における回路基板を示す概略構成図であり、第1の主面側の平面図である。 図2は、本発明の第1実施形態における回路基板を示す概略構成図であり、第2の主面側の平面図である。 図3(a)は、本発明の第1実施形態における伸縮性基板の平面図であり、図3(b)は、図3(a)のIIIb−IIIb線に沿った断面図である。 図4(a)は、図3(a)におけるIVa部の拡大図であり、図4(b)は、図4(a)のIVb-IVb線に沿った断面図である。 図5(a)は、本発明の第1実施形態における伸縮性基板の第1変形例を示す平面図であり、図5(b)は、図5(a)のVb-Vb線に沿った断面図である。 図6(a)は、本発明の第1実施形態における伸縮性基板の第2変形例を示す平面図であり、図6(b)は、図6(a)のVIb-VIb線に沿った断面図である。 図7(a)は、本発明の第1実施形態における伸縮性基板の第3変形例を示す平面図であり、図7(b)は、図7(a)のVIIb-VIIb線に沿った断面図である。 図8は、本発明の第1実施形態における回路基板を示す概略構成図であり、図1のVIII-VIII線に沿った断面図である。 図9は、本発明の第1実施形態における伸縮性基板の製造方法を示す工程図である。 図10(a)は、図9のステップS11を示す断面図であり、図10(b)は、図9のステップS12を示す断面図であり、図10(c)は、図9のステップS13を示す断面図であり、図10(d)は、図9のステップS14を示す断面図である。 図11は、本発明の第2実施形態における回路基板を示す概略構成図であり、第1の主面側の平面図である。 図12は、本発明の第2実施形態における回路基板を示す概略構成図であり、第2の主面側の平面図である。 図13(a)は、本発明の第2実施形態における伸縮性基板の平面図であり、図13(b)は、図13(a)のXIIIb−XIIIb線に沿った断面図である。 図14は、本発明の第2実施形態における回路基板を示す概略構成図であり、図11のXIV-XIV線に沿った断面図である。
以下、本発明の実施形態を図面に基づいて説明する。
<<第1実施形態>>
図1は、本発明の第1実施形態における回路基板を示す概略構成図であり、第1の主面側の平面図であり、図2は、本発明の第1実施形態における回路基板を示す概略構成図であり、第2の主面側の平面図であり、図3(a)は、本発明の第1実施形態における伸縮性基板の平面図であり、図3(b)は、図3(a)のIIIb−IIIb線に沿った断面図であり、図4(a)は、図3(a)におけるIVa部の拡大図であり、図4(b)は、図4(a)のIVb-IVb線に沿った断面図である。
本実施形態における回路基板1は、図1及び図2に示すように、伸縮性基板2と、m×n個(本実施形態では、4×3個)の薄膜トランジスタ5と、配線部6と、を備えている。この回路基板1は、例えば、人体に密着配置させて人体の動作に追随させる用途や、複雑な形状の物体の表面を覆うように配置される用途に使用される。
伸縮性基板2は、図3(a)及び図3(b)に示すように、伸縮性を有する基材3と、基材3に埋設されたアイランド4と、を備えている。なお、図1及び図2に示す例では、12個のアイランド4が4行3列に配列され、基材3に埋設されているが、図3(a)及び図3(b)に示す例では、2つのアイランド4が2行1列に配列され、基材3に埋設されている。このように、伸縮性基板2では、基材に設けられたアイランドの数や配置は任意に設定することができる。
このような基材3を構成する材料の具体例としては、例えば、シリコーンゴム、ウレタンゴム、フッ素ゴム、天然ゴム、アクリルゴム、熱可塑性エラストマー等のエラストマーを例示することができる。
なお、本実施形態では、基材3の図中上側の主面(以下単に、「第1の主面31」とも称する。)と、図中下側の主面(以下単に、「第2の主面32」とも称する。)の間を貫通し、鉛直方向(図中Z方向)に沿って延在するようにアイランド4が形成されていることで、基材3にアイランド4が埋設されるようになっている。
このアイランド4は、図4(a)及び図4(b)に示すように、導電性を有する導電部41と、電気絶縁性を有する絶縁部42と、を備えている。なお、本実施形態における「アイランド4」が本発明の「アイランド」の一例に相当し、本実施形態における「導電部41」が本発明の「導電部」の一例に相当し、本実施形態における「絶縁部42」が本発明の「絶縁部」の一例に相当する。
導電部41は、円柱形状を有しており、平面視において、アイランド4の略中心に位置するように形成されている。この導電部41は、鉛直方向に沿って形成されており、第1及び第2の主面31,32の間を貫通している。また、導電部41は、第1及び第2の主面31,32から外部に向かって露出しており、当該導電部41の露出面は、第1及び第2の主面31,32と実質的に同一平面をなしている。
このように、導電部41が第1及び第2の主面31,32で露出し、且つ、基材3を貫通していることで、第1及び第2の主面31,32間を電気的に導通することが可能となっている。このような導電部41を構成する材料としては、特に限定しないが、例えば、銀(Ag)、銅(Cu)、カーボン(C)等の導電材を含有した導電性ペーストを例示することができる。
絶縁部42は、平板形状を有しており、基材3に埋設されている。また、絶縁部42は、導電部41と同様、第1及び第2の主面31,32の間を貫通し、鉛直方向に沿って形成されている。この絶縁部42の両主面は、第1及び第2の主面31,32から外部に向かって露出しており、当該絶縁部42の露出面は、第1及び第2の主面31,32と実質的に同一平面をなしている。なお、絶縁部42の形状は特に上述に限定されず、例えば、三角形、菱型、六角形等のn角形、円、楕円、星形等の形状を有していてもよい。
なお、本実施形態では、絶縁部42Bは鉛直方向に沿って形成されているが、特にこれに限定されない。特に図示しないが、例えば、絶縁部42は鉛直方向と所定の角度を成すよう、第1の主面31と第2の主面32の間を貫通していてもよい。この場合、第1及び第2の主面31,32では、絶縁部42は平面視においてそれぞれ異なる中心軸を有するように露出する。
この絶縁部42の中央付近には、第1の貫通孔421が形成されている。この第1の貫通孔421は、第1及び第2の主面31,32の間を貫通し、鉛直方向に沿って形成されている。また、第1の貫通孔421の内部には、導電部41が充填されている。
結果的には、導電部41が第1及び第2の主面31,32の間で絶縁部42を貫通し、絶縁部42が第1及び第2の主面31,32の間で基材3を貫通することで、アイランド4が基材3に埋設されるように形成されている。
このような絶縁部42を構成する材料としては、例えば、基材3を構成するエラストマーと同一のエラストマーにフィラーを添加したものを例示することができる。フィラーとしては、例えば、シリカ粉末、カーボンブラック、アルミナ粉末等を例示することができる。なお、フィラーの添加量としては、所望のヤング率に応じて適宜設定されるが、当該絶縁部の材料の全重量に対して1〜60重量%であることが好ましい。
基材3は、例えば、0.1[MPa]〜10[MPa]程度のヤング率を有する材料から構成されている。これに対し、導電部41及び絶縁部42は、基材3を構成する材料のヤング率に対して相対的に大きいヤング率を有する材料から構成されており、好ましくは、基材3を構成する材料のヤング率に対して2倍以上のヤング率を有する材料で構成されている。なお、本実施形態における導電部41及び絶縁部42を構成する材料のそれぞれのヤング率は、同一の値を有していてもよいし、それぞれ異なる値を有していてもよい。
絶縁部42は、上述の通り、基材3を構成するエラストマーと同一のエラストマーにフィラーが添加されている。これにより、絶縁部42のヤング率が基材3のヤング率に対して相対的に大きくなり、基材3に対して絶縁部42を相対的に硬くすることができる。このように、基材3を構成するエラストマーと同一のエラストマーを主成分とする材料で絶縁部42を構成することで、基材3と絶縁部42の密着性を向上させることができる。これにより、伸縮性基板2を伸縮させた場合、基材3からのアイランド4の剥離を抑制することができる。
また、絶縁部42は、基材3を構成するエラストマーと同一のエラストマーを主成分としつつ、基材3よりも架橋剤の配合比を多くしたり、基材3よりも硬化剤の配合比を多くしてもよい。これにより、絶縁部42のヤング率を基材3のヤング率より大きくすることができる。
また、絶縁部42を構成する材料のヤング率が、基材3を構成する材料のヤング率よりも相対的に大きければ、絶縁部42を構成する材料は特に限定されない。例えば、基材3を構成するエラストマーとは異なるエラストマー、エラストマー以外の樹脂材料、セラミックス、或いは、ガラス等で絶縁部42を構成してもよい。
なお、本実施形態では、絶縁部42が第1及び第2の主面31,32の両方の主面から露出しているが、特にこれに限定されない。
図5(a)は、本発明の第1実施形態における伸縮性基板の第1変形例を示す平面図であり、図5(b)は、図5(a)のVb-Vb線に沿った断面図であり、図6(a)は、本発明の第1実施形態における伸縮性基板の第2変形例を示す平面図であり、図6(b)は、図6(a)のVIb-VIb線に沿った断面図である。
例えば、図5(a)及び図5(b)に示すように、絶縁部42Bが第1の主面31からのみ露出するように形成されていてもよい。この場合、導電部41は、平面視において、第1の主面31側では絶縁部42Bにより周囲を包囲され、第2の主面32側では基材3により周囲を包囲されており、導電部41を包囲する基材3の上部に絶縁部42Bが積層するようになっている。なお、特に上述に限定されず、例えば、図6(a)及び図6(b)に示すように、絶縁部42Cが第1及び第2の主面31,32の両主面のいずれからも露出しないように形成されていてもよい。
また、本実施形態では、平面視において導電部41と、絶縁部42と、が接触するように形成されているが、特にこれに限定されない。
図7(a)は、本発明の第1実施形態における伸縮性基板の第3変形例を示す平面図であり、図7(b)は、図7(a)のVIIb-VIIb線に沿った断面図である。
例えば、図7(a)及び図7(b)に示すように、第1の主面31から第2の主面32に向かって外縁部が漸次的に薄くなるように導電部41Bを形成し、当該導電部41Bの上部を補完するように絶縁部42Dを形成することで、平面視において導電部41Bと、絶縁部42Dと、が重複していてもよい。また、特に上述に限定されず、特に図示しないが、第1の主面31から第2の主面32に向かって外縁部が段階的に薄くなるように導電部を形成してもよい。なお、この場合には、アイランド4Dは、第1の主面31側に薄膜トランジスタ等の電子部品を載置する領域を有している。
図8は、本発明の第1実施形態における回路基板を示す概略構成図であり、図1のVIII-VIII線に沿った断面図である。
薄膜トランジスタ5は、図8に示すように、伸縮性基板2のアイランド4上にそれぞれ形成されている。このように、基材3よりも相対的に硬いアイランド4上に薄膜トランジスタ5を設けることで、基材3の伸縮に伴って薄膜トランジスタ5の破壊の防止を図ることができる。なお、本実施形態における「薄膜トランジスタ5」が本発明の「電子部品」及び「薄膜トランジスタ」の一例に相当する。
本実施形態における薄膜トランジスタ5は、ボトムゲートトップコンタクト型の構造を有しており、アイランド4上にゲート電極51、ゲート絶縁層52、及び半導体層53が順に積層するように設けられている。そして、当該半導体層53上に並列となるようにソース電極54及びドレイン電極55が設けられている。このソース電極54及びドレイン電極55の間には、半導体層53が介在しており、これにより、所定の間隔が形成されている。
本実施形態では、ゲート電極51は、第2の配線62(後述)と電気的に接続され、ソース電極54は、第1の配線61(後述)と電気的に接続され、ドレイン電極55は、回路基板1に積層される別の回路基板に実装された電子部品(不図示)等と電気的に接続されている。なお、特に上記に限定されず、ソース電極54が回路基板1に積層される別の回路基板に実装された電子部品等と電気的に接続されていてもよい。
本実施形態では、ゲート電極51は、スパッタリング法などの物理蒸着法(Physical Vapor Deposition)によりアルミニウム(Al)を基材3の第1の主面31上に積層させることで形成されている。なお、ゲート電極51の製法は、特に上述に限定されず、例えば、化学蒸着法(Chemical Vapor Deposition)、無電解めっき法、電解めっき法、印刷法などを用いてもよい。
また、ゲート電極51を構成する材料としては、アルミニウム(Al)に限定されず、例えば、クロム(Cr)、チタン(Ti)、銅(Cu)、モリブデン(Mo)、タングステン(W)、ニッケル(Ni)、金(Au)、パラジウム(Pd)、白金(Pt)、銀(Ag)、錫(Sn)、タンタル(Ta)、又は、これらを少なくとも一つ含む合金等を例示することができる。
なお、ゲート電極51を形成する印刷法としては、例えば、グラビア印刷法、スクリーン印刷法、グラビアオフセット印刷法などを例示することができ、このような印刷法により導電性インクを印刷して硬化させることで、ゲート電極51を形成することができる。
この場合、ゲート電極51を構成する導電性インクとしては、例えば、金(Au)、銀(Ag)、カーボン(C)等のナノ金属粒子が含有したものを例示することができる。また、導電性インクに代えて、金(Au)、銀(Ag)、カーボン(C)等を含有した導電性ペースト、有機金属化合物をペースト化した有機レジネート、或いは、PEDOT(3,4-ethylenedioxythiophene)等の有機導電材料等を用いて、このゲート電極51を形成してもよい。
ゲート絶縁層52は、ゲート電極51の表面を酸化させた酸化アルミニウム(AlOx)被膜等により構成されている。このゲート絶縁層52の形成方法としては、プラズマ酸化法やUV酸化法を例示することができる。
なお、ゲート絶縁層52の製法は、特に上述に限定されず、例えば、バーコート法によってポリビニルフェノール(PVP)インクを塗布して硬化させることで形成してもよいし、スクリーン印刷、グラビア印刷、或いは、グラビアオフセット印刷等で形成してもよい。また、この場合、ゲート絶縁層52を構成する樹脂材料は、上記に特に限定されない。
半導体層53は、真空蒸着法によりDNTT(dinaphthothienothiophene)を積層することで形成されている。なお、半導体層53を構成する材料としては、上記に特に限定されず、例えば、TIPSペンタセンクロロホルムや、P3HT(poly-(3-hexylthiophene))及びF8T2(poly(9,9-dioctylfluorene-co-bithiophene))等の高分子材料、或いは、半導体特性を有するカーボンナノチューブやフラーレン等の炭素化合物等を用いてもよい。また、半導体層53の製法は、特に上述に限定されず、インクジェット印刷法、スパッタリング法、化学蒸着法、或いは、スピン塗布法を用いて、半導体層53を形成してもよい。
ソース電極54及びドレイン電極55は、スクリーン印刷法により銀(Ag)インクを印刷して硬化させることで形成されている。なお、ソース電極54及びドレイン電極55を構成する材料や製法は特に上記に限定されず、上述のゲート電極51で例示したような材料や製法によって構成してもよい。
なお、本実施形態における「ゲート電極51」、「ソース電極54」、又は、「ドレイン電極55」が本発明の「第1の電極」又は「第2の電極」の一例に相当する。
配線部6は、図1、図2、及び、図8に示すように、第1の配線61と、第2の配線62と、を有している。この第1の配線61は、第1の主面31に設けられており、第1の走査配線611と、第1の引出配線612と、を有している。第2の配線62は、第2の主面32に設けられており、第2の走査配線621と、第2の引出配線622と、を有している。このように、配線部6が第1及び第2の主面31,32の両主面に亘り形成されている。そして、第1及び第2の配線61,62の間には、絶縁性を有する基材3が介在しており、これにより、第1及び第2の配線61,62が相互に電気的に絶縁されている。
第1の走査配線611は、第1の主面31上をX方向に沿って延在している。第1の引出配線612は、第1の走査配線611から引き出されており、第1の主面31上をY方向に沿って延在している。この第1の引出配線612は、一方の端部において、ソース電極54と電気的に接続している。
第2の走査配線621は、第2の主面32上をY方向に沿って延在している。第2の引出配線622は、第2の走査配線621から引き出されており、第2の主面32上をX方向に沿って延在している。この第2の引出配線622は、一方の端部において、第2の主面32に露出した導電部41と電気的に接続している。
この配線部6は、基材3の伸縮に追従するために伸縮性を有している。伸縮性を有する配線部6としては、例えば、特開2012−54192号公報に開示されているものを用いることができる。
具体的には、この配線部6は、例えば、水性ポリウレタン分散液と導電性粒子から構成される導電性ペーストを伸縮性基板2に塗布し、当該導電性ペーストを乾燥させることで形成されている。この乾燥によってポリウレタン分散液が水分を含まないポリウレタンエラストマーとなり、このポリウレタンエラストマーが導電性粒子を結合するバインダとして機能することで、配線部6に伸縮性が付与される。
なお、本実施形態における「X方向」が本発明における「第1の方向」の一例に相当し、本実施形態における「Y方向」が本発明における「第2の方向」の一例に相当する。
回路基板1は、図1及び図2に示すように、m×n個(m,nはいずれも自然数である。)のアイランド4を有した伸縮性基板2を備えており、このm×n個のアイランド4は、一枚の基材3のX方向及びY方向に沿ってm行n列のマトリクス状に配列されている。
また、回路基板1は、図1に示すように、m×n個の薄膜トランジスタ5を備えている。このm×n個の薄膜トランジスタ5は、m×n個のアイランド4に個別に対応しており、第1の主面31側でアイランド4上に形成されている。そして、当該薄膜トランジスタ5のゲート電極51と、第1の主面31から露出する導電部41と、が電気的に接続されている。
さらに、この回路基板1は、図1及び図2に示すように、伸縮性基板の第1の主面にn本の第1の走査配線611と、伸縮性基板の第2の主面にm本の第2の走査配線621と、を備えている。
このn本の第1の走査配線611は、図1に示すように、Y方向に向かって実質的に等間隔で相互に平行となるように配列されている。また、X方向に沿って並んでいるm個の薄膜トランジスタ5に対応するように、m本の第1の引出配線612が1本の第1の走査配線611から引き出されている。
このm本の第1の引出配線612は、m個の薄膜トランジスタ5のソース電極54にそれぞれ接続されている。これにより、ソース電極54同士が、1本の第1の走査配線611により相互に接続されている。
一方、m本の第2の走査配線621は、図2に示すように、X方向に向かって実質的に等間隔で相互に平行となるように配列されている。また、Y方向に沿って並んでいるn個のアイランド4に対応するように、n本の第2の引出配線622が1本の第2の走査配線621から引き出されている。
このn本の第2の引出配線622は、n個の導電部41にそれぞれ接続されている。また、このn個の導電部41は、基材3の第1の主面31に形成された薄膜トランジスタ5のゲート電極51に接続されている。これにより、ゲート電極51同士が1本の第2の走査配線621により相互に接続されている。
次に、本実施形態における伸縮性基板2の製造方法について、図9及び図10を参照しながら説明する。
図9は、本発明の第1実施形態における伸縮性基板の製造方法を示す工程図であり、図10(a)は、図9のステップS11を示す断面図であり、図10(b)は、図9のステップS12を示す断面図であり、図10(c)は、図9のステップS13を示す断面図であり、図10(d)は、図9のステップS14を示す断面図である。
まず、図9のステップS11において、下地基板10上に絶縁部42を形成する。
本実施形態では、このステップS11において、下地基板10上に絶縁部42用の材料を印刷する。具体的には、まず、図10(a)に示すように、下地基板10上に絶縁部42用の材料を印刷して硬化させることで、絶縁部42を形成する。
そして、絶縁部42に第1の貫通孔421を形成する。この第1の貫通孔421は、絶縁部42の中央付近を切削加工し、当該絶縁部42を貫通することで形成する。なお、第1の貫通孔421を形成する方法は、特に上述に限定されず、例えば、レーザーによるアブレーションで絶縁部42を貫通することで形成されていてもよい。
下地基板10の具体例としては、例えば、ガラス基板、金属基板、樹脂基板、セラミック基板等を例示することができる。また、絶縁部42用の材料としては、例えば、上述した絶縁部42を構成することとなる液状エラストマー等を例示することができる。この絶縁部42用の材料を印刷する方法としては、例えば、孔版印刷法や無版印刷法等を例示することができる。孔版印刷法の具体例としては、例えば、金属マスクを用いた金属マスク印刷法や、スクリーン印刷法等を例示することができ、無版印刷法としては、例えば、ディスペンサーやインクジェット等を用いた印刷法を例示することができる。
次に、図9のステップS12において、絶縁部42の第1の貫通孔421の内部に導電部41を形成する。
本実施形態では、このステップS12において、図10(b)に示すように、絶縁部42の第1の貫通孔421の内部に導電部41用の材料を印刷し、充填させた後、当該導電部41用の材料を硬化させることで、導電部41を形成する。
この導電部41用の材料としては、例えば、上述した導電部41を構成することとなる導電材を含有した導電性ペースト状材料等を例示することができる。また、この導電部41用の材料を印刷する方法としては、例えば、絶縁部42用の材料を印刷する方法と同じ方法を例示することができる。
次に、図9のステップS13において、導電部41及び絶縁部42が形成された下地基板10上に基材3を形成する。
具体的には、図10(c)に示すように、導電部41及び絶縁部42が形成された下地基板10を容器20内に収容した後、この容器20内に基材用材料30を流し込む。基材用材料30としては、例えば、上述した基材3を構成することとなる液状エラストマーを例示することができる。そして、容器20内に流し込んだ液状エラストマーを常温で放置或いは加熱することで、当該液状エラストマーを硬化させる。これにより、導電部41及び絶縁部42は基材3に埋設される。
次に、図9のステップS14において、図10(d)に示すように、硬化したエラストマーを容器20から取り出して、不要部分34を除去すると共に、下地基板10を基材3から剥離する。また、不要部分34を除去するにあたり、合わせて導電部41及び絶縁部42の不要部分40を除去する。これにより、伸縮性基板2の両方の主面において、導電部41が露出するように形成される。以上により、アイランド4を備えた伸縮性基板2が完成する。
次に、本実施形態における回路基板1及び伸縮性基板2の作用について説明する。
本実施形態では、アイランド4は、当該アイランド4内において基材3の第1及び第2の主面31,32の少なくとも一方で導電部の周囲が電気的に絶縁されている。これにより、電極が底部から導出する薄膜トランジスタ5を伸縮性基板2に実装する際、当該薄膜トランジスタ5に対して形成する配線部6が導電部41と接触することなく横断可能となるので、配線部6の短絡不良の抑制を図ることができる。
また、基材3よりも相対的に硬い絶縁部42が、平面視において導電部41を包囲するように形成されていることで、アイランド4の輪郭と、薄膜トランジスタ5の輪郭と、を完全に同一にすることなく、当該薄膜トランジスタ5の形成可能な領域を確保することができる。これにより、伸縮性基板2及びそれを備えた回路基板1の製造コストの増大の抑制を図ることができる。
また、上述のように薄膜トランジスタ5の形成可能な領域が確保されていることで、基材3の伸縮に伴う薄膜トランジスタ5の破壊の防止を図ることができる。
さらに、本実施形態では、配線部6が第1及び第2の主面31,32の両主面に亘り形成されている。これにより、回路を形成する領域が広く確保されるので、回路をより高密度に実装することができる。
さらに、本実施形態では、第1及び第2の配線61,62は、第1及び第2の主面31,32上にそれぞれ形成されており、当該第1及び第2の配線61,62の間には、電気絶縁性を有する基材3が介在している。これにより、相互に直交する第1及び第2の配線61,62に重複部分が生じることなく、当該第1及び第2の配線61,62を相互に電気的に絶縁することができる。この結果、当該第1及び第2の配線61,62の重複部分に対して絶縁性を確保する必要がなく、回路基板1及び伸縮性基板2の伸縮性が損なわれるのを抑制することができる。
<<第2実施形態>>
図11は、本発明の第2実施形態における回路基板を示す概略構成図であり、第1の主面側の平面図であり、図12は、本発明の第2実施形態における回路基板を示す概略構成図であり、第2の主面側の平面図であり、図13(a)は、本発明の第2実施形態における伸縮性基板の平面図であり、図13(b)は、図13(a)のXIIIb−XIIIb線に沿った断面図であり、図14は、本発明の第2実施形態における回路基板を示す概略構成図であり、図11のXIV-XIV線に沿った断面図である。
本実施形態における回路基板1Bは、図11及び図12に示すように、伸縮性基板2Bと、m×n個の薄膜トランジスタ5Bと、配線部6Bと、を備えている。
本実施形態では、トップゲートボトムコンタクト型の薄膜トランジスタ5Bが形成されていることに伴って、伸縮性基板2Bに導電部を複数(本実施形態では、2つ)有するアイランド4Eが設けられている点、及び、配線部6Bが当該薄膜トランジスタ5Bに対応するように形成されている点で第1実施形態と相違する。
なお、第2実施形態における回路基板1Bを構成する基材3は、第1実施形態における回路基板1が備える各構成と同一であるため、説明は省略する。
伸縮性基板2Bは、図13(a)及び図13(b)に示すように、基材3と、アイランド4Eと、を備えている。このアイランド4Eには、2つの導電部41,41Cが鉛直方向に沿って形成されており、第1及び第2の主面31,32の間を貫通している。この第1及び第2の導電部41,41Cは、絶縁部42Eに形成された第1及び第2の貫通孔421,422の内部にそれぞれ充填されており、X方向に沿って並ぶように配置されている。また、断面視において、第1及び第2の導電部41,41Cの間には、絶縁部42Eが介在しており、第1及び第2の導電部41,41Cが相互に電気的に絶縁されている。
なお、本実施形態では、第1及び第2の導電部41,41CがX方向に沿って並ぶように配置されているが、第1及び第2の導電部41,41Cが連通することなく相互に電気的に絶縁されていれば、当該第1及び第2の導電部41,41Cの位置関係は特に限定されず、例えば、第1及び第2の導電部41,41CがY方向に沿って並ぶように配置されていてもよいし、斜めに並ぶように配置されていてもよい。
このような第2の導電部41Cを構成する材料としては、第1の導電部41と同様の材料を例示することができる。
図14は、本発明の第2実施形態における回路基板を示す概略構成図であり、図11のXIV-XIV線に沿った断面図である。
本実施形態では、薄膜トランジスタ5Bは、図14に示すように、トップゲートボトムコンタクト型の構造を有している。この薄膜トランジスタ5Bでは、アイランド4E上に相互に並列となるようにソース電極54B及びドレイン電極55Bが配置されており、当該ソース電極54B及びドレイン電極55B上に半導体層53B、ゲート絶縁層52B、及び、ゲート電極51Bが順に積層されている。なお、これらゲート電極51B、ゲート絶縁層52B、半導体層53B、ソース電極54B、及びドレイン電極55Bは、第1実施形態と同様の構成を有しているので、説明を省略する。
また、薄膜トランジスタ5Bがトップゲートボトムコンタクト型の構造を有していることに伴って、第1の主面31側では、図13に示すように、第1の走査配線611から引き出された第1の引出配線612がゲート電極51Bに電気的に接続している。また、第2の主面32側では、図14に示すように、第2の走査配線621から引き出された第2の引出配線622Bが第1の導電部41と電気的に接続している。そして、第2の引出配線622Bと電気的に接続されなかった第2の導電部41Cは、回路基板1に積層される別の回路基板に実装された電子部品(不図示)等と電気的に接続可能となっている。
なお、本実施形態では、第2の引出配線622Bは、第1の導電部41と電気的に接続されているが、特にこれに限定されず、第1及び第2の導電部41,41Cのいずれか一方と電気的に接続されていればよい。
回路基板1Bは、図11及び図12に示すように、第1実施形態と同様、m×n個のアイランド4Eがマトリクス状に配列されている。また、第1の主面31側において、当該アイランド4E上に薄膜トランジスタ5Bが形成されている。そして、のソース電極54Bと、第1の導電部41と、が電気的に接続されており、ドレイン電極55Bと、第2の導電部41Cと、が電気的に接続されている。
さらに、この回路基板1Bは、図11及び図12に示すように、基材3の第1の主面31にn本の第1の走査配線611と、基材3の第2の主面32にm本の第2の走査配線621と、を備えている。
このn本の第1の走査配線611は、第1実施形態と同様に配列されており、X方向に沿って並んでいるm個の薄膜トランジスタ5Bに対応するように、m本の第1の引出配線612Bが1本の第1の走査配線611から引き出されている。
このm個の第1の引出配線612Bは、図11に示すように、m個の薄膜トランジスタ5Bのゲート電極51Bにそれぞれ接続されている。これにより、ゲート電極51B同士が1本の第1の走査配線611により相互に接続されている。
一方、m本の第2の走査配線621は、第1実施形態と同様に配列されており、Y方向に沿って並んでいるn個のアイランド4Eに対応するように、n本の第2の引出配線622が1本の第2の走査配線621から引き出されている。
このn本の第2の引出配線622Bは、図12に示すように、n個のアイランド4Eの第1の導電部41にそれぞれ接続されている。また、このn個のアイランド4Eの第1の導電部41は、基材3の第1の主面31に形成された薄膜トランジスタ5Bのソース電極54Bに接続されている。これにより、ソース電極54B同士が1本の第2の走査配線621により相互に接続されている。
なお、本実施形態における伸縮性基板2Bの製造方法は、第1実施形態で説明した伸縮性基板2の製造方法と同様であるので、説明を省略する。
また、本実施形態における回路基板1B及び伸縮性基板2Bについても、第1実施形態における回路基板1及び伸縮性基板2と同様の作用効果が得られるので、説明を省略する。
なお、以上説明した実施形態は、本発明の理解を容易にするために記載されたものであって、本発明を限定するために記載されたものではない。したがって、上記の実施形態に開示された各要素は、本発明の技術的範囲に属する全ての設計変更や均等物をも含む趣旨である。
1,1B・・・回路基板
2、2B・・・伸縮性基板
3・・・基材
31・・・第1の主面
32・・・第2の主面
4,4B〜4F・・・アイランド
41,41B,41C・・・導電部
42,42B〜42E・・・絶縁部
5,5B・・・薄膜トランジスタ
6、6B・・・配線部
10・・・下地基板
20・・・容器

Claims (7)

  1. 伸縮性を有する基材と、
    前記基材に埋設されたアイランドと、を備えた伸縮性基板であって、
    前記アイランドは、
    導電性を有すると共に、前記基材よりも相対的に硬い導電部と、
    電気絶縁性を有すると共に、前記基材よりも相対的に硬い絶縁部と、を少なくとも備えており、
    前記導電部は、前記基材を貫通して前記基材の第1及び第2の主面の両方から外部に露出すると共に、前記アイランド内において前記第1及び第2の主面の少なくとも一方で周囲が電気的に絶縁されており、
    前記絶縁部は、平面視において前記導電部を包囲していることを特徴とする伸縮性基板。
  2. 請求項1に記載の伸縮性基板であって、
    前記絶縁部は、平面視において、前記導電部と接触し又は重複していることを特徴とする伸縮性基板。
  3. 請求項1又は2に記載の伸縮性基板であって、
    前記絶縁部は、前記第1の主面及び前記第2の主面の少なくとも一方から露出していることを特徴とする伸縮性基板。
  4. 請求項1〜3の何れか1項に記載の伸縮性基板であって、
    前記絶縁部は、前記基材を貫通するように設けられていることを特徴とする伸縮性基板。
  5. 請求項1〜4の何れか1項に記載の伸縮性基板であって、
    前記アイランドは、複数の前記導電部を備えており、
    複数の前記導電部は、相互に電気的に絶縁されていることを特徴とする伸縮性基板。
  6. 請求項1〜5の何れか1項に記載の伸縮性基板と、
    前記アイランド上に設けられ、前記第1の主面から露出する前記導電部と電気的に接続された電子部品と、
    前記第1の主面に設けられ、前記電子部品と電気的に接続された第1の配線と、
    前記第2の主面に設けられ、前記第2の主面から露出する前記導電部と電気的に接続された第2の配線と、を備えていることを特徴とする回路基板。
  7. 請求項6に記載の回路基板であって、
    前記伸縮性基板は、第1及び第2の方向に沿ってm行n列でマトリクス状に配列されたm×n個の前記アイランドを備えており、
    前記回路基板は、m×n個の前記アイランドに個別に対応するように設けられるm×n個の前記電子部品を備えており、
    m×n個の前記電子部品は、
    前記第1の配線と電気的に接続された第1の電極と、
    前記第1の主面から露出する前記導電部と電気的に接続された第2の電極と、を少なくとも有するm×n個の薄膜トランジスタであり、
    前記回路基板は、前記第1の方向に沿って配列されたm個の前記薄膜トランジスタの前記第1の電極と電気的に接続されたn本の第1の配線と、
    前記第2の方向に沿って配列されたn個の前記アイランドの前記導電部と電気的に接続されたm本の第2の配線と、をさらに備えていることを特徴とする回路基板。
JP2014141223A 2014-07-09 2014-07-09 伸縮性基板及び回路基板 Expired - Fee Related JP6416520B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014141223A JP6416520B2 (ja) 2014-07-09 2014-07-09 伸縮性基板及び回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014141223A JP6416520B2 (ja) 2014-07-09 2014-07-09 伸縮性基板及び回路基板

Publications (2)

Publication Number Publication Date
JP2016018911A true JP2016018911A (ja) 2016-02-01
JP6416520B2 JP6416520B2 (ja) 2018-10-31

Family

ID=55233925

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014141223A Expired - Fee Related JP6416520B2 (ja) 2014-07-09 2014-07-09 伸縮性基板及び回路基板

Country Status (1)

Country Link
JP (1) JP6416520B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018081952A (ja) * 2016-11-14 2018-05-24 国立研究開発法人産業技術総合研究所 電子装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11233946A (ja) * 1998-02-10 1999-08-27 Matsushita Electric Ind Co Ltd 高密度配線形成用基板とその製造方法及び高密度配線基板の製造方法
JP2005026313A (ja) * 2003-06-30 2005-01-27 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP2007180381A (ja) * 2005-12-28 2007-07-12 Tdk Corp 多層基板及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11233946A (ja) * 1998-02-10 1999-08-27 Matsushita Electric Ind Co Ltd 高密度配線形成用基板とその製造方法及び高密度配線基板の製造方法
JP2005026313A (ja) * 2003-06-30 2005-01-27 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP2007180381A (ja) * 2005-12-28 2007-07-12 Tdk Corp 多層基板及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018081952A (ja) * 2016-11-14 2018-05-24 国立研究開発法人産業技術総合研究所 電子装置

Also Published As

Publication number Publication date
JP6416520B2 (ja) 2018-10-31

Similar Documents

Publication Publication Date Title
US20130015444A1 (en) Evaporation mask, method of manufacturing evaporation mask, electronic device, and method of manufacturing electronic device
JP2018501650A5 (ja)
TW201311070A (zh) 顯示裝置及其製造方法
JP2005531134A5 (ja)
KR20100019375A (ko) 유기 박막 트랜지스터, 그 제조 방법, 및 전자 디바이스
TW200913336A (en) Semiconductor device, manufacturing method thereof and image display device
JP2005228304A5 (ja)
US9847250B2 (en) Flexible display and method of manufacturing the same
WO2005098801A1 (ja) 表示装置
CN109643189A (zh) 印刷布线
JP2011100831A (ja) 半導体装置及び半導体装置を用いた表示装置
JP6416520B2 (ja) 伸縮性基板及び回路基板
KR20140026422A (ko) 픽셀 커패시터
JP6043295B2 (ja) 電子デバイス
US20120168790A1 (en) Display device structure and manufacturing method thereof
US10629654B2 (en) Thin film transistor array formed substrate, image display device substrate and manufacturing method of thin film transistor array formed substrate
JP6311473B2 (ja) 圧力センサ装置
KR101755239B1 (ko) 적층체, 고립된 금속 패턴의 양극 산화 처리 방법, 및 그 방법을 이용한 유기박막 트랜지스터 회로의 제조방법
WO2010104005A1 (ja) 薄膜トランジスタの製造方法、及び薄膜トランジスタ
US20120193656A1 (en) Display device structure and manufacturing method thereof
CN100477310C (zh) 有机半导体器件
JP6226262B2 (ja) フレキシブル配線基板の実装構造及びその製造方法
CN108471677B (zh) 触摸屏的制作方法和触摸屏、电子设备
JP2016063011A (ja) 伸縮性基板及び回路基板
JP5853421B2 (ja) 表示装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170627

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180329

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180531

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180911

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181004

R151 Written notification of patent or utility model registration

Ref document number: 6416520

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees