JP2016015717A - インピーダンス整合のための回路及び方法 - Google Patents

Abstract

【課題】
出力インピーダンスを整合あるいは近似的に整合させる回路を提供する。
【解決手段】
回路は、出力回路出力インピーダンスを有する出力回路と制御回路とを含み得る。出力回路は、出力端子と該出力端子におけるドライバ回路出力インピーダンスとを有するドライバ回路を含み得る。出力回路はまた、調整可能なインピーダンスを有する調整可能インピーダンス回路を含み得る。調整可能インピーダンス回路は、ドライバ回路の出力端子と信号伝送線路との間に結合され得る。出力回路出力インピーダンスは、ドライバ回路出力インピーダンスと調整可能なインピーダンスとに基づき得る。制御回路は、調整可能インピーダンス回路に結合され得る。制御回路は、出力回路出力インピーダンスが特定のインピーダンスと略等しくなるように、調整可能インピーダンス回路の調整可能なインピーダンスを調整するよう構成され得る。
【選択図】 図１

Description

ここに開示される実施形態は、インピーダンス整合ドライバに関する。

多くの回路は、今日、チャンネル上で受信器に信号を送信する高速送信器の使用を伴っている。信号がチャンネル上で伝送されるとき、信号が歪まされて、信号に含まれる情報が改変されてしまうようになることがある。チャンネルにおける信号の歪みの１つの原因は、送信器の出力とチャンネルの入力との間のインピーダンス不整合に因るものである。送信器の出力とチャンネルの入力との間で整合を取ることは、送信器の出力を覗き込んだインピーダンス（例えば送信器の出力インピーダンス）が、チャンネルの入力を覗き込んだインピーダンス（例えば、チャンネルの入力インピーダンス）と整合あるいは近似的に整合するときに達成され得る。

本願にて特許請求される事項は、上述のような欠点を解決したり上述のような環境においてのみ動作したりする実施形態に限定されるものではない。むしろ、この背景技術は、ここに記載される一部の実施形態が実施され得る一例に係る技術分野を例示するために提示されるに過ぎない。

一実施形態の一態様によれば、出力インピーダンスを整合あるいは近似的に整合させる回路が提供される。

一実施形態の一態様によれば、回路は、出力回路出力インピーダンスを有する出力回路と制御回路とを含み得る。出力回路は、出力端子と該出力端子におけるドライバ回路出力インピーダンスとを有するドライバ回路を含み得る。出力回路はまた、調整可能なインピーダンスを有する調整可能インピーダンス回路を含み得る。調整可能インピーダンス回路は、ドライバ回路の出力端子と信号伝送線路との間に結合され得る。出力回路出力インピーダンスは、ドライバ回路出力インピーダンスと調整可能なインピーダンスとに基づき得る。制御回路は、調整可能インピーダンス回路に結合され得る。制御回路は、出力回路出力インピーダンスが特定のインピーダンスと略等しくなるように、調整可能インピーダンス回路の調整可能なインピーダンスを調整するよう構成され得る。

実施形態の目的及び利点は、少なくとも請求項にて特定的に列挙される要素、機構及び組み合わせによって、実現され達成されることになる。

理解されるように、以上の概要説明及び以下の詳細説明はどちらも、例示的且つ説明的なものであり、特許請求に係る本発明を限定するものではない。

以下の図を含む添付図面を使用して、更なる具体性及び詳細性をもって、実施形態例の記述及び説明を行う。
インピーダンス整合用の回路の一例を示す図である。 インピーダンス整合用の回路の他の一例を示す図である。 インピーダンス整合用の回路の他の一例を示す図である。 インピーダンス整合用の回路の他の一例を示す図である。 インピーダンスを整合する方法の一例を示すフローチャートである。

一実施形態の一態様によれば、送信器の出力インピーダンスを、該送信器に結合されるチャンネルの入力インピーダンスと整合あるいは近似的に整合させる回路が開示される。特に、出力回路の出力インピーダンスの変化を決定し、この出力インピーダンスの変化に基づいて、出力回路に含められた調整可能なインピーダンスを、出力回路の出力インピーダンスが特定のインピーダンスと整合あるいは略整合するように調整するように構成され得る回路が開示される。一部の実施形態において、特定のインピーダンスは、出力回路の出力に結合されるチャンネルの入力インピーダンスとし得る。

本開示に係る実施形態を、添付図面を参照して説明する。

図１は、ここに記載される少なくとも１つの実施形態に従って構成された、インピーダンス整合用の一例に係る回路１００を示す図である。回路１００は、ドライバ回路１２０と調整可能インピーダンス回路１３０とを含んだ出力回路１１０を含み得る。回路１００は更に、制御回路１４０、信号伝送線路１５２、及び負荷１５０を含み得る。

出力回路１１０は、信号を受信するように構成される入力端子１０２と、出力端子１０４とを含み得る。出力端子１０４は出力インピーダンスを有し得る。出力端子１０４は信号伝送線路１５２に結合され得る。信号伝送線路１５２は入力インピーダンスを有し得る。信号伝送線路１５２はまた、負荷１５０に結合され得る。出力回路１１０は、入力端子１０２上で信号を受信するとともに、該信号を出力端子１０４上で信号伝送線路１５２を介して負荷１５０へと駆動するように構成され得る。

ドライバ回路１２０は、入力端子１２２及び出力端子１２４を含み得る。入力端子１２２は、出力回路１１０の入力端子１０２に結合されて、入力端子１０２上の入力信号を受信するように構成され得る。ドライバ回路１２０は、入力端子１０２上の入力信号を出力端子１２４へと駆動するように構成され得る。ドライバ回路１２０は更に、出力端子１２４において出力インピーダンスを有し得る。出力端子１２４は、調整可能インピーダンス回路１３０の入力端子１３２に結合され得る。

調整可能インピーダンス回路１３０は、入力端子１３２及び出力端子１３４を含み得る。出力端子１３４は、ドライバ回路１２０によって駆動された信号が負荷１５０へと信号伝送線路１５２に駆動されるように、信号伝送線路１５２に結合され得る。一部の実施形態において、負荷１５０は抵抗負荷とし得る。

調整可能インピーダンス回路１３０は、調整可能なインピーダンスを有し得る。調整可能なインピーダンスの値は、制御回路１４０から調整可能インピーダンス回路１３０に提供されるインピーダンス調整電圧に基づいて調整され得る。例えば、一部の実施形態において、インピーダンス調整電圧の電圧上昇が、調整可能なインピーダンスを低減させ得る。代わりに、あるいは加えて、インピーダンス調整電圧の電圧低下が、調整可能なインピーダンスを増大させ得る。

出力回路１１０の出力インピーダンスは、調整可能インピーダンス回路１３０の調整可能なインピーダンスの値とドライバ回路１２０の出力インピーダンスとの積となり得る。

制御回路１４０は、調整可能インピーダンス回路１３０に結合されて、調整可能インピーダンス回路１３０のインピーダンスを調整するために、調整可能インピーダンス回路１３０にインピーダンス調整電圧を提供するように構成され得る。一部の実施形態において、制御回路１４０は、出力回路１１０の出力インピーダンスの変化に基づいてインピーダンス調整電圧を生成し得る。これら及びその他の実施形態において、生成されるインピーダンス調整電圧は、出力回路１１０の出力インピーダンスが特定のインピーダンスと略同じ又は同じインピーダンスを維持するように、調整可能インピーダンス回路１３０の調整可能な電圧を調整するように構成され得る。故に、制御回路１４０は、ドライバ回路１２０の出力インピーダンスの変化を補償するように、調整可能インピーダンス回路１３０の調整可能なインピーダンスを調整するように構成され得る。

一部の実施形態において、上記特定のインピーダンスは、信号伝送線路１５２の入力インピーダンスと一致あるいは略一致し得る。例えば、信号伝送線路１５２の入力インピーダンスは、２５Ω、５０Ω、７５Ω、１００Ω、又は何らかの他のインピーダンスとし得る。特定のインピーダンスが入力インピーダンスと略一致するとは、特定のインピーダンスが入力インピーダンスのプラス又はマイナス１０パーセントであることを指し示す。

一部の状況において、ドライバ回路１２０の出力インピーダンスは、とりわけ、例えば温度又は電源電圧の変化などの、回路１００における変動に起因して変化し得る。代わりに、あるいは加えて、ドライバ回路１２０の出力インピーダンスは、製造中のプロセスバラつきに起因して、製造後に特定のインピーダンスから僅かに異なるものとなり得る。制御回路１４０は、ドライバ回路１２０のこれら及びその他の種類の出力インピーダンス変化を補償し得る。

回路１００には、本開示の範囲を逸脱することなく、変更、付加又は省略が為され得る。例えば、一部の実施形態において、回路１００は、更なる受動回路コンポーネント又は能動回路コンポーネントを含んでいてもよい。他の一例として、回路１００は、差動信号用に構成されてもよい。これら及びその他の実施形態において、出力回路１１０が差動信号の第１の信号を駆動し、第２の出力回路が差動信号の第２の信号を駆動し得る。第２の出力回路は、第２の調整可能インピーダンス回路を含み得る。第２の調整可能インピーダンス回路の調整可能なインピーダンスが、制御回路１４０によって制御され得る。

図２は、ここに記載される少なくとも１つの実施形態に従って構成された、インピーダンス整合用の他の一例に係る回路２００を示す図である。回路２００は、ドライバ回路２２０と調整可能インピーダンス回路２３０とを含んだ出力回路２１０を含み得る。回路２００は更に、制御回路２４０、信号伝送線路２７０、及び負荷２８０を含み得る。

出力回路２１０は、信号伝送線路２７０に結合されるとともに、信号を受信して該信号を信号伝送線路２７０に沿って負荷２８０へと駆動するように構成され得る。出力回路２１０は、ドライバ回路２２０の出力インピーダンスと調整可能インピーダンス回路２３０とに基づく出力インピーダンスを有し得る。

ドライバ回路２２０は、入力端子及び出力端子を含み得る。該出力端子は、調整可能インピーダンス回路２３０に結合され得る。ドライバ回路２２０は、その入力端子上の信号をその出力端子へと駆動するように構成され得る。ドライバ回路２２０は更に、その出力端子において出力インピーダンスを有し得る。

調整可能インピーダンス回路２３０は、第１及び第２のトランジスタ２３２及び２３４を含み得る。第１及び第２のトランジスタ２３２及び２３４の各々は、ゲート端子、ソース端子、及びドレイン端子を含み得る。図２に例示するように、ソース端子は、矢印を有する端子とすることができ、ゲート端子は平行な横線を有する端子とすることができ、ドレイン端子はもう１つの端子とすることができる。

第１及び第２のトランジスタ２３２及び２３４のソース端子は、ドライバ回路２２０の出力端子に結合され得る。第１及び第２のトランジスタ２３２及び２３４のドレイン端子は、信号伝送線路２７０に結合され得る。第１及び第２のトランジスタ２３２及び２３４のゲートは、制御回路２４０に結合され得る。一部の実施形態において、第１のトランジスタ２３２はｐ型トランジスタとすることができ、第２のトランジスタ２３４はｎ型トランジスタとすることができる。

第１及び第２のトランジスタ２３２及び２３４のゲートの電圧が或るレベルに保持されることで、例えば論理的ハイ（高）状態などの第１状態にある信号がドライバ回路２２０によって駆動されるときに、第１のトランジスタ２３２のソース端子の電圧の変化が、第１のトランジスタ２３２を導通（例えば、ターンオン）させて、第１状態にある信号を信号伝送線路２７０に渡させるようにし得る。代わりに、あるいは加えて、信号がドライバ回路２２０によって例えば論理的ロー（低）状態などの第２状態にて駆動されるとき、第２のトランジスタ２３４のソース端子の電圧の変化が、第２のトランジスタ２３４を導通させて、第２状態にある信号を信号伝送線路２７０に渡させ得る。

第１及び第２のトランジスタ２３２及び２３４のインピーダンスは調整可能とし得る。一部の実施形態において、第１及び第２のトランジスタ２３２及び２３４のインピーダンスは、第１及び第２のトランジスタそれぞれのゲートに印加される第１及び第２のインピーダンス調整電圧を調整することによって調整され得る。例えば、第１及び第２のトランジスタ２３２及び２３４のソース端子とドレイン端子との間のインピーダンス（例えば、抵抗など）は、第１及び第２のトランジスタそれぞれのゲートに印加される第１及び第２のインピーダンス調整電圧に基づいて変化し得る。第１及び第２のトランジスタのチャネルのインピーダンスの変化が、第１及び第２のトランジスタ２３２及び２３４のドレインにおけるインピーダンスの変化、ひいては、調整可能インピーダンス回路２３０の出力インピーダンスの変化を生じさせ得る。

第１及び第２のトランジスタ２３２及び２３４のインピーダンスを調整することにより、制御回路２４０によって出力回路２１０の出力インピーダンスが調整され得る。特に、出力回路２１０の出力インピーダンスは、出力回路２１０の出力インピーダンスが、例えば信号伝送線路２７０の入力インピーダンスなどの特定のインピーダンスと整合あるいは近似的に整合するように調整され得る。

制御回路２４０は、それぞれ第１及び第２のトランジスタ２３２及び２３４に印加される第１及び第２のインピーダンス調整電圧を制御するように構成され得る。一部の実施形態において、制御回路２４０は、特定のインピーダンスに対する出力回路２１０の出力インピーダンスの変化を検出するように構成され得る。出力インピーダンスの変化を検出した後、制御回路２４０は、出力回路２１０の出力インピーダンスが特定のインピーダンスと整合あるいは略整合するまで、第１及び第２のトランジスタ２３２及び２３４に印加される第１及び第２のインピーダンス調整電圧を調整して出力回路２１０の出力インピーダンスを調整し得る。

出力インピーダンスの変化を検出するために、また、第１及び第２のインピーダンス調整電圧を調整するために、制御回路２４０は、第１部分２５０及び第２部分２６０を含み得る。

第１部分２５０は、出力回路２１０によって駆動される信号が第１状態にあるときに、出力回路２１０の出力インピーダンスの変化を検出するように構成され得る。例えば、第１状態は、信号のハイ状態又は論理的ハイ状態とし得る。第１部分２５０は、出力回路２１０の出力インピーダンスの変化に基づいて、第１のトランジスタ２３２のインピーダンスを調整するための第１のインピーダンス調整電圧を調整し得る。

第２部分２６０は、出力回路２１０によって駆動される信号が第２状態にあるときに、出力回路２１０の出力インピーダンスの変化を検出するように構成され得る。例えば、第２状態は、信号のロー状態又は論理的ロー状態とし得る。そして、第２部分２６０は、出力回路２１０の出力インピーダンスの変化に基づいて、第２のトランジスタ２３４のインピーダンスを調整するための第２のインピーダンス調整電圧を調整し得る。斯くして、制御回路２４０は、第１及び第２のトランジスタ２３２及び２３４を個別に調整して、出力回路２１０の出力インピーダンスの変化を、それらの変化が出力回路２１０によって駆動される信号の変化状態に一致しないときであっても補償し得る。

第１部分２５０は、第１のインピーダンス回路２５２、第１の複製（レプリカ）出力回路２５４、及び第１の比較回路２５６を含み得る。第１のインピーダンス回路２５２は、第１の比較回路２５６に結合され得る。第１の複製出力回路２５４は、第１の比較回路２５６に結合され得る。第１の比較回路２５６は、調整可能インピーダンス回路２３０の第１のトランジスタ２３２のゲートに結合され得る。

第１のインピーダンス回路２５２は、上記の特定のインピーダンスに関係する出力インピーダンスを有し得る。一部の実施形態において、第１のインピーダンス回路２５２は、特定のインピーダンスに一致あるいは略一致する出力インピーダンスを有し得る。これら及びその他の実施形態において、特定のインピーダンスは、信号伝送線路２７０の入力インピーダンスに一致あるいは略一致し得る。第１のインピーダンス回路２５２を用いて、第１のインピーダンス電圧が生成され得る。第１のインピーダンス電圧は、第１の比較回路２５６に提供され得る。第１のインピーダンス電圧のレベルは、特定のインピーダンスに略一致、一致、あるいは関係する出力インピーダンスを有する回路によって生成される電圧を表し得る。特に、第１のインピーダンス電圧は、特定のインピーダンスを通り抜ける信号が例えばハイ状態又は論理的ハイ状態などの第１状態にあるときに、特定のインピーダンスに略一致、一致、あるいは関係する出力インピーダンスを有する回路によって生成される電圧、を表し得る。

第１の複製出力回路２５４は、出力回路２１０のスケーリングされたレプリカとし得る。第１の複製出力回路２５４は、ドライバ回路２２０のスケーリングされたレプリカである第１の複製ドライバ回路２５８と、調整可能インピーダンス回路２３０のスケーリングされたレプリカである第１の複製調整可能インピーダンス回路２５９とを含み得る。第２のインピーダンス電圧が、第１の複製出力回路２５４の出力インピーダンスに基づいて生成されて、第１の比較回路２５６に提供され得る。

第１の複製ドライバ回路２５８は、ドライバ回路２２０によって駆動される例えばハイ状態又は論理的ハイ状態などの第１状態の信号と同等あるいは等価な信号を駆動するように構成され得る。第１の複製ドライバ回路２５８が、ドライバ回路２２０と同じであるようにスケーリングされるとき、第１の複製ドライバ回路２５８及びドライバ回路２２０は同じであるとすることができ、あるいは製造公差内で略同じであるとすることができる。第１の複製ドライバ回路２５８が、ドライバ回路２２０とは異なるようにスケーリングされるとき、第１の複製ドライバ回路２５８及びドライバ回路２２０は同じ又は略同じ論理回路を含み得るが、ドライバ回路２２０内の１つ以上のトランジスタは、第１の複製ドライバ回路２５８内のトランジスタのチャネルの幅より大きい幅を有するチャネルを有し得る。これら及びその他の実施形態において、第１の複製ドライバ回路２５８及びドライバ回路２２０は、同様あるいは同じ構成の能動及び／又は受動コンポーネント群を用いて同様あるいは同じ機能を含み得る。第１の複製ドライバ回路２５８とドライバ回路２２０との間の違いは、第１の複製ドライバ回路２５８及びドライバ回路２２０に含まれるトランジスタのチャネル幅の違いとし得る。

第１の複製調整可能インピーダンス回路２５９は、調整可能インピーダンス回路２３０と同様に動作し得る。特に、第１の複製調整可能インピーダンス回路２５９は、調整可能インピーダンス回路２３０に提供される第１及び第２のインピーダンス調整電圧を受信し得る。第１及び第２のインピーダンス調整電圧は、これらが調整可能インピーダンス回路２３０の調整可能なインピーダンスを調整するのと同様の手法で、第１の複製調整可能インピーダンス回路２５９の調整可能なインピーダンスを調整し得る。

第１の複製調整可能インピーダンス回路２５９が、調整可能インピーダンス回路２３０と同じであるようにスケーリングされるとき、第１の複製調整可能インピーダンス回路２５９及び調整可能インピーダンス回路２３０は同じであるとすることができ、あるいは製造公差内で略同じであるとすることができる。第１の複製調整可能インピーダンス回路２２５９が、調整可能インピーダンス回路２３０とは異なるようにスケーリングされるとき、第１の複製調整可能インピーダンス回路２５９及び調整可能インピーダンス回路２３０は同じ又は略同じ論理回路を含み得るが、調整可能インピーダンス回路２３０内の１つ以上のトランジスタは、第１の複製調整可能インピーダンス回路２５９内のトランジスタのチャネルの幅より大きい幅を有するチャネルを含み得る。これら及びその他の実施形態において、第１の複製調整可能インピーダンス回路２５９及び調整可能インピーダンス回路２３０は、同じ又は略同じ構成の能動及び／又は受動コンポーネント群を用いて同じ又は略同じ機能を含み得る。第１の複製調整可能インピーダンス回路２５９と調整可能インピーダンス回路２３０との間の違いは、第１の複製調整可能インピーダンス回路２５９及び調整可能インピーダンス回路２３０に含まれるトランジスタのチャネル幅の違いとし得る。

第１の複製出力回路２５４が出力回路２１０とは異なるようにスケーリングされる実施形態において、第１のインピーダンス回路２５２は、第１の複製出力回路２５４と出力回路２１０との間の比に基づいて、上記の特定のインピーダンスに関係し得る。例えば、特定のインピーダンスが５０Ωであると仮定する。第１のインピーダンス回路２５２が２００Ωであるとき、第１の複製出力回路２５４と出力回路２１０との間の比は４となり得る。結果として、出力回路２１０内のトランジスタのチャネル幅は、第１の複製出力回路２５４内のトランジスタのチャネル幅の４倍とし得る。第１のインピーダンス回路２５２のインピーダンスを増大させることは、第１のインピーダンス電圧が生成されるときに電流を低減させ、それにより、回路２００の電力消費を低減させ得る。また、第１のインピーダンス回路２５２及び出力回路２１０のスケーリングは、回路２００の電力消費を低減させること以外に、回路２００の動作に影響を及ぼさないものとし得る。

第１の比較回路２５６は、第１及び第２のインピーダンス電圧を受信するように構成され得る。第１の比較回路２５６は、第１及び第２のインピーダンス電圧の比較に基づいて、第１のインピーダンス調整電圧を生成し得る。第１の比較回路２５６は、第１のインピーダンス調整電圧を、調整可能インピーダンス回路２３０及び第１の複製調整可能インピーダンス回路２５９に提供するとともに、後述のように、第２部分２６０に提供し得る。第１のインピーダンス調整電圧を第１の複製調整可能インピーダンス回路２５９に提供することは、第１の複製調整可能インピーダンス回路２５９に基づいて生成された第２のインピーダンス電圧を用いて第１のインピーダンス調整電圧を生成しているので、フィードバックループを作り出し得る。

第１部分２５０の動作の一例は、出力回路２１０と第１のインピーダンス回路２５２とに適用されるスケーリング比が１であると仮定すると、以下の通りである。初めに、第１の比較回路２５６が第１及び第２のインピーダンス電圧を受信し得る。第１及び第２のインピーダンス電圧が略同じ又は同じであるとき、第１の比較回路２５６は、第１のインピーダンス調整電圧を維持し得る。第１及び第２のインピーダンス電圧が略同じであるとき、第１の複製出力回路２５４の出力インピーダンスと、第１のインピーダンス回路２５２の出力インピーダンスとが略同じである。第１の複製出力回路２５４は出力回路２１０のレプリカであるので、出力回路２１０の出力インピーダンスは特定のインピーダンスを略同じであり得る。

温度、電圧、又は回路２００の何らかのその他の観点における変化は、出力回路２１０の出力インピーダンスが変化することを引き起こし得る。第１の複製出力回路２５４は出力回路２１０のレプリカであるので、第１の複製出力回路２５４の出力インピーダンスも変化し得る。第１の複製出力回路２５４の出力インピーダンスの変化は、第２のインピーダンス電圧の変化を生じさせて、第２のインピーダンス電圧が第１のインピーダンス電圧と一致も略一致もしないようにさせ得る。斯くして、第１部分２５０は、出力回路２１０の出力インピーダンスの変化、特に、ドライバ回路２２０によって駆動される信号が第１状態にあるときの出力回路２１０の出力インピーダンスの変化を検出し得る。

第１及び第２のインピーダンス電圧の間の差に基づき、第１の比較回路２５６が第１のインピーダンス調整電圧を調整し得る。第１のインピーダンス調整電圧の変化は、信号が第１状態にあるときの第１の複製出力回路２５４及び出力回路２１０の出力インピーダンスの変化を生じさせ得る。第１の比較回路２５６は、第１の複製出力回路２５４の出力インピーダンスが第１のインピーダンス回路２５２の出力インピーダンスと一致あるいは略一致する（これは、第１及び第２のインピーダンス電圧が同じ又は略同じであることに基づく）まで、第１のインピーダンス調整電圧を調整し続け得る。第１のインピーダンス回路２５２の出力インピーダンスは特定のインピーダンスと一致あるいは略一致し、且つ第１の複製出力回路２５４の出力インピーダンスは出力回路２１０の出力インピーダンスと一致あるいは略一致するので、信号が第１状態にあるとき、出力回路２１０の出力インピーダンスが特定のインピーダンスと一致あるいは略一致し得る。第１及び第２のインピーダンス電圧が一致あるいは略一致した後、第１の比較回路２５６は、出力回路２１０の出力インピーダンスが特定のインピーダンスと一致あるいは略一致し続け得るように、第１のインピーダンス調整電圧を維持し得る。

一部の実施形態において、製造バラつきに起因して、回路２００に最初に電力が供給されるとき、出力回路２１０及び第１の複製出力回路２５４の出力インピーダンスが、特定のインピーダンス及び第１のインピーダンス回路２５２の出力インピーダンスと異なることがある。第１部分２５０は、上述のように作用して、ドライバ回路２２０によって駆動される信号が第１状態にあるときに、出力回路２１０の出力インピーダンスを特定のインピーダンスと一致あるいは略一致させるように、第１のトランジスタ２３２の出力インピーダンスを調整し得る。

第１のインピーダンス回路２５２及び出力回路２１０が、特定のインピーダンス及び第１の複製出力回路２５４に対してスケーリングされるとき、スケーリングが相殺することで、回路２００が、上述と同様に動作して、信号が第１状態にあるときの出力回路２１０の出力インピーダンスを特定のインピーダンスと一致あるいは略一致させるようにし得る。

第２部分２６０は、第２のインピーダンス回路２６２、第２の複製（レプリカ）出力回路２６４、及び第２の比較回路２６６を含み得る。第２のインピーダンス回路２６２は、第２の比較回路２６６に結合され得る。第２の複製出力回路２６４は、第２の比較回路２６６に結合され得る。第２の比較回路２６６は、調整可能インピーダンス回路２３０の第２のトランジスタ２３４のゲートに結合され得る。

第２のインピーダンス回路２６２は、上記の特定のインピーダンスに関係する出力インピーダンスを有し得る。一部の実施形態において、第２のインピーダンス回路２６２は、特定のインピーダンスに等しい又は略等しい出力インピーダンスを有し得る。これら及びその他の実施形態において、特定のインピーダンスは、信号伝送線路２７０の入力インピーダンスに等しい又は略等しいとし得る。第２のインピーダンス回路２６２を用いて、第３のインピーダンス電圧が生成され得る。第３のインピーダンス電圧は、第２の比較回路２６６に提供され得る。第３のインピーダンス電圧のレベルは、特定のインピーダンスに略等しい、等しい、あるいは関係する出力インピーダンスを有する回路によって生成される電圧を表し得る。特に、第３のインピーダンス電圧は、特定のインピーダンスを通り抜ける信号が例えばロー状態又は論理的ロー状態などの第２状態にあるときに、特定のインピーダンスに略等しい、等しい、あるいは関係する出力インピーダンスを有する回路によって生成される電圧、を表し得る。

第２の複製出力回路２６４は、出力回路２１０のスケーリングされたレプリカとし得る。第２の複製出力回路２６４は、ドライバ回路２２０のスケーリングされたレプリカである第２の複製ドライバ回路２６８と、調整可能インピーダンス回路２３０のスケーリングされたレプリカである第２の複製調整可能インピーダンス回路２６９とを含み得る。第４のインピーダンス電圧が、第２の複製出力回路２６４に基づいて生成されて、第２の比較回路２６６に提供され得る。

第２の複製ドライバ回路２６８は、ドライバ回路２２０によって駆動される例えばロー状態又は論理的ロー状態などの第２状態の信号と同等あるいは等価な信号を駆動するように構成され得る。第２の複製ドライバ回路２６８が、ドライバ回路２２０と同じであるようにスケーリングされるとき、第２の複製ドライバ回路２６８及びドライバ回路２２０は同じであるとすることができ、あるいは製造公差内で略同じであるとすることができる。第２の複製ドライバ回路２６８が、ドライバ回路２２０とは異なるようにスケーリングされるとき、第２の複製ドライバ回路２６８及びドライバ回路２２０は同じ又は略同じ論理回路を含み得るが、ドライバ回路２２０内の１つ以上のトランジスタは、第２の複製ドライバ回路２６８内のトランジスタのチャネルの幅より大きい幅を有するチャネルを有し得る。これら及びその他の実施形態において、第２の複製ドライバ回路２６８及びドライバ回路２２０は、同様あるいは同じ構成の能動及び／又は受動コンポーネント群を用いて同様あるいは同じ機能を含み得る。第２の複製ドライバ回路２６８とドライバ回路２２０との間の違いは、第２の複製ドライバ回路２６８及びドライバ回路２２０に含まれるトランジスタのチャネル幅の違いとし得る。

第２の複製調整可能インピーダンス回路２６９は、調整可能インピーダンス回路２３０と同様に動作し得る。特に、第２の複製調整可能インピーダンス回路２６９は、調整可能インピーダンス回路２３０に提供される第１及び第２のインピーダンス調整電圧を受信し得る。第１及び第２のインピーダンス調整電圧は、これらが調整可能インピーダンス回路２３０の調整可能なインピーダンスを調整するのと同様の手法で、第２の複製調整可能インピーダンス回路２６９の調整可能なインピーダンスを調整し得る。

第２の複製調整可能インピーダンス回路２６９が、調整可能インピーダンス回路２３０と同じであるようにスケーリングされるとき、第２の複製調整可能インピーダンス回路２６９及び調整可能インピーダンス回路２３０は同じであるとすることができ、あるいは製造公差内で略同じであるとすることができる。第２の複製調整可能インピーダンス回路２６９が、調整可能インピーダンス回路２３０とは異なるようにスケーリングされるとき、第２の複製調整可能インピーダンス回路２６９及び調整可能インピーダンス回路２３０は同じ又は略同じ論理回路を含み得るが、調整可能インピーダンス回路２３０内の１つ以上のトランジスタは、第２の複製調整可能インピーダンス回路２６９内のトランジスタのチャネルの幅より大きい幅を有するチャネルを含み得る。これら及びその他の実施形態において、第２の複製調整可能インピーダンス回路２６９及び調整可能インピーダンス回路２３０は、同じ又は略同じ構成の能動及び／又は受動コンポーネント群を用いて同じ又は略同じ機能を含み得る。第２の複製調整可能インピーダンス回路２６９と調整可能インピーダンス回路２３０との間の違いは、第２の複製調整可能インピーダンス回路２６９及び調整可能インピーダンス回路２３０に含まれるトランジスタのチャネル幅の違いとし得る。

第２の複製出力回路２６４が出力回路２１０とは異なるようにスケーリングされる実施形態において、第２のインピーダンス回路２６２は、第１部分２５０内の要素に関して上述したのと同様に、第２の複製出力回路２６４と出力回路２１０との間の比に基づいて、上記の特定のインピーダンスに関係し得る。

第２の比較回路２６６は、第３及び第４のインピーダンス電圧を受信するように構成され得る。第２の比較回路２６６は、第３及び第４のインピーダンス電圧の比較に基づいて、第２のインピーダンス調整電圧を生成し得る。第２の比較回路２６６は、第２のインピーダンス調整電圧を、調整可能インピーダンス回路２３０、第１の複製調整可能インピーダンス回路２５９、及び第２の複製調整可能インピーダンス回路２６９に提供し得る。第２のインピーダンス調整電圧を第２の複製調整可能インピーダンス回路２６９に提供することは、第２の複製調整可能インピーダンス回路２６９に基づいて生成された第４のインピーダンス電圧を用いて第２のインピーダンス調整電圧を生成しているので、フィードバックループを作り出し得る。

第２部分２６０は、第１部分２５０に関して上述したのと同様に動作して、ドライバ回路２２０によって駆動される信号が第２状態にあるときの出力回路２１０の出力インピーダンスの変化を検出し、出力回路２１０の出力インピーダンスが特定のインピーダンスに一致あるいは略一致し続け得るように、第２のインピーダンス調整電圧を然るべく調整し得る。

第１部分２５０が第１のインピーダンス調整電圧を調整し、第２部分２６０が第２のインピーダンス調整電圧を調整することで、第１状態又は第２状態の何れにある信号を駆動するときにも、出力回路２１０の出力インピーダンスが特定のインピーダンスに整合あるいは略整合するように調整され得る。

回路２００には、本開示の範囲を逸脱することなく、変更、付加又は省略が為され得る。例えば、一部の実施形態において、回路２００は、１つ以上の受動回路素子又は能動回路素子を含んでいてもよい。他の一例として、回路２００は、差動信号用に構成されてもよい。これら及びその他の実施形態において、出力回路２１０が差動信号の第１の信号を駆動し、第２の出力回路が差動信号の第２の信号を駆動し得る。第２の出力回路は、制御回路２４０によってインピーダンスが制御される第２の調整可能インピーダンス回路を含み得る。

図３は、ここに記載される少なくとも１つの実施形態に従って構成された、インピーダンス整合用の他の一例に係る回路３００を示す図である。回路３００は、差動信号用に構成され得る。結果として、回路３００は第１の出力回路３１０及び第２の出力回路３１２を含み得る。第２の出力回路３１２は、第１の出力回路３１０のレプリカとし得る。第１の出力回路３１０は、差動信号の第１の信号を駆動するように構成されることができ、第２の出力回路３１２は、同様に差動信号の第２の信号を駆動するように構成されることができる。

また、第１及び第２の出力回路３１０及び３１２は、特定のインピーダンスに整合するように調整され得る出力インピーダンスを有し得る。第１及び第２の出力回路３１０及び３１２は各々、図２の出力回路２１０と同様とすることができ、ここでは更なる説明は提示しないこととする。

第１の出力回路３１０は、第１の負荷３９６に結合される第１の信号伝送線路３０６に結合され得る。第２の出力回路３１２は、第２の負荷３９８に結合される第２の信号伝送線路３０８に結合され得る。一部の実施形態において、特定のインピーダンスは、第１の信号伝送線路３０６及び第２の信号伝送線路３０８の入力インピーダンスとし得る。

回路３００は更に、第１及び第２の出力回路３１０及び３１２に結合された制御回路３２０を含み得る。制御回路３２０は、動作的に、図２の制御回路２４０と同様とし得る。しかしながら、図３は、制御回路３２０の様々な要素の更なる細部を例示している。

制御回路３２０は、第１部分３３０及び第２部分３５０を含んでいる。第１部分３３０は、図２の第１部分２５０と同様とすることができ、第２部分３５０は、図２の第２部分２６０と同様とすることができる。

第１部分３３０は、複製第１ドライバ回路３３２と複製第１調整可能インピーダンス回路３３４とを含んだ複製第１出力回路３３１を含み得る。第１部分３３０は更に、第２の複製第１負荷３３６、第１の差動増幅器３３８、第１の複製第１負荷３４０、及び第１の抵抗３４２を含み得る。

第２部分３５０は、複製第２ドライバ回路３５２と複製第２調整可能インピーダンス回路３５４とを含んだ複製第２出力回路３５１を含み得る。第２部分３５０は更に、第２の複製第２負荷３５６、第２の差動増幅器３５８、第１の複製第２負荷３６０、及び第２の抵抗３６２を含み得る。

第１部分３３０において、第１の抵抗３４２は、電圧源（ＶＣＣ）と第１の差動増幅器３３８の第１の入力との間に結合され得る。第１の抵抗３４２は、図２の第１のインピーダンス回路２５２の一例とし得る。第１の抵抗３４２は、特定のインピーダンスに関係した、第１の差動増幅器３３８の入力で見た抵抗を有し得る。一部の実施形態において、第１の抵抗３４２は、特定のインピーダンスであってもよいし、特定のインピーダンスをスケーリングしたものであってもよい。第１の抵抗３４２と第１の複製第１負荷３４０とが、第１の差動増幅器３３８の第１の入力に供され得る第１のインピーダンス電圧を生成し得る。第１のインピーダンス電圧は、特定のインピーダンスに関係するインピーダンスを表し得る。

第１部分３３０の複製第１ドライバ回路３３２及び複製第１調整可能インピーダンス回路３３４は、図２の第１の複製ドライバ回路２５８及び第１の複製調整可能インピーダンス回路２５９と同様とし得る。複製第１調整可能インピーダンス回路３３４は、第２の複製第１負荷３３６に結合され得る。第２の複製第１負荷３３６は、第１の負荷３９６のレプリカとし得る。第２の複製第１負荷３３６は、複製第１ドライバ回路３３２によって駆動される電流信号を複製第１調整可能インピーダンス回路３３４を介して受信し得る。第２の複製第１負荷３３６は、第１の差動増幅器３３８に供され得る第２のインピーダンス電圧を生成し得る。第２のインピーダンス電圧は、複製第１出力回路３３１の出力インピーダンスを表し得る。

第１の差動増幅器３３８は、第１のインピーダンス電圧と第２のインピーダンス電圧とを比較し、この比較に基づいて第１のインピーダンス調整電圧を生成し得る。一部の実施形態において、第１の差動増幅器３３８は誤差増幅器とし得る。第１のインピーダンス調整電圧は、第１及び第２の出力回路３１０及び３１２の出力インピーダンスと、複製第１出力回路３３１及び複製第２出力回路３５１の出力インピーダンスとを調整し得る。第１部分３３０は更に、上述の図２の第１部分２５０の動作と同様の手法で動作し得る。

第２部分３５０において、第２の抵抗３６２は、グランドと第２の差動増幅器３５８の第１の入力との間に結合され得る。第２の抵抗３６２は、図２の第２のインピーダンス回路２６２の一例とし得る。第２の抵抗３６２は、特定のインピーダンスに関係した、第２の差動増幅器３５８の入力で見た抵抗を有し得る。一部の実施形態において、第２の差動増幅器３５８は誤差増幅器とし得る。一部の実施形態において、第２の抵抗３６２は、特定のインピーダンスであってもよいし、特定のインピーダンスをスケーリングしたものであってもよい。第２の抵抗３６２と第１の複製第２負荷３６０とが、第２の差動増幅器３５８の第１の入力に供され得る第３のインピーダンス電圧を生成し得る。第３のインピーダンス電圧は、特定のインピーダンスに関係するインピーダンスを表し得る。

第２部分３５０の複製第２ドライバ回路３５２及び複製第２調整可能インピーダンス回路３５４は、図２の第２の複製ドライバ回路２６８及び第２の複製調整可能インピーダンス回路２６９と同様とし得る。複製第２調整可能インピーダンス回路３５４は、第２の複製第２負荷３５６に結合され得る。第２の複製第２負荷３５６は、第２の負荷３９８のレプリカとし得る。第２の複製第２負荷３５６は、複製第２ドライバ回路３５２によって駆動される電流信号を複製第２調整可能インピーダンス回路３５４を介して受信し得る。第２の複製第２負荷３５６は、第２の差動増幅器３５８に供され得る第４のインピーダンス電圧を生成し得る。第４のインピーダンス電圧は、複製第２出力回路３５１の出力インピーダンスを表し得る。

第２の差動増幅器３５８は、第３のインピーダンス電圧と第４のインピーダンス電圧とを比較し、この比較に基づいて第２のインピーダンス調整電圧を生成し得る。第２のインピーダンス調整電圧は、第１及び第２の出力回路３１０及び３１２の出力インピーダンスと、複製第１出力回路３３１及び複製第２出力回路３５１の出力インピーダンスとを調整し得る。第２部分３５０は更に、上述の図２の第２部分２６０の動作と同様の手法で動作し得る。

回路３００には、本開示の範囲を逸脱することなく、変更、付加又は省略が為され得る。例えば、一部の実施形態において、回路３００は、１つ以上の更なる能動デバイス又は受動デバイスを含んでいてもよい。代わりに、あるいは加えて、回路３００は第２の出力回路３１２を含んでいなくてもよい。これら及びその他の実施形態において、回路３００はシングルエンド信号用に構成され得る。

図４は、ここに記載される少なくとも１つの実施形態に従って構成された、インピーダンス整合用の回路４００の例を示す図である。回路４００は動作的に図３の回路３００と同様とし得る。回路４００は、図３のドライバ回路の一実装例を示すものとし得る。また、回路４００は、図２及び３の調整可能インピーダンス回路の他の一実装例を示すものとし得る。

回路４００は、第１及び第２のドライバ回路４２０及び４８０と、複製第１ドライバ回路４４０と、複製第２ドライバ回路４６０とを含んでおり、ここでは、これらをドライバ回路４２０、４４０、４６０及び４８０と称することがある。複製第１ドライバ回路４４０は、第１のドライバ回路４２０のスケーリングされたレプリカとし得る。複製第２ドライバ回路４６０は、第２のドライバ回路４８０のスケーリングされたレプリカとし得る。

回路４００は更に、第１及び第２の調整可能インピーダンス回路４１０及び４７０と、複製第１調整可能インピーダンス回路４３０と、複製第２調整可能インピーダンス回路４５０とを含むことができ、ここでは、これらを調整可能インピーダンス回路４１０、４３０、４５０及び４７０と称することがある。複製第１調整可能インピーダンス回路４３０は、第１の調整可能インピーダンス回路４１０のスケーリングされたレプリカとし得る。複製第２調整可能インピーダンス回路４５０は、第２の調整可能インピーダンス回路４７０のスケーリングされたレプリカとし得る。

回路４００は更に、第１及び第２の差動増幅器４３８及び４５８を含むことができ、これらは、図３の第１及び第２の差動増幅器３３８及び３５８と同様とし得る。

ドライバ回路４２０、４４０、４６０及び４８０の各々は、ドライバ回路４２０、４４０、４６０及び４８０がインバータとして動作するように構成された２つのトランジスタを含み得る。特に、ドライバ回路４２０、４４０、４６０及び４８０の各々は、電圧モードのドライバ回路とし得る。トランジスタは各々、ゲート端子、ソース端子、及びドレイン端子を含み得る。図４に例示するように、ソース端子は、矢印を有する端子とすることができ、ゲート端子は平行な線を有する端子とすることができ、ドレイン端子はもう１つの端子とすることができる。

第１のドライバ回路４２０は、第１のトランジスタ４２２及び第２のトランジスタ４２４を含んでいる。第１及び第２のトランジスタ４２２及び４２４のゲートは、信号入力に結合され得る。第１及び第２のトランジスタ４２２及び４２４のドレインは、第１の調整可能インピーダンス回路４１０に結合され得る。第１のトランジスタ４２２のソースは、ＶＣＣに結合され得る。第２のトランジスタ４２４のソースは、グランドに結合され得る。

複製第１ドライバ回路４４０は、第１のトランジスタ４４２及び第２のトランジスタ４４４を含んでいる。第１及び第２のトランジスタ４４２及び４４４のゲートは、グランドに結合され得る。第１及び第２のトランジスタ４４２及び４４４のドレインは、複製第１調整可能インピーダンス回路４３０に結合され得る。第１のトランジスタ４４２のソースは、ＶＣＣに結合され得る。第２のトランジスタ４４４のソースは、グランドに結合され得る。このように構成されて、インバータである複製第１ドライバ回路４４０は、例えばハイ状態又は論理的ハイ状態などの第１状態の信号を出力し得る。

複製第２ドライバ回路４６０は、第１のトランジスタ４６２及び第２のトランジスタ４６４を含んでいる。第１及び第２のトランジスタ４６２及び４６４のゲートは、ＶＣＣに結合され得る。第１及び第２のトランジスタ４６２及び４６４のドレインは、複製第２調整可能インピーダンス回路４５０に結合され得る。第１のトランジスタ４６２のソースは、ＶＣＣに結合され得る。第２のトランジスタ４６４のソースは、グランドに結合され得る。このように構成されて、インバータである複製第２ドライバ回路４６０は、例えばロー状態又は論理的ロー状態などの第２状態の信号を出力し得る。

第２のドライバ回路４８０は、第１のトランジスタ４８２及び第２のトランジスタ４８４を含んでいる。第１及び第２のトランジスタ４８２及び４８４のゲートは、信号入力に結合され得る。第１及び第２のトランジスタ４８２及び４８４のドレインは、第２の調整可能インピーダンス回路４７０に結合され得る。第１のトランジスタ４８２のソースは、ＶＣＣに結合され得る。第２のトランジスタ４８４のソースは、グランドに結合され得る。

調整可能インピーダンス回路４１０、４３０、４５０及び４７０は各々、抵抗を含み得る。例えば、第１の調整可能インピーダンス回路４１０は、第１のドライバ回路４２０と第１の信号伝送線路との間に結合された第１の抵抗４１２を含み得る。第２の調整可能インピーダンス回路４７０は、第２のドライバ回路４８０と第２の信号伝送線路との間に結合された第４の抵抗４７２を含み得る。複製第１調整可能インピーダンス回路４３０は、複製第１ドライバ回路４４０と第１の差動増幅器４３８との間に結合された第２の抵抗４３２を含み得る。複製第２調整可能インピーダンス回路４５０は、複製第２ドライバ回路４６０と第２の差動増幅器４５８との間に結合された第３の抵抗４５２を含み得る。

第１、第２、第３及び第４の抵抗４１２、４３２、４５２及び４７２は各々、それらそれぞれの調整可能インピーダンス回路４１０、４３０、４５０及び４７０の出力インピーダンスに寄与するように構成され得る。結果として、調整可能インピーダンス回路４１０、４３０、４５０及び４７０内のトランジスタによって寄与される出力インピーダンスが減少されるので、調整可能インピーダンス回路４１０、４３０、４５０及び４７０内のトランジスタのサイズが縮小され得る。トランジスタのサイズを縮小することは、調整可能インピーダンス回路４１０、４３０、４５０及び４７０のキャパシタンスを低減させ得る。

さらに、回路４００が第１、第２、第３及び第４の抵抗４１２、４３２、４５２及び４７２を含むとき、調整可能インピーダンス回路４１０、４３０、４５０及び４７０のインピーダンス調整範囲が狭められ得る。例えば、第１、第２、第３及び第４の抵抗４１２、４３２、４５２及び４７２がないと、調整可能インピーダンス回路４１０、４３０、４５０及び４７０は、それらの出力インピーダンスを３０Ωスイング（振れ幅）で調整するように構成され得る。２０Ωの抵抗を含んだ第１、第２、第３及び第４の抵抗４１２、４３２、４５２及び４７２を用いると、調整可能インピーダンス回路４１０、４３０、４５０及び４７０は、それらの出力インピーダンスを１０Ωスイング（振れ幅）で調整するように構成され得る。

回路４００には、本開示の範囲を逸脱することなく、変更、付加又は省略が為され得る。例えば、一部の実施形態において、回路４００は、１つ以上の更なる能動デバイス又は受動デバイスを含んでいてもよい。代わりに、あるいは加えて、回路４００は、第１、第２、第３及び第４の抵抗４１２、４３２、４５２及び４７２を含んでいなくてもよい。

図２、３及び４において、例示のトランジスタは、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）トランジスタとして示されている。以上の説明は、トランジスタの異なる端子を表現するために、ゲート、ソース及びドレインという用語を用いている。これらのゲート、ソース及びドレインなる名称は、より一般的に、ＭＯＳＦＥＴトランジスタ、又は、例えばバイポーラ接合トランジスタ（ＢＪＴ）、接合ゲート型電界効果トランジスタ（ＪＦＥＴ）及び絶縁ゲート型バイポーラトランジスタなどのその他の種類のトランジスタ、の端子を記述するために使用され得る。また、一部の実施形態において、例示したもの以外のｎ型トランジスタ及びｐ型トランジスタの組み合わせも用いられ得る。

図５は、ここに記載される少なくとも１つの実施形態に従って構成された、インピーダンスを整合する方法５００の一例のフローチャートである。方法５００は、一部の実施形態において、例えば図１、２、３及び４の回路１００、２００、３００又は４００などの回路によって実行され得る。個別のブロックとして図示されているが、様々なブロックが、所望の実装に応じて、更なるブロックへと分割され、より少ないブロックへと結合され、あるいは排除されてもよい。

方法５００はブロック５０２で開始し、第１の出力回路の第１の出力インピーダンスの変化が検出され得る。一部の実施形態において、第１の出力インピーダンスの変化を検出することは、特定のインピーダンスに関係するインピーダンス回路インピーダンスを有するインピーダンス回路を用いて第１の電圧を生成することと、第１の出力回路を用いて第２の電圧を生成することとを含み得る。変化を検出することは更に、第１の電圧と第２の電圧とを比較して、第１の電圧と第２の電圧との間の差を決定することを含み得る。第１の出力回路の第１の出力インピーダンスの変化は、第１の電圧と第２の電圧との間の差に基づき得る。

ブロック５０４にて、検出された第１の出力インピーダンスの変化に基づいて、インピーダンス調整信号が生成され得る。一部の実施形態において、上記第２の電圧は、第１の出力回路とこのインピーダンス調整信号とを用いて生成され得る。

ブロック５０６にて、インピーダンス調整信号に基づいて、第２の出力回路（第１の出力回路は、この第２の出力回路のスケーリングされたレプリカである）の第２の出力インピーダンスが、特定のインピーダンスと略一致するように調整され得る。

当業者が認識するように、ここに開示されたこの及びその他のプロセス及び方法に関して、それらプロセス及び方法で実行される機能は、異なる順序で実行されてもよい。また、概説したこれらのステップ及び動作は、単に例として提示したものであり、開示した実施形態の本質を逸脱することなく、これらのステップ及び動作の一部は、必要に応じてのものにされ、より少ないステップ及び動作へと結合され、あるいは更なるステップ及び動作へと展開され得る。

例えば、一部の実施形態において、第１の出力回路は、第２の出力回路のトランジスタ幅と比較した第１の出力回路のトランジスタ幅の第１の比に基づいてスケーリングされた、第２の出力回路のレプリカとし得る。これら及びその他の実施形態において、方法５００は更に、インピーダンス回路インピーダンスと特定のインピーダンスとの間の第２の比に基づいて、第２の出力回路のトランジスタ幅と比較した第１の出力回路のトランジスタ幅の第１の比を調整することを含み得る。

他の一例として、方法５００は更に、第３の出力回路の第３の出力インピーダンスの変化を検出し、検出した第３の出力インピーダンスの変化に基づいて、第２のインピーダンス調整信号を生成することを含んでいてもよい。代わりに、あるいは加えて、方法５００は更に、第２のインピーダンス調整信号に基づいて、第２の出力回路の第４の出力インピーダンスを、特定のインピーダンスと略一致するように調整することを含み得る。これら及びその他の実施形態において、第３の出力回路は、第２の出力回路のスケーリングされたレプリカとし得る。一部の実施形態において、第２の出力回路の第２の出力インピーダンスは、第２の出力回路によって駆動される第１状態の出力信号を通す第２の出力回路の第１の回路素子の、第１の調整可能なインピーダンスとし得る。代わりに、あるいは加えて、第２の出力回路の第４の出力インピーダンスは、第２の出力回路によって駆動される第２状態の出力信号を通す第２の出力回路の第２の回路素子の、第２の調整可能なインピーダンスとし得る。

他の一例として、方法５００は更に、第２の出力回路の第２の出力インピーダンスが調整されるのと同時に、第２の出力回路を用いて出力信号を信号伝送線路上に駆動することを含んでいてもよい。

構造上の機構及び／又は方法上の作用に特有の言葉にて主たる事項を説明してきたが、理解されるべきことには、添付の請求項に規定される事項は必ずしも上述の特有の機構又は作用に限定されるものではない。むしろ、上述の特有の機構及び作用は、請求項を実施する上での形態例として開示されたものである。

ここに記載された全ての例及び条件付きの言葉は、本発明と技術を前進させるために本願の発明者によって与えられる概念とを読者が理解することを支援するための教育的な目的を意図したものであり、そのように具体的に記載した例及び条件への限定ではないと解釈されるべきである。本発明の実施形態を詳細に説明したが、理解されるべきことには、これらの実施形態には、本発明の精神及び範囲を逸脱することなく、様々な変形、代用及び改変が為され得る。

以上の説明に関し、更に以下の付記を開示する。
（付記１） 出力回路出力インピーダンスを有する出力回路であり、
出力端子と、該出力端子におけるドライバ回路出力インピーダンスとを有するドライバ回路、及び
調整可能なインピーダンスを有する調整可能インピーダンス回路であり、該調整可能インピーダンス回路は、前記ドライバ回路の前記出力端子と信号伝送線路との間に結合され、前記出力回路出力インピーダンスが、前記ドライバ回路出力インピーダンスと該調整可能なインピーダンスとに基づく、調整可能インピーダンス回路、
を含む出力回路と、
前記調整可能インピーダンス回路に結合された制御回路であり、前記出力回路出力インピーダンスが特定のインピーダンスと略等しくなるように、前記調整可能インピーダンス回路の前記調整可能なインピーダンスを調整するよう構成された制御回路と、
を有する回路。
（付記２） 前記制御回路は、
前記特定のインピーダンスに関係するインピーダンス回路インピーダンスを有するインピーダンス回路と、
前記出力回路のスケーリングされたレプリカである複製出力回路であり、複製ドライバ回路及び複製調整可能インピーダンス回路を含む複製出力回路と、
前記インピーダンス回路によって生成される第１の電圧と前記複製出力回路によって生成される第２の電圧との比較に基づいて、インピーダンス調整電圧を生成するように構成された比較回路であり、該インピーダンス調整電圧が前記調整可能インピーダンス回路の前記調整可能なインピーダンスを調整する、比較回路と
を含む、付記１に記載の回路。
（付記３） 前記インピーダンス調整電圧は、前記複製出力回路に提供されて、前記複製調整可能インピーダンス回路の複製調整可能インピーダンスを調整するように構成される、付記２に記載の回路。
（付記４） 前記出力回路は、前記特定のインピーダンスに略等しい入力インピーダンスを有する前記信号伝送線路に結合されるように構成され、前記調整可能インピーダンス回路は、前記ドライバ回路と前記信号伝送線路との間に直列に結合された調整可能な抵抗を含む、付記１に記載の回路。
（付記５） 前記ドライバ回路と前記信号伝送線路との間に直列に結合され、且つ前記調整可能インピーダンス回路に並列に結合された固定抵抗、を更に有する付記４に記載の回路。
（付記６） 前記ドライバ回路は、前記出力端子上に出力信号を駆動するように構成され、前記調整可能インピーダンス回路は、第１状態の前記出力信号を通すように構成された第１のトランジスタと、第２状態の前記出力信号を通すように構成された第２のトランジスタとを含み、前記制御回路は、前記第１のトランジスタの第１トランジスタ出力インピーダンスを前記特定のインピーダンスに略等しくなるように調整し、且つ前記第２のトランジスタの第２トランジスタ出力インピーダンスを前記特定のインピーダンスに略等しくなるように調整するよう構成される、付記１に記載の回路。
（付記７） 前記ドライバ回路は、電圧モードのドライバ回路を含み、
前記第１のトランジスタは、前記出力端子に結合されたｐ型トランジスタであり、
前記第２のトランジスタは、前記出力端子に結合されたｎ型トランジスタである、
付記６に記載の回路。
（付記８） 前記制御回路は、前記第１のトランジスタのゲートに印加される第１のインピーダンス調整電圧を調整することによって前記第１トランジスタ出力インピーダンスを調整するように構成された第１部分と、前記第２のトランジスタのゲートに印加される第２のインピーダンス調整電圧を調整することによって前記第２トランジスタ出力インピーダンスを調整するように構成された第２部分とを含む、付記６に記載の回路。
（付記９） 前記第１部分は、
前記特定のインピーダンスに関係する第１のインピーダンス回路インピーダンスを有する第１のインピーダンス回路と、
前記出力回路のスケーリングされたレプリカである第１の複製出力回路であり、第１の複製ドライバ回路及び第１の複製調整可能インピーダンス回路を含む第１の複製出力回路と、
前記第１のインピーダンス回路に基づいて生成される第１の電圧と前記第１の複製出力回路に基づいて生成される第２の電圧との比較に基づいて、前記第１のインピーダンス調整電圧を生成するように構成された第１の比較回路と
を含み、
前記第２部分は、
前記特定のインピーダンスに関係する第２のインピーダンス回路インピーダンスを有する第２のインピーダンス回路と、
前記出力回路のスケーリングされたレプリカである第２の複製出力回路であり、第２の複製ドライバ回路及び第２の複製調整可能インピーダンス回路を含む第２の複製出力回路と、
前記第２のインピーダンス回路によって生成される第３の電圧と前記第２の複製出力回路によって生成される第４の電圧との比較に基づいて、前記第２のインピーダンス調整電圧を生成するように構成された第２の比較回路と
を含む、
付記８に記載の回路。
（付記１０） 前記第１の電圧は、前記第１のインピーダンス回路と、前記出力回路に結合される負荷回路のスケーリングされたレプリカである第１の負荷回路とに基づいて生成され、
前記第２の電圧は、前記第１の複製出力回路と、前記負荷回路のスケーリングされたレプリカである第２の負荷回路とに基づいて生成され、前記第１の複製調整可能インピーダンス回路の第１の複製調整可能インピーダンスが、前記第１のインピーダンス調整電圧に基づいて調整され、
前記第３の電圧は、前記第２のインピーダンス回路と、前記出力回路に結合される前記負荷回路のスケーリングされたレプリカである第３の負荷回路とに基づいて生成され、
前記第４の電圧は、前記第２の複製出力回路と、前記負荷回路のスケーリングされたレプリカである第４の負荷回路とに基づいて生成され、前記第２の複製調整可能インピーダンス回路の第２の複製調整可能インピーダンスが、前記第２のインピーダンス調整電圧に基づいて調整される、
付記９に記載の回路。
（付記１１） 前記第１のインピーダンス回路インピーダンスは、前記第１及び第２のトランジスタの幅と、前記第１の複製調整可能インピーダンス回路の複製第１及び第２トランジスタの幅と、の間の第２の比に等しい第１の比に基づいて、前記特定のインピーダンスに関係する、付記９に記載の回路。
（付記１２） 当該回路は差動信号用に構成され、前記出力回路は第１の出力回路であり、当該回路は更に、第２の出力回路出力インピーダンスを有する第２の出力回路を含み、
該第２の出力回路は、
第２の出力端子と、該第２の出力端子における第２のドライバ回路出力インピーダンスとを有する第２のドライバ回路と、
第２の調整可能なインピーダンスを有する第２の調整可能インピーダンス回路であり、該第２の調整可能インピーダンス回路は、前記第２のドライバ回路の前記第２の出力端子と第２の信号伝送線路との間に結合され、前記第２の出力回路出力インピーダンスが、前記第２のドライバ回路出力インピーダンスと該第２の調整可能なインピーダンスとに基づく、第２の調整可能インピーダンス回路と
を含み、
前記制御回路は、前記第２の調整可能インピーダンス回路に結合され、前記制御回路は、前記第２の出力回路出力インピーダンスが前記特定のインピーダンスと略等しくなるように、前記第２の調整可能インピーダンス回路の前記第２の調整可能なインピーダンスを調整するよう構成される、
付記１に記載の回路。
（付記１３） 前記特定のインピーダンスは５０Ωである、付記１に記載の回路。
（付記１４） 第１の出力回路の第１の出力インピーダンスの変化を検出し、
検出した前記第１の出力インピーダンスの変化に基づいて、インピーダンス調整信号を生成し、
前記インピーダンス調整信号に基づいて、第２の出力回路の第２の出力インピーダンスを、特定のインピーダンスに略一致するように調整する、
ことを有し、
前記第１の出力回路は、前記第２の出力回路のスケーリングされたレプリカである、
方法。
（付記１５） 前記変化を検出することは、
前記特定のインピーダンスに関係するインピーダンス回路インピーダンスを有するインピーダンス回路を用いて、第１の電圧を生成することと、
前記第１の出力回路を用いて、第２の電圧を生成することと、
前記第１の電圧と前記第２の電圧とを比較して、前記第１の電圧と前記第２の電圧との差を決定することであり、前記第１の出力回路の前記第１の出力インピーダンスの前記変化は前記第１の電圧と前記第２の電圧との間の前記差に基づく、決定することと、
を含む、付記１４に記載の方法。
（付記１６） 前記第１の出力回路は、前記第２の出力回路のトランジスタ幅と比較した前記第１の出力回路のトランジスタ幅の第１の比に基づいてスケーリングされた前記第２の出力回路のレプリカであり、当該方法は更に、前記第２の出力回路の前記トランジスタ幅と比較した前記第１の出力回路の前記トランジスタ幅の前記第１の比を、前記インピーダンス回路インピーダンスと前記特定のインピーダンスとの間の第２の比に基づいて調整することを有する、付記１５に記載の方法。
（付記１７） 前記第２の電圧は、前記第１の出力回路及び前記インピーダンス調整信号を用いて生成される、付記１５に記載の方法。
（付記１８） 当該方法は更に、
第３の出力回路の第３の出力インピーダンスの変化を検出し、
検出した前記第３の出力インピーダンスの変化に基づいて、第２のインピーダンス調整信号を生成し、
前記第２のインピーダンス調整信号に基づいて、前記第２の出力回路の第４の出力インピーダンスを、前記特定のインピーダンスに略一致するように調整する
ことを有し、
前記第３の出力回路は、前記第２の出力回路のスケーリングされたレプリカである、
付記１４に記載の方法。
（付記１９） 前記第２の出力回路の前記第２の出力インピーダンスは、前記第２の出力回路によって駆動される第１状態の出力信号を通す前記第２の出力回路の第１の回路素子の、第１の調整可能なインピーダンスであり、前記第２の出力回路の前記第４の出力インピーダンスは、前記第２の出力回路によって駆動される第２状態の前記出力信号を通す前記第２の出力回路の第２の回路素子の、第２の調整可能なインピーダンスである、付記１８に記載の方法。
（付記２０） 前記第２の出力回路の前記第２の出力インピーダンスが調整されるのと同時に、前記第２の出力回路を用いて出力信号を信号伝送線路上に駆動すること、を更に有する付記１４に記載の方法。

１００、２００、３００、４００ 回路
１１０、２１０、３１０、３１２ 出力回路
１２０、２２０、４２０、４８０ ドライバ回路
１３０、２３０、４１０、４７０ 調整可能インピーダンス回路
１４０、２４０、３２０ 制御回路
１５０、２８０、３９６、３９８ 負荷
１５２、２７０、３０６、３０８ 信号伝送線路
２３２、２３４ トランジスタ
２５２、２６２ インピーダンス回路
２５４、２６４、３３１、３５１ 複製出力回路
２５６、２６６ 比較回路
２５８、２６８、３３２、３５２、４４０、４６０ 複製ドライバ回路
２５９、２６９、３３４、３５４、４３０、４５０ 複製調整可能インピーダンス回路
３３６、３４０、３５６、３６０ 複製負荷
３３８、３５８、４３８、４５８ 差動増幅器
３４２、３６２ 抵抗
４２２、４２４、４４２、４４４、４６２、４６４、４８２、４８４ トランジスタ
４１２、４３２、４５２、４７２ 抵抗

Claims (13)

1. 出力回路出力インピーダンスを有する出力回路であり、
   出力端子と、該出力端子におけるドライバ回路出力インピーダンスとを有するドライバ回路、及び
   調整可能なインピーダンスを有する調整可能インピーダンス回路であり、該調整可能インピーダンス回路は、前記ドライバ回路の前記出力端子と信号伝送線路との間に結合され、前記出力回路出力インピーダンスが、前記ドライバ回路出力インピーダンスと該調整可能なインピーダンスとに基づく、調整可能インピーダンス回路、
   を含む出力回路と、
   前記調整可能インピーダンス回路に結合された制御回路であり、前記出力回路出力インピーダンスが特定のインピーダンスと略等しくなるように、前記調整可能インピーダンス回路の前記調整可能なインピーダンスを調整するよう構成された制御回路と、
   を有する回路。
2. 前記制御回路は、
   前記特定のインピーダンスに関係するインピーダンス回路インピーダンスを有するインピーダンス回路と、
   前記出力回路のスケーリングされたレプリカである複製出力回路であり、複製ドライバ回路及び複製調整可能インピーダンス回路を含む複製出力回路と、
   前記インピーダンス回路によって生成される第１の電圧と前記複製出力回路によって生成される第２の電圧との比較に基づいて、インピーダンス調整電圧を生成するように構成された比較回路であり、該インピーダンス調整電圧が前記調整可能インピーダンス回路の前記調整可能なインピーダンスを調整する、比較回路と
   を含む、請求項１に記載の回路。
3. 前記インピーダンス調整電圧は、前記複製出力回路に提供されて、前記複製調整可能インピーダンス回路の複製調整可能インピーダンスを調整するように構成される、請求項２に記載の回路。
4. 前記出力回路は、前記特定のインピーダンスに略等しい入力インピーダンスを有する前記信号伝送線路に結合されるように構成され、前記調整可能インピーダンス回路は、前記ドライバ回路と前記信号伝送線路との間に直列に結合された調整可能な抵抗を含む、請求項１に記載の回路。
5. 前記ドライバ回路と前記信号伝送線路との間に直列に結合され、且つ前記調整可能インピーダンス回路に並列に結合された固定抵抗、を更に有する請求項４に記載の回路。
6. 前記ドライバ回路は、前記出力端子上に出力信号を駆動するように構成され、前記調整可能インピーダンス回路は、第１状態の前記出力信号を通すように構成された第１のトランジスタと、第２状態の前記出力信号を通すように構成された第２のトランジスタとを含み、前記制御回路は、前記第１のトランジスタの第１トランジスタ出力インピーダンスを前記特定のインピーダンスに略等しくなるように調整し、且つ前記第２のトランジスタの第２トランジスタ出力インピーダンスを前記特定のインピーダンスに略等しくなるように調整するよう構成される、請求項１に記載の回路。
7. 前記ドライバ回路は、電圧モードのドライバ回路を含み、
   前記第１のトランジスタは、前記出力端子に結合されたｐ型トランジスタであり、
   前記第２のトランジスタは、前記出力端子に結合されたｎ型トランジスタである、
   請求項６に記載の回路。
8. 前記制御回路は、前記第１のトランジスタのゲートに印加される第１のインピーダンス調整電圧を調整することによって前記第１トランジスタ出力インピーダンスを調整するように構成された第１部分と、前記第２のトランジスタのゲートに印加される第２のインピーダンス調整電圧を調整することによって前記第２トランジスタ出力インピーダンスを調整するように構成された第２部分とを含む、請求項６に記載の回路。
9. 前記第１部分は、
   前記特定のインピーダンスに関係する第１のインピーダンス回路インピーダンスを有する第１のインピーダンス回路と、
   前記出力回路のスケーリングされたレプリカである第１の複製出力回路であり、第１の複製ドライバ回路及び第１の複製調整可能インピーダンス回路を含む第１の複製出力回路と、
   前記第１のインピーダンス回路に基づいて生成される第１の電圧と前記第１の複製出力回路に基づいて生成される第２の電圧との比較に基づいて、前記第１のインピーダンス調整電圧を生成するように構成された第１の比較回路と
   を含み、
   前記第２部分は、
   前記特定のインピーダンスに関係する第２のインピーダンス回路インピーダンスを有する第２のインピーダンス回路と、
   前記出力回路のスケーリングされたレプリカである第２の複製出力回路であり、第２の複製ドライバ回路及び第２の複製調整可能インピーダンス回路を含む第２の複製出力回路と、
   前記第２のインピーダンス回路によって生成される第３の電圧と前記第２の複製出力回路によって生成される第４の電圧との比較に基づいて、前記第２のインピーダンス調整電圧を生成するように構成された第２の比較回路と
   を含む、
   請求項８に記載の回路。
10. 前記第１の電圧は、前記第１のインピーダンス回路と、前記出力回路に結合される負荷回路のスケーリングされたレプリカである第１の負荷回路とに基づいて生成され、
    前記第２の電圧は、前記第１の複製出力回路と、前記負荷回路のスケーリングされたレプリカである第２の負荷回路とに基づいて生成され、前記第１の複製調整可能インピーダンス回路の第１の複製調整可能インピーダンスが、前記第１のインピーダンス調整電圧に基づいて調整され、
    前記第３の電圧は、前記第２のインピーダンス回路と、前記出力回路に結合される前記負荷回路のスケーリングされたレプリカである第３の負荷回路とに基づいて生成され、
    前記第４の電圧は、前記第２の複製出力回路と、前記負荷回路のスケーリングされたレプリカである第４の負荷回路とに基づいて生成され、前記第２の複製調整可能インピーダンス回路の第２の複製調整可能インピーダンスが、前記第２のインピーダンス調整電圧に基づいて調整される、
    請求項９に記載の回路。
11. 前記第１のインピーダンス回路インピーダンスは、前記第１及び第２のトランジスタの幅と、前記第１の複製調整可能インピーダンス回路の複製第１及び第２トランジスタの幅と、の間の第２の比に等しい第１の比に基づいて、前記特定のインピーダンスに関係する、請求項９に記載の回路。
12. 当該回路は差動信号用に構成され、前記出力回路は第１の出力回路であり、当該回路は更に、第２の出力回路出力インピーダンスを有する第２の出力回路を含み、
    該第２の出力回路は、
    第２の出力端子と、該第２の出力端子における第２のドライバ回路出力インピーダンスとを有する第２のドライバ回路と、
    第２の調整可能なインピーダンスを有する第２の調整可能インピーダンス回路であり、該第２の調整可能インピーダンス回路は、前記第２のドライバ回路の前記第２の出力端子と第２の信号伝送線路との間に結合され、前記第２の出力回路出力インピーダンスが、前記第２のドライバ回路出力インピーダンスと該第２の調整可能なインピーダンスとに基づく、第２の調整可能インピーダンス回路と
    を含み、
    前記制御回路は、前記第２の調整可能インピーダンス回路に結合され、前記制御回路は、前記第２の出力回路出力インピーダンスが前記特定のインピーダンスと略等しくなるように、前記第２の調整可能インピーダンス回路の前記第２の調整可能なインピーダンスを調整するよう構成される、
    請求項１に記載の回路。
13. 第１の出力回路の第１の出力インピーダンスの変化を検出し、
    検出した前記第１の出力インピーダンスの変化に基づいて、インピーダンス調整信号を生成し、
    前記インピーダンス調整信号に基づいて、第２の出力回路の第２の出力インピーダンスを、特定のインピーダンスに略一致するように調整する、
    ことを有し、
    前記第１の出力回路は、前記第２の出力回路のスケーリングされたレプリカである、
    方法。

Images