JP2016004861A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2016004861A5 JP2016004861A5 JP2014123349A JP2014123349A JP2016004861A5 JP 2016004861 A5 JP2016004861 A5 JP 2016004861A5 JP 2014123349 A JP2014123349 A JP 2014123349A JP 2014123349 A JP2014123349 A JP 2014123349A JP 2016004861 A5 JP2016004861 A5 JP 2016004861A5
- Authority
- JP
- Japan
- Prior art keywords
- protective film
- substrate
- forming
- groove
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims description 27
- 230000001681 protective Effects 0.000 claims description 23
- 238000001312 dry etching Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims 7
- 239000007788 liquid Substances 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
Description
本発明による貫通基板の形成方法は、
基板の第1の面と前記第1の面の反対側の面である第2の面とを貫通させる貫通基板の形成方法であって、ドライエッチングを用いて、前記基板の前記第1の面側から、側面に保護膜が形成された第1の溝を形成する第1の工程と、ドライエッチングを用いて、前記第2の面側から、前記第1の溝と連通する第2の溝を形成する、第2の工程と、を含み、前記第2の工程は、前記第1の溝の側面に前記保護膜が形成された状態で行われることを特徴とする貫通基板の形成方法である。
基板の第1の面と前記第1の面の反対側の面である第2の面とを貫通させる貫通基板の形成方法であって、ドライエッチングを用いて、前記基板の前記第1の面側から、側面に保護膜が形成された第1の溝を形成する第1の工程と、ドライエッチングを用いて、前記第2の面側から、前記第1の溝と連通する第2の溝を形成する、第2の工程と、を含み、前記第2の工程は、前記第1の溝の側面に前記保護膜が形成された状態で行われることを特徴とする貫通基板の形成方法である。
Claims (12)
- 基板の第1の面と前記第1の面の反対側の面である第2の面とを貫通させる貫通基板の形成方法であって、
ドライエッチングを用いて、前記基板の前記第1の面側から、側面に保護膜が形成された第1の溝を形成する、第1の工程と、
ドライエッチングを用いて、前記第2の面側から、前記第1の溝と連通する第2の溝を形成する、第2の工程と、を含み、
前記第2の工程は、前記第1の溝の側面に前記保護膜が形成された状態で行われることを特徴とする貫通基板の形成方法。 - 前記第1の工程は、前記基板をエッチングして溝を形成する溝形成ステップと、前記溝の側面に前記保護膜を形成しながら溝の深さを調整して、前記溝を前記第1の溝として形成する深さ調整ステップとを含む、請求項1に記載の貫通基板の形成方法。
- 前記深さ調整ステップでは、前記第1の面上へ保護膜を成膜することと、前記ドライエッチングのエッチング方向と交わる方向に形成された保護膜をエッチングすることと、前記基板をエッチングすることとを順番に繰り返す、請求項2に記載の貫通基板の形成方法。
- 前記第1の工程は、前記深さ調整ステップの後に、前記保護膜の状態を調整する保護膜調整ステップをさらに含む、請求項2または3に記載の貫通基板の形成方法。
- 前記保護膜調整ステップは、前記第1の面上へ保護膜を成膜することを含む、請求項4に記載の貫通基板の形成方法。
- 前記保護膜調整ステップは、前記ドライエッチングのエッチング方向と交わる方向に形成された保護膜をエッチングすることをさらに含む、請求項5に記載の貫通基板の形成方法。
- 前記保護膜調整ステップは、前記保護膜を成膜することと、前記保護膜をエッチングすることとを交互に繰り返す、請求項6に記載の貫通基板の形成方法。
- 前記保護膜調整ステップは、前記保護膜を成膜することを最後に行う、請求項7に記載の貫通基板の形成方法。
- 前記保護膜調整ステップは、前記保護膜をエッチングすることを最後に行う、請求項7に記載の貫通基板の形成方法。
- 前記保護膜調整ステップで成膜する保護膜の厚みは、前記深さ調整ステップで成膜する保護膜の厚みよりも厚い、請求項5ないし9のいずれか1項に記載の貫通基板の形成方法。
- 前記基板がシリコン単結晶基板である請求項1ないし10のいずれか1項に記載の貫通基板の形成方法。
- 前記基板は、液体吐出ヘッド用の基板である、請求項1ないし11のいずれか1項に記載の貫通基板の形成方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014123349A JP6456049B2 (ja) | 2014-06-16 | 2014-06-16 | 貫通基板の形成方法 |
US14/728,065 US9789689B2 (en) | 2014-06-16 | 2015-06-02 | Method of forming through-substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014123349A JP6456049B2 (ja) | 2014-06-16 | 2014-06-16 | 貫通基板の形成方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2016004861A JP2016004861A (ja) | 2016-01-12 |
JP2016004861A5 true JP2016004861A5 (ja) | 2017-07-20 |
JP6456049B2 JP6456049B2 (ja) | 2019-01-23 |
Family
ID=54835426
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014123349A Active JP6456049B2 (ja) | 2014-06-16 | 2014-06-16 | 貫通基板の形成方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9789689B2 (ja) |
JP (1) | JP6456049B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6869675B2 (ja) * | 2016-09-23 | 2021-05-12 | 東芝テック株式会社 | インクジェットヘッドおよびインクジェットヘッドの製造方法 |
JP6899252B2 (ja) * | 2017-05-10 | 2021-07-07 | 株式会社ディスコ | 加工方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5637189A (en) * | 1996-06-25 | 1997-06-10 | Xerox Corporation | Dry etch process control using electrically biased stop junctions |
KR100499118B1 (ko) * | 2000-02-24 | 2005-07-04 | 삼성전자주식회사 | 단결정 실리콘 웨이퍼를 이용한 일체형 유체 노즐어셈블리 및 그 제작방법 |
US6555480B2 (en) * | 2001-07-31 | 2003-04-29 | Hewlett-Packard Development Company, L.P. | Substrate with fluidic channel and method of manufacturing |
JP2006012889A (ja) * | 2004-06-22 | 2006-01-12 | Canon Inc | 半導体チップの製造方法および半導体装置の製造方法 |
WO2006037151A2 (en) | 2004-10-08 | 2006-04-13 | Silverbrook Research Pty Ltd | Method of removing polymer coating from an etched trench |
DE602007004770D1 (de) * | 2006-05-31 | 2010-04-01 | Konica Minolta Holdings Inc | Verfahren zur Herstellung einer Siliciumdüsenplatte und Verfahren zur Herstellung eines Tintenstrahlkopfs |
JP5177997B2 (ja) * | 2006-11-22 | 2013-04-10 | Sppテクノロジーズ株式会社 | 高アスペクト比の開口を有するシリコン構造体、その製造方法、その製造装置、及びその製造プログラム |
JPWO2008155986A1 (ja) * | 2007-06-20 | 2010-08-26 | コニカミノルタホールディングス株式会社 | 液体吐出ヘッド用ノズルプレートの製造方法、液体吐出ヘッド用ノズルプレート及び液体吐出ヘッド |
US20090242512A1 (en) * | 2008-03-27 | 2009-10-01 | Dalsa Semiconductor Inc. | Deep reactive ion etching |
JP2011011425A (ja) * | 2009-07-01 | 2011-01-20 | Konica Minolta Holdings Inc | 液体吐出ヘッド用ノズルプレートの製造方法 |
CN102473633B (zh) * | 2009-08-14 | 2015-03-04 | 株式会社爱发科 | 蚀刻方法 |
US20110207323A1 (en) * | 2010-02-25 | 2011-08-25 | Robert Ditizio | Method of forming and patterning conformal insulation layer in vias and etched structures |
JP2013028110A (ja) | 2011-07-29 | 2013-02-07 | Canon Inc | 液体吐出ヘッド用基板の製造方法 |
JP6095320B2 (ja) | 2011-12-02 | 2017-03-15 | キヤノン株式会社 | 液体吐出ヘッド用基板の製造方法 |
JP6128972B2 (ja) | 2013-06-06 | 2017-05-17 | キヤノン株式会社 | 液体吐出ヘッド用基板の製造方法 |
-
2014
- 2014-06-16 JP JP2014123349A patent/JP6456049B2/ja active Active
-
2015
- 2015-06-02 US US14/728,065 patent/US9789689B2/en active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2015079976A5 (ja) | 半導体装置 | |
MY175831A (en) | Wafer producing method | |
EA201691333A1 (ru) | Способ изготовления облицованного шпоном элемента | |
TW201612972A (en) | Dry etching apparatus and method of manufacturing Fin-FET devices | |
WO2014102222A9 (fr) | Procédé microélectronique de gravure d'une couche | |
WO2016070869A3 (de) | Vorrichtung zur durchführung eines kapillar-nanodruck-verfahrens, ein verfahren zur durchführung eines kapillar-nanodrucks unter verwendung der vorrichtung, produkte erhältlich nach dem verfahren sowie die verwendung der vorrichtung | |
JP2016528378A5 (ja) | ||
MY177494A (en) | Wafer producing method | |
JP2014036110A5 (ja) | ||
WO2015038367A3 (en) | Forming through wafer vias in glass | |
JP2015207624A5 (ja) | ||
EP3050110A4 (en) | Forming iii-v device structures on (111) planes of silicon fins | |
JP2015144158A5 (ja) | ||
JP2016012609A5 (ja) | ||
JP2016004983A5 (ja) | ||
EP3875248A4 (en) | PROCESS FOR PRODUCING A THREE-DIMENSIONAL STRUCTURE ON A SURFACE OF A FLAT SUBSTRATE, RESULTING SUBSTRATE AND APPARATUS FOR PRODUCING THE SUBSTRATE ACCORDING TO THE PROCESS | |
JP2016038993A5 (ja) | ||
CN109863259A8 (zh) | 母板、母板的制造方法、掩模的制造方法及oled像素蒸镀方法 | |
GB2550298A (en) | Mems transducer package | |
JP2016004861A5 (ja) | ||
JP2013188970A5 (ja) | ||
TW201613031A (en) | Method of forming contact hole and semiconductor structure with contact plug | |
EP3261139A4 (en) | Crystal pattern forming method, piezoelectric film manufacturing method, piezoelectric element manufacturing method, liquid jetting head manufacturing method, ferroelectric element, and method for manufacturing same | |
WO2015128881A3 (en) | Method and device of transferring an impression from a substrate to a surface | |
TW201612984A (en) | Semiconductor device, and method of manufacturing the same |