JP2016001691A - プリント回路基板及びプリント回路基板におけるノイズ低減方法 - Google Patents

Abstract

【課題】低減させる対象の電磁ノイズの周波数をより低周波数側とした場合においても、スパイラル形状のオープンスタブから形成される電磁バンドギャップ構造の配置面積の大型化を抑制し、より実装スペースの有効活用を行うことができるプリント回路基板及びプリント回路基板におけるノイズ低減方法を提供する。【解決手段】本願発明のプリント回路基板は、コア基板と、コア基板の一方の面に設けられた補強誘電体層と、補強誘電体層のいずれか一方の面側に設けられ、コア基板内に伝搬する所定の第１周波数の電磁ノイズを抑制する第１電磁バンドギャップ構造と、第１電磁バンドギャップ構造を形成するパターンの外周に対して所定の距離を設けて形成された補助パターンとを備える。【選択図】図１

Description

本発明は、電子部品が実装されるプリント回路基板及びプリント回路基板におけるノイズ低減方法に関する。

電子部品の小型化への要求に伴い、半導体集積回路や回路部品を搭載した電子回路基板においては、多数の集積回路チップや回路部品を搭載する必要がある。そのため、配線スペースや、実装スペースの有効活用に対する要求が高まっている。
特に無線ＬＡＮ（Local Area Network）通信において、電子回路の情報処理に用いられる信号はデジタル信号であるため、無線通信の送受信を行うアナログ回路と、送受信する信号の情報処理を行うデジタル回路とが、混載されている。
このため、デジタル回路におけるＣＰＵ（Central Processing Unit）やメモリなどの動作クロックにより発生する電磁ノイズによって、アナログ回路が干渉を受けてしまい、送受信信号の特性劣化を招くという問題がある。

そのため、電子回路基板に対して、スパイラル状に形成したオープンスタブを用い、電磁バンドギャップ構造（EBG：Electromagnetic Band Gap）を構成して、電子回路基板における電磁ノイズの伝搬を抑制する技術がある（例えば、非特許文献１参照）。すなわち、デジタル回路から発生する電磁ノイズの電気エネルギーを、電磁バンドギャップ構造に吸収させることで、電子回路基板内において電磁ノイズが伝搬される量を低減し、アナログ回路が電磁ノイズの干渉を受けることを抑制している。

Y. Kim, F. Yang, and A. Elsherbeni, Compact artificial magnetic conductor designs using planar square spiral geometry, Progress In Electromagnetics Research, PIER 77, pp.43-54, 2007

しかしながら、上述のように、電磁バンドギャップ構造をスパイラル形状のオープンスタブで形成しているため、オープンスタブの長さを調整することにより、低減させる対象の電磁ノイズの周波数に対応させる必要がある。
このため、低減させる対象の電磁ノイズの周波数をより低周波数側とするほど、オープンスタブの長さを長くする必要がある。すなわち、オープンスタブの長さが長くなるほど、電磁バンドギャップ構造の配置面積がより大きくなり、実装スペースの有効活用に支障を与えることになる。

本発明は、このような状況に鑑みてなされたもので、低減させる対象の電磁ノイズの周波数をより低周波数側とした場合においても、スパイラル形状のオープンスタブから形成される電磁バンドギャップ構造の配置面積の大型化を抑制し、より実装スペースの有効活用を行うことができるプリント回路基板及びプリント回路基板におけるノイズ低減方法を提供する。

上述した課題を解決するために、本発明のプリント回路基板は、コア基板と、前記コア基板の一方の面に設けられた補強誘電体層と、前記補強誘電体層のいずれか一方の面側に設けられ、前記コア基板内に伝搬する所定の第１周波数の電磁ノイズを抑制する第１電磁バンドギャップ構造と、前記第１電磁バンドギャップ構造を形成するパターンの外周に対して所定の距離を設けて形成された補助パターンとを備えることを特徴とする。

本発明のプリント回路基板は、前記補助パターンが、前記第１周波数の波長において容量性インピーダンスを有する長さで設けられていることを特徴とする。

本発明のプリント回路基板は、前記補助パターンが前記第１電磁バンドギャップ構造と容量結合することを特徴とする。

本発明のプリント回路基板は、前記第１電磁バンドギャップ構造が屈曲した形状に配線されたパターンであるオープンスタブで構成されており、前記オープンスタブに囲まれるように設けられた、前記第１周波数より周波数の高い第２周波数の電磁ノイズを抑制する第２電磁バンドギャップ構造をさらに有することを特徴とする。

本発明のプリント回路基板は、前記第１電磁バンドギャップ構造及び前記補助パターンの各々が、前記補強誘電体層における前記コア基板と対向する面に設けられていることを特徴とする。

本発明のプリント回路基板は、前記第１電磁バンドギャップ構造及び前記補助パターンの各々が、前記補強誘電体層における前記コア基板と対向しない面に設けられていることを特徴とする。

本発明のプリント回路基板は、前記補助パターンが前記第１電磁バンドギャップ構造の最外周の周囲に設けられた閉リング構造あるいは開リング構造で形成されていることを特徴とする。

本発明のプリント回路基板におけるノイズ低減方法は、コア基板と当該コア基板の一方の面に設けられた補強誘電体層とを備えるプリント回路基板におけるノイズ低減方法であり、前記補強誘電体層のいずれかの面側に、前記コア基板内を伝搬する所定の第１周波数の電磁ノイズを抑制するため、前記補強誘電体層の面に第１電磁バンドギャップ構造を設け、前記第１電磁バンドギャップ構造を形成するパターンの外周に対して所定の距離に補助パターンを設け、前記プリント回路基板における電磁ノイズの伝搬を、前記第１電磁バンドギャップ構造により抑制することを特徴とする。

以上説明したように、本発明は、第１電磁バンドギャップ構造に対して補助パターンにより容量装荷を行い、第１電磁バンドギャップ構造の共振周波数を低下させている。このため、本発明によれば、従来のように第１電磁バンドギャップ構造の外周の長さを長くすることにより共振周波数を低下させる場合に比較して、第１電磁バンドギャップ構造を小型化でき、実装スペースの有効活用を行うことが可能となる。

本発明の本実施形態によるプリント回路基板の一例を示す平面図である。 図１における電磁バンドギャップ構造体１の構成例を示す平面図である。 電磁バンドギャップ構造１１における第１周波数用のスタブパターン１１２と第１周波数より高い周波数の第２周波数用のスタブパターン１１３との構造を説明する図である。 表面型の電磁バンドギャップ構造体１が配置されたプリント回路基板の断面図である。 周波数と電磁バンドギャップ構造体１（表面型）のＳパラメータ（挿入損失Ｓ_２１）との対応を示すグラフである。 内装型の電磁バンドギャップ構造体１Ａが配置されたプリント回路基板の断面図である。 図６における内層型に用いる電磁バンドギャップ構造体１Ａの構成例を示す平面図である。 周波数と電磁バンドギャップ構造体１Ａ（内装型）のＳパラメータ（挿入損失Ｓ_２１）との対応を示すグラフである。 本発明のプリント回路基板の概念を示す図である。

以下、本発明の一実施形態について、図面を参照して説明する。
図１は、本発明の本実施形態によるプリント回路基板の一例を示す平面図である。この図１は、後述する本発明における人工磁気導体の基本構成の概念図である図９の構成を、以下に示す実施形態に対応させてより具体化したものである。リファレンスプレーン（Reference Plane、例えばグランドプレーン）１０１の一方の主面（表面）の上部に、電源プレーン（Power Plane）１０２が重ね合わせて設けられている。電源プレーン１０２は、他方の主面（裏面）がリファレンスプレーン１０１の上面（表面）と対向して設けられている。電源プレーン１０２は、一方の主面（表面）において電磁バンドギャップ構造体１が所定の周期でマトリクス状に配列するように設けられている。

この電磁バンドギャップ構造体１は、リファレンスプレーン１０１と電源プレーン１０２とで形成されるプリント回路基板に配置されている電子回路（ＣＰＵ（Central Processing Unit）及びメモリなど）から発生される電磁ノイズの電気エネルギを吸収する。また、上述したように、プリント回路基板は、電磁バンドギャップ構造体１の複数個をマトリクス状に配置する構成ではなく、単体で配置しても良い。すなわち、プリント回路基板において電磁ノイズの伝搬を低減させるためには、電磁バンドギャップ構造体１を電磁ノイズを発生する電子回路に対向する位置にのみに配置しても良く、例えば１個単位で配置しても良い。

図２は、図１における電磁バンドギャップ構造体１の構成例を示す平面図である。この図２において、電磁バンドギャップ構造体１は、電源プレーン１０２の一方の主面（表面）の上部に形成されている表面型の電磁バンドギャップ構造である。また、例えば電磁バンドギャップ構造体１の外形は、Ｘ軸方向の長さが３．１ｍｍであり、Ｙ軸方向の長さが３．１ｍｍである。
電磁バンドギャップ構造体１は、電磁バンドギャップ構造１１と、補助パターン１２とから構成されている。補助パターン１２は、例えば閉リング形状をしており、電磁バンドギャップ構造１１の外周に対して所定の距離を有して配置されている。この補助パターン１２は、電磁バンドギャップ構造１１の外周を取り囲むように設けられている。
電磁バンドギャップ構造１１は、ビアパターン１１１と、低周波数用のスタブパターン１１２（第１電磁バンドギャップ構造）と高周波数用のスタブパターン１１３（第２電磁バンドギャップ構造）とを備えている。スタブパターン１１２及び１１３の各々は、オープンスタブを構成している。

図３は、電磁バンドギャップ構造１１における第１周波数用のスタブパターン１１２と第１周波数より高い周波数の第２周波数用のスタブパターン１１３との構造を説明する図である。ここで、第１周波数とは例えば、無線ＬＡＮにおける２．４５ＧＨｚの周波数（第１周波数）であり、一方、第２周波数とは、第１周波数より高い周波数であり、例えば、無線ＬＡＮにおける５．４４ＧＨｚの周波数（第２周波数）である。
図３（ａ）は、第１周波数用のスタブとして働く第１周波数用のスタブパターン１１２の部分を、斜線のパターンで示している。スタブパターン１１２は、屈曲した形状に配線されたパターン、例えば本実施形態においてはスパイラル形状及びミアンダ形状などの折り畳み構造のパターンのいずれか、またはスパイラル形状及びミアンダ形状を組合わせたパターンで形成されている。また、スタブパターン１１２は、例えば、その伝送線路の幅が０．１ｍｍであり、その伝送線路の全体の長さが１９ｍｍのオープンスタブとして形成されている。また、調整スタブパターン１１２＿１は、伝送線路であり、その幅が０．１ｍｍであり、長さが１．３７ｍｍである。調整スタブパターン１１２＿２は、その幅が０．１ｍｍであり、長さが１．３７ｍｍである。上述した調整スタブパターン１１２＿１及び１１２＿２の各々は、スタブパターン１１２のスタブ長を微調整するために、スタブパターン１１２の伝送線路上の一部を起点として、延在するように設けたパターンであり、必要に応じて付加あるいは削除しても良い。また、調整スタブパターン１１２＿１、１１２＿２の長さは、スタブパターン１１２のスタブ長をを調整することができるように設定される。

この図３（ａ）において、スタブパターン１１２は、２．４５ＧＨｚ（後述する５．４４ＧＨｚに比較して低周波数の第１周波数）の周波数に対して、電気長が約λ／３．７であり、誘導性インピーダンスを有している。オープンスタブの一方の端部からみたインピーダンスＺ_ｉｎは、以下の式で表される。
Ｚ_ｉｎ＝−ｊＺ_０cotβｌ
上記式において、βは位相定数であり、伝送線路であるスタブパターン上の電磁波の波長をλとすると、２π／λで表される。ｌはスタブパターンの物理長（ｍｍ）である。Ｚ_０は、オープンスタブ（伝送線路）の特性インピーダンスである。したがって、βとｌとを乗算したβｌは、スタブパターンの電気長［ｒａｄ］となる。

ここで、オープンスタブのインピーダンスの特性は、伝送線路の電気長がλ／４からλ／２までの間にある場合、誘導性インピーダンスの特性であり、伝送線路の電気長がλ／４より短い場合に容量性インピーダンスとなり、伝送線路の電気長がλ／４の場合に「０」となる。
この図におけるスタブパターン１１２は、２．４５ＧＨｚにおいて電気長が約λ／３．７であり、λ／４からλ／２までの間にあるため、誘導性インピーダンスの特性を有し、電磁バンドギャップ構造を形成する。

補助パターン１２は、例えば所定の幅を有したリング形状であり、スタブパターン１１２の外周を取り囲むように設けられる。また、補助パターン１２は、周波数２．４５ＧＨｚにおいて、電気長がλ／６からλ／７程度である。このため、補助パターン１２は、電気長がλ／４より短いために容量性インピーダンスの特性を有している。
このように、スタブパターン１１２の外周に沿うように補助パターン１２を設けることにより、スタブパターン１１２に対して容量結合する。これにより、スタブパターン１１２に対する容量装荷を行い、スタブパターン１１２の容量成分を増加させ、スタブパターン１２の電気長を約λ／３．７よりも長くすることができる。この結果、スタブパターン１１２を短くした場合、またプリプレグ（後述する補強誘電体層１０４）を薄くした場合と同様に、共振周波数を低下させるという効果を得ることができる。
また、スタブパターン１１２の線幅Ｗと、スタブパターン１１２及び補助パターン１２間の距離Ｌとの関係は、Ｗ＞Ｌとなる。

図３（ｂ）は、第２周波数用のスタブとして働く、第２周波数用のスタブパターン１１３の部分を、斜線のパターンで示している。スタブパターン１１３は、蛇行形状の配線されたパターン、本実施形態においてはスパイラル形状及びミアンダ形状などの折り畳み構造のパターンのいずれか、またはスパイラル形状及びミアンダ形状を組合わせたパターンで形成されている。また、スタブパターン１１３は、例えばその伝送線路の幅が０．１ｍｍであり、その伝送線路の全体の長さが８．９ｍｍのオープンスタブとして形成されている。この図３（ｂ）において、スタブパターン１１３は、５．４４ＧＨｚ（前述した２．４５ＧＨｚに比較して高周波数の第２周波数）の周波数に対して、スタブパターン１１２と同様に電気長が約λ／３．７である。このスタブパターン１１３は、誘導性インピーダンスを有し、電磁バンドギャップ構造を形成する。図３（ｂ）の第２周波数用のスタブパターン１１３は、近傍に容量性インピーダンスの特性を有するパターンが存在しないため、伝送路としてのパターンの長さのみにより、共振周波数が設定される。

図４は、表面型の電磁バンドギャップ構造体１が配置されたプリント回路基板の断面図である。図４は、図１におけるプリント回路基板を線Ａ−Ａで切断した際の断面を示している。コア基板１０３の下面には、金属などの導体層として、例えば銅を材料とする３５μｍの厚さのリファレンスプレーン１０１が配置されている。コア基板１０３は、例えば、誘電率４．３のガラスエポキシを材料とした、厚さが０．４ｍｍの基板である。また、コア基板１０３の上面には、金属などの導体層として、例えば銅を材料とする、厚さが３５μｍの電源プレーン１０２（Power Plane）が配置されている。ここで、図４においては、基板などにおいて、図面上部方向を向いている面を上面とし、図面下部方向を向いている面を下面として説明する。

電源プレーン１０２の上面には、例えば、誘電率４．３のガラスエポキシを材料とした、厚さが０．２ｍｍの補強誘電体層１０４（プリプレグ）が配置されている。そして、補強誘電体層１０４の上面には、金属などの導体層として、例えば銅を材料とする３５μｍの厚さで、電磁バンドギャップ構造体１が形成されている。補強誘電体層１０４の露出されている上面及び電磁バンドギャップ構造体１の上面には、例えば、厚さ０．０５ｍｍのソルダリングレジスト１５０の層が形成されている。ビアパターン１１１は、直径が０．３ｍｍのビアホール１６０を介してリファレンスプレーン１０１に対して接続されている。

電磁バンドギャップ構造体１における電磁バンドギャップ構造１１と補助パターン１２の下部には、補強誘電体層１０４を介して電源プレーン１０２におけるパターン２１０が形成されている。また、水平方向において隣接する電磁バンドギャップ構造体１間の距離Ｒは、例えば、２ｍｍである。このように、図４においては、電磁バンドギャップ構造体１が補強誘電体層１０４の上面において、表面型として設けられている。ソルダリングレジスト１５０を透して、電磁バンドギャップ構造体１が観察されるため、補強誘電体層１０４の上面に形成した電磁バンドギャップ構造体１を表面型としている。

上述したプリント回路基板の構成により、ソルダリングレジスト１５０上部に電子部品を配置した際、電子部品から発生する電磁ノイズの内、電磁バンドギャップ構造１１の共振周波数に対応した電磁ノイズがプリント回路基板１０１内を伝搬することを抑制する。
本実施形態は、電磁バンドギャップ構造体１において、スタブパターン１１２及びスタブパターン１１３の各々の周波数が、それぞれ２．４５ＧＨｚ、５．４４ＧＨｚであるため、プリント回路基板内におけるこれらの周波数の電磁ノイズの伝搬を抑制する。この結果、本実施形態によれば、同一基板上に配置されている無線ＬＡＮのアナログ回路に対する電磁ノイズの影響を低減させるため、無線ＬＡＮにおけるデータの送受信に対する電磁ノイズの干渉を抑制できる。

図５は、周波数と電磁バンドギャップ構造体１（表面型）のＳパラメータ（挿入損失Ｓ_２１）との対応を示すグラフである。図５において、横軸が周波数を示し、縦軸が挿入損失Ｓ_２１を示している。また、図５において、破線が補助パターン１２を電磁バンドギャップ構造１１の外周に設けない場合における電磁バンドギャップ構造体１（すなわち電磁バンドギャップ構造１１）の周波数と挿入損失Ｓ_２１との対応を示している。一方、実線が補助パターン１２を電磁バンドギャップ構造１１の外周に設けた場合における電磁バンドギャップ構造体１の周波数と挿入損失Ｓ_２１との対応を示している。

破線と実線とを比較してみると、実線の場合には、４ＧＨｚより低周波数側において、電磁ノイズの減衰の生じる（挿入損失Ｓ_２１が大きくなる）周波数がより低周波数側に移動していることが判る。また、図５から判るように、本実施形態によるプリント回路基板においては、無線ＬＡＮで使用される周波数帯域である２．４ＧＨｚ〜２．５ＧＨｚと、５ＧＨｚ〜５．７ＧＨｚとにおいて大きな減衰が得られることが判る。
ここで、２ＧＨｚ以下の周波数に生じている減衰は、電源プレーン１０２のサイズに依存して生じたものであり、電磁バンドギャップ構造体１による減衰とは異なる。

図６は、内装型の電磁バンドギャップ構造体１Ａが配置されたプリント回路基板の断面図である。ここで、図６においては、基板などにおいて、図面上部方向を向いている面を上面とし、図面下部方向を向いている面を下面として説明する。コア基板１０３の下面には、金属などの導体層として、例えば銅を材料とする３５μｍの厚さのリファレンスプレーン１０１が配置されている。また、コア基板１０３の上面には、金属などの導体層として、例えば銅を材料とする、厚さが３５μｍのパターンで形成された複数の電磁バンドギャップ構造体１からなる電磁バンドギャップ層１０５が配置されている。電磁バンドギャップ層１０５の上面には、補強誘電体層１０４が形成されている。補強誘電体層１０４の上面には、電源プレーン１０２が形成されている。電源プレーン１０２の上面及び補強誘電体層１０４の露出した上面には、ソルダリングレジスト１５０が形成されている。

ビアパターン２１１は、例えば、直径が０．３ｍｍのビアホール１７０を介してリファレンスプレーン１０１に対して接続されている。電磁バンドギャップ構造体１Ａにおける電磁バンドギャップ構造１１Ａと補助パターン１２Ａの上部には、補強誘電体層１０４を介して電源プレーン１０２におけるパターン２２０が形成されている。また、水平方向において隣接する電磁バンドギャップ構造体１Ａ間の距離Ｒは、先に述べた実施形態と同様に０．２ｍｍである。このように、図６においては、電磁バンドギャップ構造体１Ａが補強誘電体層１０４とコア基板１０３との間において、内装型として設けられている。

図７は、図６における内層型に用いる電磁バンドギャップ構造体１Ａの構成例を示す平面図である。この図７において、電磁バンドギャップ構造体１Ａは、コア基板１０３の上面に形成されている表面型の電磁バンドギャップ構造体である。また、例えば電磁バンドギャップ構造体１Ａの外形は、Ｘ軸方向の長さが３．１ｍｍであり、Ｙ軸方向の長さが３．１ｍｍである。
また、電磁バンドギャップ構造体１Ａは、電磁バンドギャップ構造１１Ａと、補助パターン１２Ａとから構成されている。補助パターン１２Ａは、例えば閉リング形状をしており、電磁バンドギャップ構造１１Ａの外周に対して所定の距離を有して配置されている。この補助パターン１２Ａは、電磁バンドギャップ構造１１Ａの外周を取り囲むように設けられている。

電磁バンドギャップ構造１１Ａは、ビアパターン２１１Ａと、第１周波数用のスタブパターン１１２Ａと、第２周波数用のスタブパターン１１３Ａとを備えている。スタブパターン１１２Ａ及び１１３Ａの各々は、オープンスタブを構成している。内装型の電磁バンドギャップ構造体１Ａは、スタブパターン１１２Ａ及び１１３Ａ各々のスタブ長を電気長の違いにより調整しており、基本的な構造が表面型の電磁バンドギャップ構造体１と同様である。また、電磁バンドギャップ構造１１Ａは、コア基板１０３の一方の主面（表面）に形成されている。補強誘電体層１０４は、電磁バンドギャップ構造１１Ａの配列された面の上部に形成されている。すなわち、電磁バンドギャップ構造１１Ａは、コア基板１０３と補強誘電体層１０４とに挟まれて形成されている。このため、電磁バンドギャップ構造１１Ａは、本実施形態において内装型と定義している。

図８は、周波数と電磁バンドギャップ構造体１Ａ（内装型）のＳパラメータ（挿入損失Ｓ_２１）との対応を示すグラフである。図８において、横軸が周波数を示し、縦軸が挿入損失Ｓ_２１を示している。また、図８において、破線が補助パターン１２Ａを電磁バンドギャップ構造１１Ａの外周に設けない場合における電磁バンドギャップ構造体１Ａ（すなわち電磁バンドギャップ構造１１Ａ）の周波数と挿入損失Ｓ_２１との対応を示している。一方、実線が補助パターン１２Ａを電磁バンドギャップ構造１１Ａの外周に設けた場合における電磁バンドギャップ構造体１Ａの周波数と挿入損失Ｓ_２１との対応を示している。

破線と実線とを比較してみると、実線の場合には、４ＧＨｚより低周波数側において、電磁ノイズの減衰の生じる（挿入損失Ｓ_２１が大きくなる）周波数がより低周波数側に移動していることが判る。また、図８から判るように、本実施形態によるプリント回路基板においては、無線ＬＡＮで使用される周波数帯域である２．４ＧＨｚ〜２．５ＧＨｚと、５ＧＨｚ〜５．７ＧＨｚとにおいて大きな減衰が得られることが判る。
ここで、２ＧＨｚ以下の周波数に生じている減衰は、電源プレーン１０２のサイズに依存して生じたものであり、電磁バンドギャップ構造体１Ａによる減衰とは異なる。

上述したように本実施形態によれば、電磁バンドギャップ構造１１（１１Ａ）におけるスタブパターン１１２（１１２Ａ）に対して補助パターン１２（１２Ａ）により容量装荷を行い、電磁バンドギャップ構造１１の共振周波数を低下させているため、従来のように電磁バンドギャップ構造１１（１１Ａ）の外周の長さを長くすることにより共振周波数を低下させる場合に比較して、電磁バンドギャップ構造体１を小型化することが可能となる。例えば、本実施形態と同様の構成の場合、補助パターン１２を電磁バンドギャップ構造１１の外周に沿って形成しないと、電磁バンドギャップ構造体の大きさが３．５ｍｍ×３．５ｍｍのサイズとなる。本実施形態における電磁バンドギャップ構造体１が３．１ｍｍ×３．１ｍｍであるため、補助パターン１２を設けない場合の３．５ｍｍ×３．５ｍｍのサイズに比較して７８％の大きさとなり、電磁バンドギャップ構造体のサイズを小型化することができる。

また、本実施形態によれば、電磁バンドギャップ構造体１（１Ａ）を用いることにより、放射電磁界強度も抑制することができる。
例えば、電磁ギャップ構造体１が無いプリント回路基板の場合、低周波数側の２．４５ＧＨｚにおける放射電磁界強度が１．１３（μＷ）であり、高周波数側の５．４４ＧＨｚにおける放射電磁界強度が５７．２（μＷ）である。
一方、表面型の電磁ギャップ構造体１を用いたプリント回路基板の場合、低周波数側の２．４５ＧＨｚにおける放射電磁界強度が０．０６０９（μＷ）であり、高周波数側の５．４４ＧＨｚにおける放射電磁界強度が０．２５２（μＷ）である。
内層型の電磁ギャップ構造体１Ａを用いたプリント回路基板の場合、低周波数側の２．４５ＧＨｚにおける放射電磁界強度が０．００４７５（μＷ）であり、高周波数側の５．４４ＧＨｚにおける放射電磁界強度が０．２０１（μＷ）である。

上述したように、本実施形態によれば、電磁バンドギャップ１１（１１Ａ）におけるスタブパターン１１２（１１２Ａ）を補助パターン１２（１２Ａ）により取り囲むように形成することにより、スタブパターン１１２（１１２Ａ）の長さを長くすることで共振周波数を低下させる構成と比較して、電磁バンドギャップ構造１１（１１Ａ）を小型化でき、実装スペースの有効活用を行うことが可能となる。

本実施形態において、補助パターン１２（１２Ａ）は、閉リングのパターンでなく、開リングのパターンでも、電磁バンドギャップ構造１の共振周波数を目的の周波数に低下させ、かつ容量インピーダンス特性を有する長さであれば良い。また、補助パターン１２は、容量インピーダンス特性を有する長さであれば、電磁バンドギャップ構造１１（１１Ａ）の外周の辺と容量結合する位置に配置される直線パターンでも良い。
補助パターン１２（１２Ａ）に対してオープンビアを設けて、容量を増加させる構成としても良い。

また、補助パターン１２（１２Ａ）のパターンを複数のエレメントに分割し、エレメントとエレメントとの間を、ギャップ容量またはコンデンサあるいは抵抗などにより接続する構成としても良い。
さらに、電磁バンドギャップ構造１１（１１Ａ）の上部に絶縁層を設け、この絶縁層の上部において、平面視でスタブパターン１２（１２Ａ）補助パターンを形成することにより、周波数を低周波数側にシフトさせることができる。これにより、本実施形態によれば、電磁バンドギャップ構造体１１（１１Ａ）のサイズを、より小型化することができるため、実装スペースの有効活用を行うことが可能となる。

図９は、本発明のプリント回路基板の概念を示す図である。この図９において、図９（ａ）は、平面視における補強誘電体層１０４（補強誘電体層）の表面１０４Ｓ（補強誘電体層のいずれか一方の面）にスタブパターン１１３（第１電磁バンドギャップ構造）と補助パターン１２（補助パターン）との各々のパターンが配線されたプリント回路基板が示されている。また、図９（ｂ）は、図９（ａ）のプリント回路基板における線分Ａ−Ａによる断面が示されている。
図９（ａ）に示されるように、補強誘電体層１０４（補強誘電体層）の表面１０４Ｓ（補強誘電体層のいずれか一方の面）に対し、スタブパターン１１３（第１電磁バンドギャップ構造）と補助パターン１２（補助パターン）との各々のパターンが形成されている。スタブパターン１１３（第１電磁バンドギャップ構造）の外周に対し、補助パターン１２（補助パターン）が所定の距離を設けて形成されている。この補助パターン１２（補助パターン）は、スタブパターン１１３（第１電磁バンドギャップ構造）の共振周波数を低下させるため、スタブパターン１１３（第１電磁バンドギャップ構造）に対して容量装荷を行うために設けられている。

図９（ｂ）において、コア基板１０３（コア基板）の表面１０３Ｓ（コア基板のいずれか一方の面）に対し、補強誘電体層１０４（補強誘電体層）が設けられている。この補強誘電体層１０４（補強誘電体層）の表面１０４Ｓ（補強誘電体層のいずれか一方の面）に対し、スタブパターン１１３（第１電磁バンドギャップ構造）と補助パターン１２（補助パターン）との各々のパターンが形成されている。この構成により、プリント回路基板に電子部品を配置した際、電子部品から発生する電磁ノイズの内、スタブパターン１１３（第１電磁バンドギャップ構造）の共振周波数に対応した電磁ノイズがプリント回路基板内を伝搬することを抑制する。また、補助パターン１２（補助パターン）により、スタブパターン１１３（第１電磁バンドギャップ構造）に対して容量装荷を行い、スタブパターン１１３（第１電磁バンドギャップ構造）の共振周波数を低下させている。
上述した図９に示すスタブパターン１１３（第１電磁バンドギャップ構造）及び補助パターン１２（補助パターン）の構成により、本発明によれば、従来のようにスタブパターン１１３（第１電磁バンドギャップ構造）の外周の長さを長くすることで共振周波数を低下させる場合に比較し、スタブパターン１１３（第１電磁バンドギャップ構造）を小型化することが可能となり、プリント回路基板における実装スペースの有効活用を行うことができる。

１，１Ａ…電磁バンドギャップ構造体 １１，１１Ａ…電磁バンドギャップ構造 １２，１２Ａ…補助パターン １０１…リファレンスプレーン １０２…電源プレーン １０３…コア基板 １０４…補強誘電体層 １１１…ビアパターン １１２，１１３，１１２Ａ，１１３Ｂ…スタブパターン １１２＿１，１１２＿２…調整スタブパターン １５０…ソルダリングレジスト １６０，１７０…ビアホール ２１１，２１１Ａ…ビアパターン ２１０，２２０…パターン

Claims (8)

1. コア基板と、
   前記コア基板の一方の面に設けられた補強誘電体層と、
   前記補強誘電体層のいずれか一方の面側に設けられ、前記コア基板内に伝搬する所定の第１周波数の電磁ノイズを抑制する第１電磁バンドギャップ構造と、
   前記第１電磁バンドギャップ構造を形成するパターンの外周に対して所定の距離を設けて形成された補助パターンと
   を備えることを特徴とするプリント回路基板。
2. 前記補助パターンは、前記第１周波数の波長において容量性インピーダンスを有する長さで設けられている
   ことを特徴とする請求項１に記載のプリント回路基板。
3. 前記補助パターンは、前記第１電磁バンドギャップ構造と容量結合する
   ことを特徴とする請求項２に記載のプリント回路基板。
4. 前記第１電磁バンドギャップ構造が屈曲した形状に配線されたパターンであるオープンスタブで構成されており、
   前記オープンスタブに囲まれるように設けられた、前記第１周波数より周波数の高い第２周波数の電磁ノイズを抑制する第２電磁バンドギャップ構造をさらに有する
   ことを特徴とする請求項１から請求項３のいずれか一項に記載のプリント回路基板。
5. 前記第１電磁バンドギャップ構造及び前記補助パターンの各々が、前記補強誘電体層における前記コア基板と対向する面に設けられている
   ことを特徴とする請求項１から請求項３のいずれか一項に記載のプリント回路基板。
6. 前記第１電磁バンドギャップ構造及び前記補助パターンの各々が、前記補強誘電体層における前記コア基板と対向しない面に設けられている
   ことを特徴とする請求項１から請求項４のいずれか一項に記載のプリント回路基板。
7. 前記補助パターンが前記第１電磁バンドギャップ構造の最外周の周囲に設けられた閉リング構造あるいは開リング構造で形成されている
   ことを特徴とする請求項１から請求項６のいずれか一項に記載のプリント回路基板。
8. コア基板と当該コア基板の一方の面に設けられた補強誘電体層とを備えるプリント回路基板におけるノイズ低減方法であり、
   前記補強誘電体層のいずれかの面側に、前記コア基板内を伝搬する所定の第１周波数の電磁ノイズを抑制するため、前記補強誘電体層の面に第１電磁バンドギャップ構造を設け、
   前記第１電磁バンドギャップ構造を形成するパターンの外周に対して所定の距離に補助パターンを設け、
   前記プリント回路基板における電磁ノイズの伝搬を、前記第１電磁バンドギャップ構造により抑制する
   ことを特徴とするプリント回路基板におけるノイズ低減方法。