JP2015537365A - バッテリセパレータ上のセラミック被覆 - Google Patents

Abstract

本発明は、概してＬｉイオンバッテリなどの電気化学エネルギー貯蔵デバイスに関し、より具体的には、このような貯蔵デバイス内のセパレータのために制御された厚みを有する均一なセラミック被覆を提供する方法に関する。本発明の幾つかの実施形態は、水性又は非水性であることができる溶媒中に分散したナノサイズ／マイクロサイズの粒子の層ごとの被覆を利用する。本発明の他の実施形態は、多孔性ポリオレフィンセパレータ上にセラミック膜を堆積するためのＰＶＤなどのドライプロセスを利用する。本発明のある１つの態様によると、このアプローチの利点は、現在のセラミック被膜技術よりも無駄が少なく、高い収率でより良く制御された厚みを有し、より高い密度でより均一な膜を達成する能力を含む。セラミック被覆されたセパレータの利点は、セルの安全が増すことである。【選択図】図１

Description

関連出願の相互参照
［０００１］本出願は、米国仮特許出願番号６１／７３６，９６８への優先権を主張し、その内容は、全体として参照により本願に組み込まれる。

［０００２］本発明は、概してＬｉイオンバッテリなどの電気化学エネルギー貯蔵デバイスに関し、より具体的には、このような貯蔵デバイス内のセパレータのために制御された厚みを有する均一なセラミック被覆を提供する方法に関する。

［０００３］Ｌｉイオンバッテリの電流発生は、高温で熱収縮を起こしやすい多孔性ポリオレフィンセパレータを使用し、正極と負極との間に又は対応する電流コレクタ間にショートを引き起こすことがある。セパレータ上のセラミック被覆は、直接接触を抑止することを助けるが、プリンティング技術などを用いて被覆を形成する現在の方法は、バッテリセパレータ上に４ミクロン以下のセラミック粒子を均一に被覆することができない。

［０００４］本発明は、概してＬｉイオンバッテリなどの電気化学エネルギー貯蔵デバイスに関し、より具体的には、このような貯蔵デバイス内のセパレータのために制御された厚みを有する均一なセラミック被覆を提供する方法に関する。本発明の幾つかの実施形態は、水性又は非水性であることができる溶媒の中に分散したナノサイズ／マイクロサイズの粒子の層ごとの被覆を利用する。本発明の他の実施形態は、多孔性ポリオレフィンセパレータ上にセラミック膜を堆積するためのＰＶＤなどのドライプロセスを利用する。本発明のある１つの態様によると、このアプローチの利点は、現在のセラミック被膜技術よりも無駄が少なく、高い収率でより良く制御された厚みを有し、より高い密度でより均一な膜を達成する能力を含む。セラミック被覆されたセパレータの利点は、セルの安全が増すことである。

［０００５］これらの態様及び他の態様によると、本発明の実施形態による方法は、電気化学貯蔵デバイスのためにセパレータを準備すること、及び所望の厚みを有するセラミック層でセパレータを被覆する制御された処理を使用することを含む。幾つかの実施形態では、制御された処理は、第１電荷を有するセラミック粒子の第１層でセパレータを被覆すること、第１電荷とは反対の第２電荷を有するセラミック粒子の第２層で第１層を被覆すること、及び所望の厚みを有するセラミック被覆が得られるまで被覆のステップを繰り返すことを含む。他の実施形態では、制御された処理は、セラミック材料を含むソース材料を準備すること、及び所望の厚みが得られるまでＰＶＤチャンバ内でセパレータ上にセラミック層を堆積することを含む。

［０００６］本発明のこれらの態様及び特徴並びに他の態様及び特徴は、添付の図面と併せて本発明の特有の実施形態に関する以下の説明を読めば、当業者に明らかになるであろう。

本発明の実施形態による、セラミックで被覆されたセパレータを製造するための例示的なプロセスを示すフロー図である。 本発明の実施形態による、セラミックで被覆されたセパレータの例示的な完成構造を示す。 本発明の実施形態による、セラミックで被覆されたセパレータを製造するための別の例示的なプロセスを示すフロー図である。 本発明の実施形態による、セラミックで被覆されたセパレータを有する例示的なＬｉイオンバッテリ構造を示す。

［００１１］本発明は、当業者が本発明を実施することを可能にするように、本発明の例として提供される図面を参照して、次に詳細に記載される。特に、以下の図及び例は、本発明の範囲を単一の実施形態に限定するものではなく、記載された要素又は図示された要素の一部又は全てを交換することにより、他の実施形態が可能である。更に、既知の構成要素を使用して本発明のある要素を部分的又は完全に実施できる場合、かかる既知の構成要素のうち、本発明の理解に必要な部分のみが説明され、かかる既知の構成要素の他の部分の詳細な説明は、本発明を曖昧にしないために省略されている。ソフトウェアに実装されていると記載される実施形態は、それに限定されず、ハードウェアに実装される実施形態又はソフトウェアとハードウェアの組み合わせに実装される実施形態、及びその逆を含むことができ、本明細書に別段の特定がない限り、これは当業者に明らかである。本明細書では、本書に別段の明示がない限り、単数の構成要素を示す一実施形態は限定的と見なすべきではなく、むしろ、本発明は、複数の同じ構成要素を含む他の実施形態を包括することが意図され、逆も同様である。更に、出願人らは、本明細書又は特許請求の範囲におけるいかなる用語も、一般的でない、或いは、特殊な意味を有すると見なされることを、そのように明示しない限り、意図しない。更に、本発明は、本書で例示のために参照される既知の構成要素に対する現在知られている均等物及び将来知られることになる均等物を包括する。

［００１２］概して、本発明者らは、現在のセラミック被膜技術よりも無駄が少なく、高い収率でより良く制御された厚みを有し、より高い密度でより均一な膜を達成する能力を有することが有利であると認識している。バッテリなどの電気化学貯蔵デバイス内にセラミックで被覆されたセパレータを有することの利点は、セルの安全が増すことである。

［００１３］幾つかの実施形態では、本発明は、多孔性ポリオレフィンセパレータなどのセパレータ上にセラミック被覆を形成するのに非常に適切でありうる水性媒体から逆に帯電したナノサイズ／マイクロサイズの粒子の層ごとの被覆を含む。本発明のこれらの実施形態による例示的な方法論は、図１に示される。

［００１３］第１ステップＳ１０２では、逆に帯電した２つの懸濁液又は乳状液が準備される。セラミック粒子は、Ａｌ_２Ｏ_３、ＳｉＯ_２などの絶縁性酸化物、又は（Ｌｉ，Ｌａ）ＴｉＯ_３、Ｌｉ−Ｌａ−Ｚｒ−Ｏ、硫化物系電解質などのイオン伝導性セラミックであってもよい。粒子は、好ましくは、ナノメータサイズであるが、マイクロメータサイズであってもよい。粒子は、高密度又は中空であってもよい。本発明の実施形態で使用することができる市販のセラミック粒子の一例は、Ａｌ_２Ｏ_３、ＳｉＯ_２、及びＭｇＯである。

［００１５］吸着又は反応性化学結合（グラフティング）により、溶液の組成又はｐＨを制御することによって或いは粒子にチャージャー高分子電解質（ｃｈａｒｇｅｒ ｐｏｌｙｅｌｅｃｔｒｏｌｙｔｅ）を付着させることによって粒子に電荷を加えてもよい。高分子電解質は、反復単位がイオン性基を担持するポリマーである。これらの基は、特定の溶液（例えば、水）で解離し、ポリマーを帯電させる。高分子電解質特性は、したがって、電解質（塩）及びポリマー（高分子量化合物）の両方に類似し、時々ポリ塩（ｐｏｌｙｓａｌｔ）と呼ばれる。産業上使用される幾つかの高分子電解質は、ポリジアリルジメチルアンモニウム塩化物（ｐｏｌｙｄｉａｌｌｙｌｄｉｍｅｔｈｙｌａｍｍｏｎｉｕｍ ｃｈｌｏｒｉｄｅ）、ポリ（アリルアミン）−ナフィオン／ポリ（アクリル酸）（ｐｏｌｙ（ａｌｌｙｌａｍｉｎｅ）−Ｎａｆｉｏｎ ／ ｐｏｌｙ（ａｃｒｙｌｉｃ ａｃｉｄ））、リニアＮ（ｌｉｎｅａｒ Ｎ）、ｎ−ドデシル、メチルーポリ（エチレンイミン）／ポリ（アクリル酸）（ｍｅｔｈｙｌ−ｐｏｌｙ（ｅｔｈｙｌｅｎｅｉｍｉｎｅ） ／ ｐｏｌｙ（ａｃｒｙｌｉｃ ａｃｉｄ））、ポリ（エチレンイミン）、ポリ（スチレンスルホン酸）、ポリ（アリルアミン塩酸塩）、ポリ（アリルアミン／ポリ（アクリル酸）（ｐｏｌｙ（ａｌｌｙｌａｍｉｎｅ ／ ｐｏｌｙ（ａｃｒｙｌｉｃ ａｃｉｄ））、ポリ（アクリル酸）／ポリエチレンオキシドーブロックーポリカプロラクトン（ｐｏｌｙ（ａｃｒｙｌｉｃ ａｃｉｄ） ／ ｐｏｌｙｅｔｈｙｌｅｎｅ ｏｘｉｄｅ − ｂｌｏｃｋ − ｐｏｌｙｃａｐｒｏｌａｃｔｏｎｅ）である。解離しているときの負に帯電した高分子電解質の例としては、ポリ（スチレンスルホン酸ナトリウム）（ＰＳＳ）及びポリアクリル酸（ＰＡＡ）がある。ＰＳＳとＰＡＡの両方が、解離しているときは負に帯電した高分子電解質である。ＰＳＳは、「強い」高分子電解質（溶液中で完全に帯電されている）である一方で、ＰＡＡは、「弱い」（溶液中で部分的に帯電されている）。正に帯電したポリマーの例としては、ポリエチレンイミン、ポリリジン、ポリアリルアミン塩酸塩などがある。固体基板上の高分子電解質の吸着は、表面の現象であり、帯電基を有する長鎖ポリマー分子は、逆極性に帯電した表面と結合する。

［００１６］図１では別のステップとして示されていないが、生得的に帯電されていない場合、セパレータを準備する必要がありうる。幾つかの実施形態では、この準備は、セパレータをコロナに曝露すること、それを化学的に処理すること（例えば、酸化剤を用いて）、或いは高分子電解質をセパレータの表面に吸着又はグラフティングすることを含んでもよい。帯電されたセパレータを有することは、逆に帯電した粒子の第１層がセパレータに結合するために必要である。

［００１７］ステップＳ１０４は、粒子の１つの層からなるセルフリミッティングな層を適用することを含む。例えば、セパレータが正に帯電される場合、負に帯電した層が適用される。一旦表面が負に帯電した層で完全に覆われたら、粒子の堆積が中止される。「セルフリミッティング」という単語は、この文脈では、粒子の単層が堆積されるため、同様の帯電した粒子間の自然反発に起因して粒子のビルドアップがないことを示すために使用されることに留意されたい。この適用例は、例えば、スプレー被覆処理を用いて、セパレータに適正な混合を被覆することによって、実行することができる。

［００１８］ステップＳ１０６では、リンス処理が実行され、任意の余剰の粒子及び溶液がリンスされて落とされる。リンスは、堆積された層に水をスプレーすることによって、又はセパレータを水槽に通すことによって実行されてもよい。代替的に、アセトニトリル、エタノール、Ｎ−メチル−２−ピロリドン、テトラヒドロフランなどの非水性溶媒を使用することができる。この時点で、セパレータは、ポリマー溶液中で使用されたセラミック粒子の直径に実質的に対応する厚みを有するセラミック粒子の１つの層で被覆される。

［００１９］ステップＳ１０８では、前の層に対して逆電荷の粒子の第２層が適用され、ステップＳ１１０でリンスが実行される。適用とリンスは、ステップＳ１０４及びステップＳ１０６と同じ態様で実行することができる。この時点では、セパレータは、使用されるセラミック粒子の直径の実質的に２倍程度の厚みを有するセラミック被覆を有することになる。

［００２０］ステップＳ１０４からステップＳ１１０は、セラミック被覆の所望の厚みを達成するために、必要に応じて何度も繰り返される。

［００２１］図２は、１つの表面が被覆された完成されたセパレータ構造を示す。本発明の実施形態は、既存のバッテリセパレータを使用し、それらを上述のような方法を用いてセラミック粒子被覆で修正する。実施形態では、セパレータは、典型的には、ポリオレフィンで作られた約２５ミクロンの厚みの構造である。本発明の使用のために適切な市販のセパレータは、例えば、Ｐｏｌｙｐｏｒｅ（Ｃｅｌｇａｒｄ）、Ｔｏｒａｙ Ｔｏｎｅｎ（バッテリセパレータ膜（ＢＳＦ））、ＳＫ ｅｎｅｒｇｙ（リチウムイオンバッテリセパレータ（ＬｉＢＳ）、Ｅｖｏｎｉｋ ｉｎｄｕｓｔｒｉｅｓ（ＳＥＰＡＲＩＯＮ）、旭化成（ハイポア）、ＤｕＰｏｎｔ（Ｅｎｅｒｇａｉｎ）などによって製造された高分子多孔質セパレータを含むことができる。

［００２２］図２に示される例では、約３ミクロンの厚みの被覆が、バッテリ構造の中で負極に向かって面するセパレータの表面上に適用されている。しかしながら、幾つかの実施形態では、セパレータの両側面を被覆することができる。このような実施形態では、全体的に被覆されたセパレータ構造は、約１６ミクロンの厚みであることができ、恐らく１０ミクロンの厚みまで薄くなることができる。

［００２３］上述の実施形態は、現在のセラミック被膜技術よりも無駄が少なく、高い収率でより良く制御された厚みを有し、より高い密度でより均一なセパレータ被覆を達成することに成功している。しかしながら、発明者は、膜を表面に付着させることが難しいときがあるため、上述の処理において微粒子を使用して確実に膜を形成することは常に可能ではないことを発見してきた。代わりにナノ粒子を使用することによって、この問題が解決されるが、所望の膜の厚みを達成するためには、余分なサイクルの層適用が必要とされる。

［００２４］したがって、本発明の代替的な実施形態は、上述の湿式法よりも、セラミック被覆を形成するドライ方法論を包含する。１つの例示的なドライプロセスは、物理的気相堆積（ＰＶＤ）技法の使用を包含し、粒子の使用を必要としない。図３は、本発明のこれらの実施形態による例示的プロセスを示すフロー図である。

［００２５］図３に示されるように、処理は、ステップＳ３０２で膜ソース材料
を準備することから開始される。これは、粒子を適切に分散するために界面活性剤分子を伴って、溶媒、好ましくは水性溶媒の中にＳｉＯ_２又はＡｌ_２Ｏ_３を含んでもよい。

［００２６］ステップＳ３０４では、セパレータ構造は、カリフォルニア州サンタクララのＡｐｐｌｉｅｄ ＭａｔｅｒｉａｌｓのＥｎｄｕｒａ Ｉｍｐｕｌｓｉｖｅ ＰＶＤ又はＡｒｉｓｔｏ ｔｏｏｌｓなどのＰＶＤチャンバ内に配置される。セパレータ構造は、ＳｉＯ_２、Ａｌ_２Ｏ_３、ガーネット組成物のドープされた変種などのリチウム伝導性セラミック酸化物（ｌｉｔｈｉｕｍ ｃｏｎｄｕｃｔｉｎｇ ｃｅｒａｍｉｃ ｏｘｉｄｅ）、ペロブスカイト、逆ペロブスカイト（ａｎｔｉ−ｐｅｒｏｖｓｋｉｔｅｓ）、及びリチウム伝導性硫化物（ｌｉｔｈｉｕｍ ｃｏｎｄｕｃｔｉｎｇ ｓｕｌｆｉｄｅ）とともに、基板として高分子セパレータを含むことができる。

［００２７］ステップＳ３０６では、処理が、材料の所望の厚みが堆積され、ＰＶＤチャンバから被覆セパレータが取り除かれるまで継続する。

［００２８］Ｓ３０４及びＳ３０６は、セパレータ構造の両側面上で膜を形成するために繰り返すことができることに留意するべきである。

［００２９］本発明者らは、以前の実施形態に対する、図３に関連する上述の実施形態の特定の利点に気付いた。例えば、結果として生じる被覆構造は、熱安定性と濡れ性が増大する。更に、結果として生じる被覆構造はイオン伝導性を強化し、これは、セパレータ材料のポアへのＳｉＯ_２分子又はＡｌ_２Ｏ_３分子の間の液面の相互作用によって引き起こされると考えられている。これによって、全体的なセパレータの構造が、厚みが１０μｍ未満に減少し、ナノメートルオーダーの膜の厚みが伴うことが可能となる。

［００３０］図４は、本発明の任意の上述の実施形態による、被覆されたセパレータを有する例示的なＬｉイオンバッテリ構造を示す。Ｌｉイオンセル４００の例の断面表示が、電流コレクタ４０２、アノード被覆４０４、被覆されたセパレータ４０８、カソード被覆４１２、及び電流コレクタ４１４とともに図４に示される。コレクタ４０２及び４１４を除いて、すべての構成要素が、更にリチウムイオン電解質を含む。

［００３１］本発明によるリチウムイオンセルの実施形態では、リチウムは、アノードにおいてカーボングラファイト（ＬｉＣ_６）の結晶構造の原子層内に、並びにカソードにおいてリチウムマンガン酸化物（ＬｉＭｎＯ_４）又はリチウムコバルト酸化物（ＬｉＣｏＯ）の結晶構造の原子層内に含まれる。図４で示される他の層は、電子及び正に帯電したリチウムイオンを伝導するのに必要である。層は、円柱内で互いの中にコイル状にされるか、又は矩形平板層状に互いに押圧されてもよい。

［００３２］電流コレクタ４０２は銅板であることができる一方で、電流コレクタ４１４はアルミニウム板であることができる。４０４、４０８、及び４１２中に浸出された電解質は、液体／ゲル或いは固体ポリマーから構成されることができ、それぞれの中で異なってもよい。被覆されたセパレータ４０８は、上述の実施形態のいずれかに記載されたようなセパレータであることができる。

［００３３］本発明について、本発明の好適な実施形態を参照して特に説明したが、本発明の精神及び範囲から逸脱することなく、形状及び細部に変更及び修正を加えることができることは、当業者には容易に明らかになるはずである。添付の特許請求の範囲は、かかる変更及び修正を包括することが意図されている。

Claims (15)

1. 電気化学貯蔵デバイスのためにセパレータを準備すること、及び
   所望の厚みを有するセラミック層で前記セパレータを被覆するための制御された処理を使用すること
   を含む、方法。
2. 前記制御された処理が、
   第１電荷を有するセラミック粒子の第１層で前記セパレータを被覆すること、
   前記第１電荷とは反対の第２電荷を有するセラミック粒子の第２層で前記第１層を被覆すること、及び
   前記所望の厚みを有するセラミック被覆が得られるまで被覆のステップを繰り返すこと
   を含む、請求項１に記載の方法。
3. 前記制御された処理が、
   セラミック材料を含むソース材料を準備すること、及び
   前記所望の厚みが得られるまでＰＶＤチャンバ内で前記セパレータ上に前記セラミック層を堆積すること
   を含む、請求項１に記載の方法。
4. 前記セラミック粒子がナノ粒子を含む、請求項１又は２に記載の方法。
5. 前記セラミック粒子が微粒子を含む、請求項１又は２に記載の方法。
6. 前記セラミック層が、Ａｌ_２Ｏ_３及びＳｉＯ_２のうちの１つを含む、請求項１から３のいずれか一項に記載の方法。
7. 前記セラミック層がイオン伝導性セラミックを含む、請求項１から３のいずれか一項に記載の方法。
8. 前記セパレータが多孔性ポリオレフィンを含む、請求項１から３のいずれか一項に記載の方法。
9. 前記セラミック粒子を含む溶液の中でｐＨを制御することによって、前記セラミック粒子に電荷を加えることを更に含む、請求項２に記載の方法。
10. 前記セラミック粒子にチャージャー高分子電解質を付着させることによって、前記セラミック粒子に電荷を加えることを更に含む、請求項２に記載の方法。
11. 前記所望の厚みが、５マイクロメータ未満である、請求項１から３のいずれか一項に記載の方法。
12. 前記セラミック層が、前記セパレータのアノード対向側面及び前記セパレータのカソード対向側面のうちの１つの上で形成される、請求項１から３のいずれか一項に記載の方法。
13. 前記セラミック層が、前記セパレータのアノード対向側面及び前記セパレータのカソード対向側面の両方の上で形成される、請求項１から３のいずれか一項に記載の方法。
14. 請求項１から１３のいずれか一項で形成されるような被覆を有するセパレータ。
15. 請求項１から１３のいずれか一項で形成されるような被覆を有するセパレータを有するバッテリ。