JP2015515145A - ナノレベルのパターンが形成された高効率窒化物系発光ダイオード用基板の製造方法（ＭｅｔｈｏｄＦｏｒＦａｂｒｉｃａｔｉｎｇＮａｎｏＰａｔｔｅｒｎｅｄＳｕｂｓｔｒａｔｅＦｏｒＨｉｇｈＥｆｆｉｃｉｅｎｃｙＮｉｔｒｉｄｅｂａｓｅｄＬｉｇｈｔＥｍｉｔｔｉｎｇＤｉｏｄｅ） - Google Patents

ナノレベルのパターンが形成された高効率窒化物系発光ダイオード用基板の製造方法（ＭｅｔｈｏｄＦｏｒＦａｂｒｉｃａｔｉｎｇＮａｎｏＰａｔｔｅｒｎｅｄＳｕｂｓｔｒａｔｅＦｏｒＨｉｇｈＥｆｆｉｃｉｅｎｃｙＮｉｔｒｉｄｅｂａｓｅｄＬｉｇｈｔＥｍｉｔｔｉｎｇＤｉｏｄｅ） Download PDF

Info

Publication number
JP2015515145A
JP2015515145A JP2015506889A JP2015506889A JP2015515145A JP 2015515145 A JP2015515145 A JP 2015515145A JP 2015506889 A JP2015506889 A JP 2015506889A JP 2015506889 A JP2015506889 A JP 2015506889A JP 2015515145 A JP2015515145 A JP 2015515145A
Authority
JP
Japan
Prior art keywords
substrate
emitting diode
light emitting
nano
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015506889A
Other languages
English (en)
Inventor
ヒョクジン チャ
ヒョクジン チャ
ホン リ
ホン リ
ウンソ チェ
ウンソ チェ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hunetplus Co Ltd
Original Assignee
Hunetplus Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hunetplus Co Ltd filed Critical Hunetplus Co Ltd
Publication of JP2015515145A publication Critical patent/JP2015515145A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02376—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)

Abstract

本発明の窒化物系発光ダイオードの製造方法は、底部と凸部とを含み、凸部の下端径は発光ダイオードの発光波長の０．１〜３倍であるナノパターンを有する基板とこれに形成されるＧａＮ層からなるバッファ層を製造する方法を提供する。本発明の窒化物系発光ダイオードの製造方法を用いることで、光抽出向上値が大きく増大され、ナノレベルのパターンを経済的に形成することができる。【選択図】図１

Description

本発明は、ナノプリントまたはナノインプリント工程を用いてサファイア単結晶、クオーツ、シリコンなどの基板に、ナノレベルのパターンを経済的に製造し、これに窒化ガリウムなどを形成させて結晶欠陥を低減した窒化物系発光ダイオード用基板を提供することで、発光ダイオードの性能を画期的に増大させるためのものである。
発光ダイオードは、従来の蛍光灯、白熱灯などの照明装置と比較して寿命が長く、電力消耗が少なく、環境にやさしいという長所があるため、未来の照明用光源として注目を浴びており、現在は多様な分野における光源として用いられている。特に、広いバンドギャップを有する窒化物系発光ダイオードは、緑色から青色、近紫外線領域帯の光を発光する長所があるために、ＬＣＤ及び携帯電話バックライト、自動車用照明、交通信号灯、一般照明など、その応用分野が大きく広がる傾向にある。しかしながら、このような需要を満たすほど、窒化物系発光ダイオードの性能は十分には改善されていない。
発光ダイオードの性能は、多量注入された電子がいかに多くの光子を生成するかによる内部量子効率と、生成された光子をいかに多く発光ダイオード素子の外部に放出するかによる光抽出効率と、によって決定される。
最近、窒化物系発光ダイオードは、エピタキシャル成長の発展によって内部量子効率が大きく向上したが、光抽出効率はそれに比べると、あまり向上していない状況である。発光ダイオードの活性層（発光層）であるＭＱＷ領域（ｍｕｌｔｉ ｑｕａｎｔｕｍ ｗｅｌｌ ｒｅｇｉｏｎ）から生成した光が放出される場合、発光ダイオード素子と外部空気、外部封止材であるエポキシ、サファイア基板などの境界において全反射が発生する。空気（ｎａｉｒ＝１）、ｅｐｏｘｙ（ｎｅｐｏｘｙ＝１．５）、ｓａｐｐｈｉｒｅ（ｎｓａｐ．＝１．７７）と比較し、ＧａＮの場合の屈折率が約２．５程度と大きい値を有するため、ＭＱＷから生成された光が素子外部に抜け出せる臨界角は、それぞれθＧＡＮ／ａｉｒ＝２３°、θＧＡＮ／ｅｐｏｘｙ＝３７°、θＧＡＮ／ｓａｐ．＝４５°と極めて限定された領域である。よって、臨界角範囲を逸脱して素子外部方向に入射する光は外部に放出できずに、素子内部で吸収されるまで引き続き全反射され、光抽出効率はわずか数％と極めて低い。さらに、これは素子が発熱する問題を引き起こす。
このような窒化物系発光ダイオードの限界を克服するために、素子表面のｐ−ＧａＮ層または透明電極層にパターンを挿入し、光の乱反射を介して全反射を効果的に低減させようとする研究が行われてきた。特に、所定の大きさのパターンが規則的かつ稠密に配列されているサブミクロン（ｓｕｂ−ｍｉｃｒｏｎ）レベルの光結晶パターンを発光ダイオード製造工程に導入した場合、光抽出効率が大きく増加することが知られている。しかしながら、パターニング後のｐ−ｔｙｐｅ電極形成、パッケージング工程などの発光ダイオードの製作工程と生産収率、経済性などを考慮した場合、ｐ−ＧａＮ層及び透明電極層のパターニング工程を実際に常用化するには無理があった。これに対する代案としてＰＳＳ（ｐａｔｔｅｒｎｅｄ ｓａｐｐｈｉｒｅ ｓｕｂｓｔｒａｔｅ）にエピタキシャル層を成長させた場合、同じく光の乱反射効果により光抽出効率を効果的に改善することができる。ＰＳＳの場合、本来は、サファイア（ｓａｐｐｈｉｒｅ）基板とＧａＮエピタキシャル層との格子不整合（ｌａｔｔｉｃｅ ｍｉｓｍａｔｃｈ）によるｔｒｅａｄｉｎｇ ｄｉｓｌｏｃａｔｉｏｎ ｄｅｎｓｉｔｙを減少させて内部量子効率を増加させることを目的として開発された技術や光抽出効率も大幅に向上させることができ、発光ダイオードの製作工程に直ちに適用可能であるという長所がある。現在、国内外発光ダイオードの製造メーカでは、既にＰＳＳを適用した製品が量産レベルまで至っている。
現在、ＰＳＳの場合、主に、フォトリソグラフィ工程と乾式及び湿式エッチング工程を介して製作され、パターンのスペックはほとんどが数マイクロレベルにとどまっている。光の乱反射による発光ダイオードの光抽出効率の向上はパターンの大きさ、形状及び周期などによってその向上値が大きく変化する。発光ダイオードの発光領域帯では、ナノレベルの光結晶パターンを適用した場合、光抽出向上値が大きく増大されるものとして知られている。したがって、発光素子の効率向上のために、既に常用化されているＰＳＳのミクロンレベルパターンの直径及び周期をナノレベルに縮小する必要があり、パターンの形状も最適化する必要があった。
現在、ＰＳＳの製作のために用いるパターニング技術であるフォトリソグラフィは、工程コストが高価である上、ナノレベルのパターンを適用するには製品の製造単価が高く経済性がよくないため、現在の方法では、ＰＳＳによるこれ以上の光抽出効率の向上を期待することができない。したがって、発光ダイオードのさらなる効率向上のために、高価なフォトリソグラフィの代わりとなるナノレベルのパターンを経済的に製作できるパターニング技術が必要であった。
上記目的を達成するために、本発明の一実施形態による窒化物系発光ダイオードの製造方法は、基板の一面またはナノモールドの一面に耐エッチング性レジスト薄膜を形成する第１段階、前記耐エッチング性レジスト薄膜と向かい合うように、ナノモールドまたは基板を位置させ、加圧して前記基板上にナノパターンを有する耐エッチング性レジスト薄膜を形成する第２段階、前記ナノパターンが形成された基板をエッチングする第３段階、そして前記エッチングされた基板をアニーリングする第４段階を含む。
前記ナノパターンは、底部と凸部を含み、前記凸部の下端径は発光ダイオードの発光波長の０．１〜３倍とすることができる。
前記ナノパターンは、底部と凸部が互いに形成されていて、第１凸部と該第１凸部に隣り合う第２凸部との距離が発光ダイオードの発光波長の０．２〜６倍とすることができ、前記第１凸部に隣り合う第２凸部との周期が発光ダイオードの発光波長の０．２〜６倍とすることができる。
前記ナノパターンは、半球形、三角錐形、四角錐形、六角錐形、円錐形及び欠球形からなる群から選択されたいずれか１つを繰り返し含むことができる。
前記窒化物系発光ダイオードの製造方法は、前記第４段階以後に、前記アニーリングした基板にＧａＮ層からなるバッファ層をさらに形成する第５段階をさらに含んで発光ダイオードの光抽出効率を向上させることができる。
前記基板は、サファイア基板、シリコン基板及びクオーツ基板からなる群から選択されたいずれか１つであって、Ａｌ２Ｏ３、ＳｉＣ、Ｓｉ、ＳｉＯ２、クオーツ（Ｑｕａｒｔｚ）、ＡｌＮ、ＧａＮ、Ｓｉ３Ｎ４及びＭｇＯからなる群から選択されたいずれか１つを含むことができる。
本発明の他の一実施形態による窒化物系発光ダイオードは、前記窒化物系発光ダイオードの製造方法によって製造された基板を含む。前記発光ダイオード用基板は、基板、そして該基板の一面に形成された凸部と該凸部が形成されない底部を含み、前記凸部は繰り返し形成されるものとして、前記凸部の下端径は発光ダイオードの発光波長の０．１〜３倍であるものであって、第１凸部と該第１凸部に隣り合う第２凸部の形成周期が発光ダイオードの発光波長の０．２〜６倍とすることができる。
本発明では、発光ダイオード用基板のパターンの直径及び周期をナノレベルに縮小することを介して発光ダイオードの内部量子効率及び光抽出効率を極大化させようとする。また、経済的な非光学的パターニング技術であるナノプリント（またはインプリント）リソグラフィ技術を用いて基板にナノレベルのパターンを製作する方法を開示する。ナノプリント（またはインプリント）技術は、高価の露光装備を必要としないために経済的かつ簡単な工程によって大面積にパターンを転写または形成できるので、生産収率の高い利点がある。特に発光ダイオードのためのパターニングは、正確なアラインメント（ａｌｉｇｎｍｅｎｔ）を必要としないために直接パターン転写方式であるナノプリント（またはインプリント）工程を適用するのに適切であり、サブミクロンレベルのパターンを容易に形成することができる。したがって、ＰＳＳを製作するための従来のフォトリソグラフィ工程と比較してナノプリント（またはインプリント）技術をＰＳＳ工程に適用する場合製品性能がさらに向上すると共に、経済性を高めることができ、高効率ＰＳＳ発光ダイオードの量産化を可能とする。また、これに窒化ガリウムのような物質を形成させることで、結晶欠陥が非常に少ない状態で形成させるので、発光素子内で発光する光が散乱して内部全反射される確率を極めて少なくすることができ、素子の発光性能を著しく改善することができる。
また、従来のトップエミッション（Ｔｏｐ ｅｍｉｔｔｉｎｇ）構造の発光ダイオード、フリップチップ（Ｆｌｉｐ−ｃｈｉｐ）発光ダイオード、そして垂直型発光ダイオードにも適用することができる。
本発明の一実施形態による窒化物系発光ダイオードの製造方法を示す概要図である。 本発明の一実施形態に適用される多様なパターンの例を示す概念図である。 本発明の一実施形態により製造された発光ダイオードの概念図である。
以下、本発明が属する技術分野で通常の知識を有する者が容易に実施できるように、本発明の実施形態について添付図面を参照して詳しく説明する。しかし、本発明は多様な形態で実現することができ、ここに説明する実施形態に限定されない。明細書全般において同一の部分については同一図面符号を付する。
図１は本発明の一実施形態による窒化物系発光ダイオードの製造方法を示す概要図であり、図２は本発明の一実施形態に適用される多様なパターンの例を示す概念図であり、図３は本発明の一実施形態により製造された発光ダイオードの概念図である。本発明の一実施形態による窒化物系発光ダイオードの製造方法は、基板の一面またはナノモールドの一面に耐エッチング性レジスト薄膜を形成する第１段階と、前記耐エッチング性レジスト薄膜と向かい合うように、ナノモールドまたは基板を位置させ、加圧して前記基板上にナノパターンを有する耐エッチング性レジスト薄膜を形成する第２段階と、前記ナノパターンが形成された基板をエッチングする第３段階と、そして前記エッチングされた基板をアニーリングする第４段階とを含む。
前記基板は、ＬＥＤ基板として活用されているサファイア基板外にも、シリコン基板やクオーツ基板を適用することができる。前記基板は、Ａｌ２Ｏ３、ＳｉＣ、Ｓｉ、ＳｉＯ２、クオーツ（Ｑｕａｒｔｚ）、ＡｌＮ、ＧａＮ、Ｓｉ３Ｎ４及びＭｇＯからなる群から選択されたいずれか１つを含むことができる。
前記耐エッチング性レジスト薄膜は、シリコン酸化物ゾル層を含む薄膜とすることができる。前記シリコン酸化物ゾル層は、シリコン酸化物ゾルを製作した後に、これを基板またはナノモールド上にスピンコーティングして形成することができ、前記シリコン酸化物ゾルは、ＴＥＯＳ（ｔｅｔｒａｅｔｈｙｌ ｏｒｔｈｏｓｉｌｉｃａｔｅ）を溶媒に溶かして製造することができ、これに適用される溶媒は、エチルアルコール、メタノール、ＤＭＦ（ｄｉｍｅｔｈｙｌｆｏｒｍａｍｉｄｅ）などのような有機溶媒が適用されるが、これに限定されない。
前記基板の一面に、耐エッチング性レジスト薄膜を形成する場合には、第２段階で前記耐エッチング性レジスト薄膜と向かい合うようにナノモールドを位置させ、加圧して前記基板上にナノパターンを有する耐エッチング性レジスト薄膜を形成するナノインプリント方式によりナノパターンを形成することができる。
前記ナノモールドの一面に耐エッチング性レジスト薄膜を形成し、第２段階で前記基板と向かい合うように、前記ナノモールドを位置させた後に加圧して前記基板上にナノパターンを有する耐エッチング性レジスト薄膜を形成するナノプリンティング方式でナノパターンを形成することができる。前記ナノモールドの一面に前記耐エッチング性レジスト薄膜を形成する場合には、キュアリング過程をさらに含むことができる。
前記ナノパターンのモールドは柔軟高分子複製モールドとすることができ、ＰＤＭＳ、ｈ−ＰＤＭＳ、ＰＶＣなどのような高分子素材からなるものとすることができる。前記モールドのナノパターンは、前記耐エッチング性レジスト薄膜に底部と凸部とを含み、基板に形成された凸部の下端径（Ａ）が発光ダイオードの発光波長の０．１〜３倍であるナノパターンを形成するものであれば適用することができる。ここで、下端径（Ａ）は、前記図３に示すように、凸部が底部と接する面における凸部断面の直径を意味する。
前記第２段階において、前記加圧は１〜２０ａｔｍからなり、加圧時の温度は７０〜２５０℃とすることができる。
前記第３段階を経て基板にプリンティングまたはインプリンティングされたナノパターンは、底部と凸部とを含み、前記凸部の下端径は発光ダイオードの発光波長の０．１〜３倍である。すなわち、前記凸部の下端径は、発光ダイオードの発光波長をλとした場合、０．１λ〜３λとすることができ、前記発光ダイオードの発光波長は、発光ダイオードに提供しようとする光の波長によって適用されることができる。前記凸部の下端径が前記範囲の場合には、発光ダイオードの発光効率を極めて高くすることができる。
前記ナノパターンは、底部と凸部が互いに形成されていて、第１凸部と該第１凸部に隣り合う第２凸部との距離が発光ダイオードの発光波長の０．２〜６倍とすることができ、第１凸部と該第１凸部に隣り合う第２凸部の形成周期（Ｂ）は発光ダイオードの発光波長をλとした場合、０．２λ〜６λとすることができる。前記ナノパターンの周期が前記範囲の場合には発光ダイオードの発光効率を極めて高くすることができる。
前記ナノパターンは、前記図２に例示したように、半球形、三角錐形、四角錐形、六角錐形、円錐形及び欠球形からなる群から選択されたいずれか１つを繰り返し含むものとすることができ、このようなパターンは、前記ナノプリンティングまたはナノインプリンティングを用いるので、マスターテンプレートによって所望する形状のパターンを製作して適用することができる。
このようにナノパターンが規則性を有する立体形状で構成される場合には、前記基板に形成されるＧａＮ層の格子不整合（ｌａｔｔｉｃｅ ｍｉｓｍａｔｃｈ）を減少させることができ、これによりｔｒｅａｄｉｎｇ ｄｉｓｌｏｃａｔｉｏｎ ｄｅｎｓｉｔｙを減少させて内部量子効率を増加させることができる。また、前記パターンの形状によって光抽出効率の向上値がそれぞれ多少異なるように示されるが、これによりダイオード内部の乱反射で低い光抽出効率を向上させることができる。
前記第３段階においてエッチングは、前記基板をエッチングすることができる方法であれば適用することができ、乾式エッチング、湿式エッチングの方法、またはイオンエッチング法などが適用されることができる。前記エッチング後に、耐エッチング性レジスト薄膜の残余層が残る場合には、以下の第５段階の形成以前に除去することが好ましい。
前記第４段階におけるアニーリングは、３００〜１、０００℃の温度で行うことができ、前記アニーリング過程において前記基板にナノパターンのＰＰＳ（ｐａｔｔｅｒｎｅｄ ｓａｐｐｈｉｒｅ ｓｕｂｓｔｒａｔｅ）が形成されることができる。
前記窒化物系発光ダイオードの製造方法は、さらに前記第４段階以後に、前記アニーリングした基板にＧａＮ層からなるバッファ層を形成する第５段階をさらに含むことができる。前記バッファ層は，ＧａＮがナノパターン化された基板上に形成されながら一般的な場合に基板上にＧａＮが形成される際に発生する格子不整合（ｌａｔｔｉｃｅ ｍｉｓｍａｔｃｈ）を減少させることができ、ナノパターンで最も精巧に格子不整合を減少させることができる。それと共に、前記パターンはナノサイズであり、発光ダイオードの波長によって所定の大きさと周期にパターン化させることができるため、これにより光抽出効率を低くする乱反射を最小化させ、発光ダイオードの光抽出効率を向上させることができる。
さらに、従来適用されたフォトリソグラフィ方式の場合には、パターン化することができる大きさはマイクロ単位で限界だったが、本発明の場合には、ナノプリンティングまたはナノインプリンティング方式を適用するため、ナノサイズのパターンを精巧に基板にパターン化することができ、それと共に、従来のフォトリソグラフィ方式と異なり、工程を簡素化させて発光ダイオード用基板とこれを有する発光ダイオードの製造過程を簡素化させることができる。
本発明の他の一実施形態による発光ダイオードは、前記窒化物系発光ダイオードの製造方法によって製造された基板を含む。前記発光ダイオード用基板は、基板、そして前記基板の一面に形成された凸部と該凸部が形成されない底部とを含み、前記凸部は繰り返し形成されたもので、前記凸部の下端径は、発光ダイオードの発光波長の０．１〜３倍であり、第１凸部と該第１凸部に隣り合う第２凸部の形成周期が発光ダイオードの発光波長の０．２〜６倍とすることができる。
前記図３は、本発明の発光ダイオードの概念図であって、前記図３を参照すると、前記方法によりナノパターンが形成された発光ダイオード用基板とその上部に形成されたｎ−ＧａＮ層、ＭＱＷ層、そしてｐ−ＧａＮが順に形成されることができる。前記ｎ−ＧａＮ層は、下端にＧａＮからなるバッファ層をさらに含み、前記バッファ層は、格子不整合（ｌａｔｔｉｃｅ ｍｉｓｍａｔｃｈ）を減少させて光抽出効率を向上させることができる。
また、前記発光ダイオード用基板を有する発光ダイオードは、規則的なナノパターン構造とこれに形成されたＧａＮからなるバッファ層によって基板の口径が広くなってもバッファ層を含むＧａＮ膜を形成した後の残留応力（ｒｅｓｉｄｕａｌ ｓｔｒｅｓｓ）を低減して曲がり現象を防止することができる。
前記発光ダイオードは、トップエミッション（Ｔｏｐ ｅｍｉｔｔｉｎｇ）構造の発光ダイオードとすることができ、フリップチップ（Ｆｌｉｐ−ｃｈｉｐ）構造の発光ダイオードに含まれることができ、垂直型構造の発光ダイオードに適用されることができる。
以上、本発明の好ましい実施形態を参照して詳細に説明したが、本発明の権利範囲はこれに限定されず、当該技術分野の熟練した当業者は添付の特許請求の範囲に記載された本発明の思想及び領域から逸脱しない範囲で、本発明を多様に修正及び変更することができる。
Ａ 凸部の下端径
Ｂ 第１凸部と第２凸部との形成周期

Claims (3)

  1. 基板の一面またはナノモールドの一面に、耐エッチング性レジスト薄膜を形成する第１段階と、
    前記耐エッチング性レジスト薄膜と向かい合うように、ナノモールドまたは基板を位置させ、加圧して前記基板上にナノパターンを有する耐エッチング性レジスト薄膜を形成する第２段階と、
    前記ナノパターンが形成された基板をエッチングする第３段階と、
    前記エッチングされた基板をアニーリングする第４段階と、を含み、
    前記ナノパターンは底部と凸部とを含み、前記凸部の下端径は発光ダイオードの発光波長の０．１〜３倍であり、
    前記ナノパターンは底部と凸部とが互いに形成されていて、第１凸部と該第１凸部に隣り合う第２凸部との距離が発光ダイオードの発光波長の０．２〜６倍であり、
    前記ナノパターンは、半球形、三角錐形、四角錐形、六角錐形、円錐形及び欠球形からなる群から選択されたいずれか１つを繰り返し含むことを特徴とするナノレベルのパターンが形成された高効率窒化物系発光ダイオード用基板の製造方法。
  2. 前記窒化物系発光ダイオード用基板の製造方法は、前記第４段階以後に、前記アニーリングした基板にＧａＮ層からなるバッファ層をさらに形成する第５段階をさらに含んで発光ダイオードの光抽出効率を向上させたことを特徴とする請求項１に記載のナノレベルのパターンが形成された高効率窒化物系発光ダイオード用基板の製造方法。
  3. 前記基板は、サファイア基板、シリコン基板及びクオーツ基板からなる群から選択されたいずれか１つであって、Ａｌ２Ｏ３、ＳｉＣ、Ｓｉ、ＳｉＯ２、クオーツ（Ｑｕａｒｔｚ）、ＡｌＮ、ＧａＮ、Ｓｉ３Ｎ４及びＭｇＯからなる群から選択されたいずれか１つを含むことを特徴とする請求項１に記載のナノレベルのパターンが形成された高効率窒化物系発光ダイオード用基板の製造方法。
JP2015506889A 2012-04-18 2013-04-16 ナノレベルのパターンが形成された高効率窒化物系発光ダイオード用基板の製造方法（ＭｅｔｈｏｄＦｏｒＦａｂｒｉｃａｔｉｎｇＮａｎｏＰａｔｔｅｒｎｅｄＳｕｂｓｔｒａｔｅＦｏｒＨｉｇｈＥｆｆｉｃｉｅｎｃｙＮｉｔｒｉｄｅｂａｓｅｄＬｉｇｈｔＥｍｉｔｔｉｎｇＤｉｏｄｅ） Pending JP2015515145A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020120040150A KR101233062B1 (ko) 2012-04-18 2012-04-18 나노 급 패턴이 형성된 고효율 질화물계 발광다이오드용 기판의 제조방법
KR10-2012-0040150 2012-04-18
PCT/KR2013/003186 WO2013157816A1 (ko) 2012-04-18 2013-04-16 나노 급 패턴이 형성된 고효율 질화물계 발광다이오드용 기판의 제조방법

Publications (1)

Publication Number Publication Date
JP2015515145A true JP2015515145A (ja) 2015-05-21

Family

ID=47899503

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015506889A Pending JP2015515145A (ja) 2012-04-18 2013-04-16 ナノレベルのパターンが形成された高効率窒化物系発光ダイオード用基板の製造方法（ＭｅｔｈｏｄＦｏｒＦａｂｒｉｃａｔｉｎｇＮａｎｏＰａｔｔｅｒｎｅｄＳｕｂｓｔｒａｔｅＦｏｒＨｉｇｈＥｆｆｉｃｉｅｎｃｙＮｉｔｒｉｄｅｂａｓｅｄＬｉｇｈｔＥｍｉｔｔｉｎｇＤｉｏｄｅ）

Country Status (7)

Country Link
US (1) US20150064821A1 (ja)
EP (1) EP2840618A4 (ja)
JP (1) JP2015515145A (ja)
KR (1) KR101233062B1 (ja)
CN (1) CN104221169A (ja)
TW (1) TW201405866A (ja)
WO (1) WO2013157816A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104218132A (zh) * 2013-05-29 2014-12-17 苏州新纳晶光电有限公司 一种氮化镓图形衬底的制备方法
KR101436743B1 (ko) 2013-06-20 2014-09-02 고려대학교 산학협력단 수직형 발광 소자의 제조 방법
TWI560141B (en) * 2014-11-21 2016-12-01 Force Prec Instr Co Ltd Micro/nano-molding template and method of forming micro-structure on substrate by use of such micor/nano-molding template
US10241398B2 (en) 2015-05-21 2019-03-26 Ev Group E. Thallner Gmbh Method for application of an overgrowth layer on a germ layer
KR102382440B1 (ko) 2015-06-22 2022-04-05 삼성전자주식회사 반도체 발광소자
JP6841198B2 (ja) * 2017-09-28 2021-03-10 豊田合成株式会社 発光素子の製造方法
CN110517949B (zh) * 2019-07-29 2021-05-11 太原理工大学 一种利用SiO2作为衬底制备非极性a面GaN外延层的方法
CN114068779B (zh) * 2021-11-16 2024-04-12 黄山博蓝特光电技术有限公司 应用于直下式背光led芯片的复合型衬底及其制备方法
CN115172554B (zh) * 2022-09-02 2022-11-18 元旭半导体科技股份有限公司 一种高亮度的纳米图形衬底结构的制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017745A (ja) * 2001-06-29 2003-01-17 Shiro Sakai 窒化ガリウム系発光素子
JP2005136106A (ja) * 2003-10-29 2005-05-26 Kyocera Corp 単結晶サファイア基板とその製造方法及び半導体発光素子
JP2007273659A (ja) * 2006-03-31 2007-10-18 Showa Denko Kk ＧａＮ系半導体発光素子およびランプ
JP2009054882A (ja) * 2007-08-28 2009-03-12 Univ Of Tokushima 発光装置の製造方法
JP2009123717A (ja) * 2006-12-22 2009-06-04 Showa Denko Kk Ｉｉｉ族窒化物半導体層の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2010093275A (ja) * 2009-11-20 2010-04-22 Sumitomo Electric Ind Ltd ｐ型窒化ガリウム系半導体を作製する方法、窒化物系半導体素子を作製する方法、及びエピタキシャルウエハを作製する方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5772905A (en) * 1995-11-15 1998-06-30 Regents Of The University Of Minnesota Nanoimprint lithography
DE10306779A1 (de) * 2002-12-30 2004-07-22 Osram Opto Semiconductors Gmbh Verfahren zum Aufrauhen einer Oberfläche eines Körpers und optoelektronisches Bauelement
JP2005064492A (ja) * 2003-07-28 2005-03-10 Kyocera Corp 単結晶サファイア基板とその製造方法及び半導体発光素子
US7648641B2 (en) * 2005-06-17 2010-01-19 Hitachi Global Storage Technologies Netherlands B.V. Method and apparatus for creating a topographically patterned substrate
US20090015142A1 (en) * 2007-07-13 2009-01-15 3M Innovative Properties Company Light extraction film for organic light emitting diode display devices
KR100994034B1 (ko) * 2008-05-06 2010-11-11 네오세미테크 주식회사 고효율 발광 다이오드용 사파이어 기판의 제조방법
KR100957570B1 (ko) * 2008-07-25 2010-05-11 이헌 고효율 발광 다이오드용 기판의 제조방법
JP2010103424A (ja) * 2008-10-27 2010-05-06 Showa Denko Kk 半導体発光素子の製造方法
DE102009018286A1 (de) * 2009-04-21 2010-10-28 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips
KR100974288B1 (ko) * 2010-01-13 2010-08-05 한국기계연구원 나노임프린트를 이용한 금속 산화박막 패턴 형성방법 및 이를 이용한 ｌｅｄ 소자의 제조방법
BR112013026132A8 (pt) * 2011-06-23 2017-12-05 Asahi Chemical Ind Produto em camadas para a formação de padrão fino, métodos de fabricação do mesmo, de fabricação de uma estrutura de padrão fino, dispositivo semicondutor emissor de luz, e padrão fino
CN103748699B (zh) * 2011-08-31 2017-03-15 旭化成株式会社 光学用基材以及半导体发光元件
JP2013077599A (ja) * 2011-09-29 2013-04-25 Hitachi High-Technologies Corp スタンパ、インプリント装置及び処理製品並びに処理製品製造装置及び処理製品製造方法
KR101698256B1 (ko) * 2012-03-12 2017-01-19 아사히 가세이 이-매터리얼즈 가부시키가이샤 몰드, 레지스트 적층체 및 그 제조 방법 및 요철 구조체

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017745A (ja) * 2001-06-29 2003-01-17 Shiro Sakai 窒化ガリウム系発光素子
JP2005136106A (ja) * 2003-10-29 2005-05-26 Kyocera Corp 単結晶サファイア基板とその製造方法及び半導体発光素子
JP2007273659A (ja) * 2006-03-31 2007-10-18 Showa Denko Kk ＧａＮ系半導体発光素子およびランプ
JP2009123717A (ja) * 2006-12-22 2009-06-04 Showa Denko Kk Ｉｉｉ族窒化物半導体層の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2009054882A (ja) * 2007-08-28 2009-03-12 Univ Of Tokushima 発光装置の製造方法
JP2010093275A (ja) * 2009-11-20 2010-04-22 Sumitomo Electric Ind Ltd ｐ型窒化ガリウム系半導体を作製する方法、窒化物系半導体素子を作製する方法、及びエピタキシャルウエハを作製する方法

Also Published As

Publication number Publication date
US20150064821A1 (en) 2015-03-05
KR101233062B1 (ko) 2013-02-19
EP2840618A4 (en) 2015-05-06
WO2013157816A1 (ko) 2013-10-24
EP2840618A1 (en) 2015-02-25
CN104221169A (zh) 2014-12-17
TW201405866A (zh) 2014-02-01

Similar Documents

Publication Publication Date Title
JP5897764B2 (ja) ナノレベルのパターンが形成された高効率窒化物系発光ダイオード用基板の製造方法（ＭｅｔｈｏｄＦｏｒＦａｂｒｉｃａｔｉｎｇＮａｎｏＰａｔｔｅｒｎｅｄＳｕｂｓｔｒａｔｅＦｏｒＨｉｇｈＥｆｆｉｃｉｅｎｃｙＮｉｔｒｉｄｅｂａｓｅｄＬｉｇｈｔＥｍｉｔｔｉｎｇＤｉｏｄｅ）
KR101233062B1 (ko) 나노 급 패턴이 형성된 고효율 질화물계 발광다이오드용 기판의 제조방법
EP2940741B1 (en) Reversely-installed photonic crystal led chip and method for manufacturing same
TWI659546B (zh) 發光裝置及製造發光裝置之方法
KR101913903B1 (ko) 광학용 기판의 제조방법
KR101023135B1 (ko) 이중요철구조의 기판을 갖는 반도체 발광소자 및 그 제조방법
US8957449B2 (en) Method for manufacturing nano-imprint mould, method for manufacturing light-emitting diode using the nano imprint mould manufactured thereby, and light-emitting diode manufactured thereby
KR101233768B1 (ko) 나노 임프린트 몰드 제조방법, 이 방법에 의해 제조된 나노 임프린트 몰드를 이용한 발광다이오드 제조방법 및 이 방법에 의해 제조된 발광다이오드
KR100957570B1 (ko) 고효율 발광 다이오드용 기판의 제조방법
KR20090116212A (ko) 고효율 발광 다이오드용 사파이어 기판의 제조방법
CN103378218A (zh) 一种氮化物外延生长用图形衬底的制作方法
Lee et al. The influence of nanoimprinting surface structures on the optical efficiency of GaN-based LEDs
KR101364722B1 (ko) 나노 임프린트 몰드 제조 방법, 그것에 의해 제조된 나노 임프린트 몰드 및 그것을 이용한 발광 다이오드 제조 방법
KR101221075B1 (ko) 나노 임프린트를 이용한 질화갈륨계 발광 다이오드 제조방법과 이를 통해 제조된 발광 다이오드 소자
CN112993098B (zh) 一种图形化衬底、发光二极管及其制作方法
TWI501422B (zh) 發光二極體的製備方法
US20130200333A1 (en) Semiconductor light-emitting element with cortex-like nanostructures
Lee et al. 2-inch full wafer nanoimprinting for GaN-based LEDs

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141017

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150929

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160308