DE102009018286A1 - Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips - Google Patents

Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips Download PDF

Info

Publication number
DE102009018286A1
DE102009018286A1 DE102009018286A DE102009018286A DE102009018286A1 DE 102009018286 A1 DE102009018286 A1 DE 102009018286A1 DE 102009018286 A DE102009018286 A DE 102009018286A DE 102009018286 A DE102009018286 A DE 102009018286A DE 102009018286 A1 DE102009018286 A1 DE 102009018286A1
Authority
DE
Germany
Prior art keywords
radiation
photoresist
wafer
layer
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102009018286A
Other languages
English (en)
Inventor
Patrick Rode
Christopher Wiesmann
Elmar Baur
Alexander Heindl
Bernd Böhm
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to DE102009018286A priority Critical patent/DE102009018286A1/de
Publication of DE102009018286A1 publication Critical patent/DE102009018286A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0095Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

Es wird ein Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips angegeben, mit den folgenden Schritten: - Bereitstellen eines Verbunds (3) von strahlungsemittierenden Halbleiterchips (310) mit einer Strahlungsauskoppelschicht (300), die auf einem III-Nitrid Halbleitermaterial basiert; - Bereitstellen eines Wafers (1), welcher eine strukturierte Oberfläche (11) aufweist; - Aufbringen eines Fotolacks (2) auf die Außenflächen der Strahlungsauskoppelschicht (300); - Strukturieren der der Strahlungsauskoppelschicht (300) abgewandten Oberfläche des Fotolacks (2) durch Abdrucken der strukturierten Oberfläche (11) des Wafers (1) in den Fotolack (2); - Anwendung eines Strukturierungsverfahrens (6) auf die strukturierte Oberfläche (21) des Fotolacks (2), wobei - die auf dem Fotolack (2) aufgebrachte Struktur zumindest stellenweise auf die Außenfläche der Strahlungauskoppelschicht (300) übertragen wird.

Description

  • Es wird ein Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips sowie ein Halbleiterchip angegeben.
  • Die Druckschrift DE 103 067 79 A1 beschreibt ein Verfahren zum Aufrauen einer Oberfläche eines Körpers und optoelektronischen Bauelements.
  • Eine zu lösende Aufgabe besteht darin, ein Verfahren zur Strukturierung einer Strahlungsauskoppelschicht eines Halbleiterchips anzugeben, das zeitsparend und darüber hinaus kostengünstig ist.
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird zunächst ein Verbund von strahlungsemittierenden Halbleiterchips mit einer Strahlungsauskoppelschicht, die auf einem III-Nitrid Halbleitermaterial basiert, bereitgestellt. Der Verbund von strahlungsemittierenden Halbleiterchips ist vorzugsweise durch einen zusammenhängenden Halbleiterwafer gebildet. Der Halbleiterwafer kann dann in Form einer Platte oder einer Scheibe vorliegen. Ferner weist der Verbund eine Halbleiterschichtenfolge mit zumindest einer aktiven Schicht zur Emission von elektromagnetischer Strahlung auf. Die in Aufwachsrichtung auf die aktive Zone folgende Strahlungsauskoppelschicht dient dann zur Auskopplung von durch die aktive Zone erzeugter elektromagnetischer Strahlung aus jedem der Halbleiterchips.
  • Ferner basiert die Strahlungsauskoppelschicht auf einem III-Nitrid Halbleitermaterial. Zusätzlich ist es möglich, dass eine oder mehrere weitere der Halbleiterschichten des Verbunds auf einem III-Nitrid Halbleitermaterial basieren. ”III-Nitrid Halbleitermaterial” bedeutet im vorliegenden Zusammenhang, dass zumindest die Strahlungsauskoppelschicht ein Nitrid Halbleitermaterial, vorzugsweise AlnGamIn1-n-mN aufweist oder aus diesem besteht, wobei 0 ≤ m ≤ 1, 0 ≤ n ≤ 1 und m + n ≤ 1.
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird im weiteren ein Wafer, welcher eine strukturierte Oberfläche aufweist, bereitgestellt. Der Wafer kann nach Art einer Scheibe oder einer Platte ausgebildet sein.
  • Der Wafer weist eine strukturierte Oberfläche auf. „Strukturiert” heißt in diesem Zusammenhang, dass sich auf der Oberfläche, zum Beispiel an der Oberseite auf einer Deckfläche des Wafers, zumindest stellenweise Erhebungen und Senkungen befinden. Die strukturierte Oberfläche kann zum Beispiel mit vorgefertigten, regelmäßigen Strukturen, die kontrolliert in die Deckfläche eingebracht sind, gebildet sein.
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird in einem nächsten Schritt ein Fotolack auf die Außenflächen der Strahlungsauskoppelschicht aufgebracht. Vorzugsweise weist der Fotolack eine Dicke von 1 bis 10 μm auf. Der Fotolack bedeckt die Strahlungsauskoppelschicht vorzugsweise vollständig.
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird die der Strahlungsauskoppelschicht abgewandte Oberfläche des Fotolacks durch Abdrucken der strukturierten Oberfläche des Wafers in den Fotolack strukturiert. Das heißt, mittels mechanischen Andrückens wird die Strukturierung der Oberfläche des Wafers in den Fotolack übertragen. Ist die strukturierte Oberfläche des Wafers der der Strahlungsauskoppelschicht abgewandten Oberfläche des Fotolacks zugewandt, so können der Wafer und der Verbund derart zusammengeführt und beispielsweise zusammengepresst werden, dass sich die strukturierte Oberfläche des Halbleiterwafers in die Oberfläche des Fotolacks zumindest stellenweise abdruckt. „Abdrucken” heißt diesbezüglich, dass an Stellen, an denen sich auf der Oberfläche des Wafers Erhebungen befinden, sich entsprechende Senkungen auf der Oberfläche des Fotolacks abbilden. Gleiches geschieht mit auf der Oberfläche des Wafers befindlichen Senkungen, die als Erhebungen in die Oberfläche des Fotolacks abgebildet werden. Ebenso ist es möglich, dass die strukturierte Oberfläche des Wafers vollständig in die Oberfläche des Fotolacks abgedruckt wird.
  • Bei dem Fotolack handelt es sich um ein weiches Material, das sich während des Zusammenpressens des Verbunds mit dem Wafer verformen lässt. Beispielsweise ist der Fotolack mit einem lichtempfindlichen Novolackharz gebildet. Nach dem Entfernen des Wafers vom Fotolack behält dann die strukturierte Oberfläche des Fotolacks ihre Oberflächenstruktur bei. Mit anderen Worten ist der Abdruckvorgang ein Prozess, bei dem die Oberfläche des Fotolacks dauerhaft strukturiert wird.
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird ein Strukturierungsverfahren auf die strukturierte Oberfläche des Fotolacks angewandt, wobei die auf den Fotolack aufgebrachte Struktur zumindest stellenweise auf die Außenfläche der Strahlungsauskoppelschicht übertragen wird. Bei der Außenfläche handelt es sich um die dem Fotolack zugewandte Oberfläche der Strahlungsauskoppelschicht, die vom Fotolack bedeckt ist. Das heißt, dass sich die auf dem Fotolack befindliche Struktur unter Verwendung des Strukturierungsverfahrens auf die Außenfläche der Strahlungsauskoppelschicht zumindest stellenweise überträgt.
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird zunächst ein Verbund von strahlungsemittierenden Halbleiterchips mit einer Strahlungsauskoppelschicht bereitgestellt, die auf einem III-Nitrid Halbleitermaterial basiert. Ferner wird ein Wafer bereitgestellt, welcher eine strukturierte Oberfläche aufweist. Auf die Außenflächen der Strahlungsauskoppelschicht wird ein Fotolack aufgebracht. In einem nächsten Schritt wird die der Strahlungsauskoppelschicht abgewandte Oberfläche des Fotolacks durch Abdrucken der strukturierten Oberfläche des Wafers in den Fotolack strukturiert. Anschließend wird ein Strukturierungsverfahren auf die strukturierte Oberfläche des Fotolacks angewandt, wobei die auf den Fotolack aufgebrachte Struktur zumindest stellenweise auf die Außenfläche der Strahlungsauskoppelschicht übertragen wird.
  • Das hier beschriebene Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips beruht dabei unter anderem auf der Erkenntnis, dass die Strukturierung einer Strahlungsauskoppelschicht mit großem Aufwand verbunden sein kann und dabei gleichzeitig kostenintensiv ist. Die Strukturierungen von Strahlungsauskoppelschichten können mittels kostenintensiver Verfahren unter Verwendung einer Direktschreiblithographie direkt erzeugt werden. Die Direktschreiblithographie umfasst dabei beispielsweise Prozesse mit Elektronenstrahl-, Laser- oder optische Lithographie. Die Verfahren sind mit dem Nachteil verbunden, dass die Art und Ausgestaltung der Strukturierung beschränkt ist und die in die Strahlungsauskoppelschicht eingebrachte Struktur aufgrund des Strukturierungsverfahrens beispielsweise im Hinblick auf eine Strukturtiefe einer starken Streuung unterliegt. Um nun auf ein zeitsparendes und kostengünstiges Verfahren zur Strukturierung einer Strahlungsauskoppelschicht zu kommen und gleichzeitig ein Verfahren zur gezielten Einbringung von Strukturierungen anzubieten, macht das hier beschriebene Verfahren von der Idee Gebrauch, zunächst einen Verbund von strahlungsemittierenden Halbleiterchips mit einer Strahlungsauskoppelschicht bereitszustellen, die auf einem III-Nitrid Halbleitermaterial basiert. In einem zweiten Schitt wird ein Wafer, welcher eine strukturierte Oberfläche aufweist, bereitgestellt. Die strukturierte Oberfläche des Wafers dient im folgenden Verfahren als eine Schablone innerhalb des Herstellungsprozesses. Ziel des Verfahrens ist es nun, eine strukturierte Oberfläche auf der Strahlungsauskoppelschicht aufzubringen. Dazu wird ein Fotolack auf die Außenflächen der Strahlungsauskoppelschicht aufgebracht. Nach Abdrucken der strukturierten Oberfläche des Wafers in den Fotolack lässt sich nach Anwendung eines Strukturierungsverfahrens die strukturierte Oberfläche des Fotolacks zumindest stellenweise in die Außenfläche der Strahlungsauskoppelschicht übertragen. Dadurch, dass die strukturierte Oberfläche des ersten Wafers als Schablone mehrfach verwendet werden kann, kann der Vorgang wiederholt werden und so eine Vielzahl von weiteren Halbleiterchips mit einer aufgebrachten Struktur auf deren jeweiligen Außenflächen erzeugt werden. Mittels der Schablone in Verbindung mit dem Strukturierungsverfahren ist also das gezielte Einbringen von Strukturierungen möglich, wodurch eine Variation der Strukturierung von Wafer zu Wafer vermieden wird. Die Wiederverwendung des ersten Wafers als Schablone für die Aufbringung der Struktur auf die Außenfläche des zweiten Halbleiterwafers führt daher nicht nur zu einer Kostenersparnis im Herstellungsverfahren, sondern ermöglicht ebenso eine schnelle und zeitsparende Herstellung. Ferner ermöglicht das hier beanspruchte Verfahren, dass der Verbund von strahlungsemittierenden Halbleiterchips mit seiner strukturierten Strahlungsauskoppelschicht nun wiederum für andere, weitere Strukturierungsverfahren benutzt werden kann. Insofern ist es mit vorliegendem Verfahren möglich, eine Vielzahl von Schablonen herzustellen, was für weitere Strukturierungsprozesse eine erhöhte Kosten- und Zeitersparnis bedeutet.
  • Gemäß zumindest einer Ausführungsform handelt es sich bei dem Verbund von strahlungsemittierenden Halbleiterchips um einen Verbund von Dünnfilm-Leuchtdiodenchips. Insbesondere weist der Verbund dann an seiner Rückseite ein Trägersubstrat, das von einem Aufwachssubstrat verschieden, ist auf. Die Rückseite des Verbunds ist dem Aufwachssubstrat abgewandete Oberfläche des Verbunds. Von der Strahlungsauskoppelschicht der Halbleiterchips ist das ursprüngliche Aufwachssubstrat abgelöst. Dadurch kann die Strahlungsauskoppelschicht schon in zufälliger Weise aufgeraut sein. Diese Aufrauung wird mittels des Verfahrens durch eine vorgebbare, reproduzierbare Strukturierung ersetzt.
  • Gemäß zumindest einer Ausführungsform des Verfahrens ist der Wafer ein Halbleiterwafer. Der Verbund von Halbleiterchips und der Halbleiterwafer sind dann jeweils mit zumindest einem Halbleitermaterial gebildet. Vorzugsweise sind der Wafer und zumindest die Strahlungsauskoppelschicht aus dem gleichen Material gebildet.
  • Gemäß zumindest einer Ausführungsform des Verfahrens ist der erste Wafer ein Zwischenträger, der aus einem Kunststoffmaterial gebildet ist. Der Zwischenträger kann nach Art einer Platte oder einer Scheibe ausgebildet sein. Zur Herstellung einer strukturierten Oberfläche des Zwischenträgers wird beispielsweise ein Halbleiterwafer mit einer strukturierten Oberfläche bereitgestellt. Die dem Halbleiterwafer zugewandte Oberfläche des Zwischenträgers wird dann durch Abdrucken der strukturierten Oberfläche des Halbleiterwafers in den Zwischenträger strukturiert. Ist die strukturierte Oberfläche des Halbleiterwafers der Oberfläche des Zwischenträgers zugewandt, so können der Halbleiterwafer und der Zwischenträger derart zusammengeführt und beispielsweise zusammengepresst werden, dass sich die strukturierte Oberfläche des Halbleiterwafers in die Oberfläche des Zwischenträgers zumindest stellenweise abdruckt. Ebenso ist es möglich, dass die strukturierte Oberfläche des Halbleiterwafers vollständig in die Oberfläche des Zwischenträgers abgedruckt wird. Nach dem Entfernen des Halbleiterwafers von dem Zwischenträger behält dann die strukturierte Oberfläche des Zwischenträgers ihre Oberflächenstruktur bei. Mit anderen Worten ist der Abdruckvorgang ein Prozess, bei dem die Oberfläche des Zwischenträgers dauerhaft strukturiert wird.
  • Im Strukturierungsverfahren kann nun dieser Zwischenträger als schablonenartige Vorlage dienen und damit einen anderen Wafer, beispielsweise einen kostenintensiven Halbleiterwafer, ersetzen. Der Zwischenträger kann vielfach wiederverwendet werden. Vorzugsweise ist der Zwischenträger mit einem „leicht strukturierbaren” Material gebildet. „Leicht strukturierbar” heißt in diesem Zusammenhang, dass der Zwischenträger vorzugsweise mit einem Kunststoff und/oder leicht eindruckbaren Material gebildet ist. Beispielsweise ist der Zwischenträger mit einem Polydimethylsiloxane-Resist (auch PDMS) gebildet. Vorteilhaft ermöglicht dies eine kostengünstige Massenfertigung.
  • Gemäß zumindest einer Ausführungsform des Verfahrens weicht der Wafer in seinem maximalen Durchmesser um höchstens 20 bevorzugt um höchstens 10 ganz besonders bevorzugt um höchstens 5 vom maximalen Durchmesser der Strahlungsauskoppelschicht ab. Das heißt, dass sowohl der Wafer als auch die Strahlungsauskoppelschicht lateral ungefähr die gleiche oder gleiche Abmessung haben. „Lateral” bedeutet in diesem Zusammenhang die Richtung parallel zu einer Strahlungsaustrittsfläche der Strahlungsauskoppelschicht. Die Strahlungsaustrittsfläche eines Halbeiterchips bildet die Oberfläche, durch die die vom Halbleiterchip erzeugte elektromagnetische Strahlung ausgekoppelt wird.
  • Beispielsweise kann die Deckfläche des Wafers und die Strahlungsauskoppelschicht oval oder kreisförmig ausgebildet sein. Vorteilhaft wird gewährleistet, dass der Wafer und die Strahlungsauskoppelschicht beim Zusammenführen möglichst deckgleich sind und so Bereiche sowohl auf dem Wafer als auch auf der Strahlungsauskoppelschicht minimiert werden, die nicht zum Strukturierungsprozess beitragen.
  • Gemäß zumindest einer Ausführungsform des Verfahrens handelt es sich bei dem Strukturierungsverfahren um einen trockenchemischen Ätzprozess. In Betracht kommen beispielsweise Verfahren wie reaktives Ionenätzen (RIE = Reactive Ion Etching, Ionenstrahlätzen (IBE = Ion Beam Etching) sowie chemisch unterstütztes Ionenstrahlätzen (CAIBE = Chemical Assistant Ion Beam Etching). Beispielsweise kommt es auch in Betracht, als Trockenätzverfahren ein Verfahren unter Verwendung eines Hochdichteplasmas, wie zum Beispiel ein induktiv gekoppeltes Plasmaätzverfahren (ICP = Inductive Coupled Plasma), ECR-Plasma (ECR = Electron Cyclotron Resonance) oder ein Helikonplasma zu verwenden.
  • Trockenätzverfahren haben bei dem vorliegenden Verfahren den Vorteil, eine Vorzugsrichtung beim Ätzen (Anisotropie) aufzuweisen. Aufgrund der Anisotropie können gute Aspektverhältnisse, das heißt sehr steile Strukturen in dem zu ätzenden Körper erzeugt werden. Beispielsweise wird ein Aspektverhältnis von 1 realisiert.
  • Gemäß zumindest einer Ausführungsform des Verfahrens sind die auf die Außenfläche der Strahlungsauskoppelschicht abgebildeten Strukturen pyramidenartige Strukturen. Das heißt, dass die Außenfläche der Strahlungsauskoppelschicht eine Struktur aufweist, die durch eine Vielzahl pyramidenartiger Erhebungen gebildet sein kann. Jede pyramidenartige Erhebung ist ein Polyeder und wird durch eine Mantel-, eine Boden- und eine Deckfläche begrenzt und weist somit statt einer punktförmigen Spitze die Deckfläche auf. Bevorzugt ist ein Flächeninhalt der Deckfläche möglichst gering. Das heißt, es handelt sich bevorzugt zumindest näherungsweise um eine „perfekte” Pyramide mit einer Spitze. Die Mantelfläche weist zumindest drei Seitenflächen auf, die zusammenlaufen und die Deckfläche seitlich begrenzen. Die Bodenfläche ist durch die Seitenflächen der pyramidenartigen Erhebung seitlich begrenzt. Die Seitenflächen der pyramidenartigen Erhebung enden in die Strahlungsauskoppelschicht und bilden dort die Bodenfläche aus. Boden- und Deckfläche der pyramidenartigen Erhebung stehen sich also gegenüber und sind über die Seitenflächen miteinander verbunden. In einem seitlichen Schnitt durch eine solche pyramidenartige Erhebung weist die pyramidenartige Erhebung zumindest zwei Seitenflächen, eine Deck- und eine Bodenfläche auf. Vorzugsweise sind Deck- und Bodenfläche hexagonal ausgebildet. Vorzugsweise ist das Verhältnis des Flächeninhalts von Deck- zu Bodenfläche 1/5 oder kleiner.
  • Es kann gezeigt werden, dass eine pyramidenartig ausgebildete Strahlungsaustrittsfläche einer Strahlungsauskoppelschicht eines Halbleiterchips eine erhöhte Auskoppeleffizienz im Vergleich einer andersartig ausgebildeten Struktur der Strahlungsaustrittsfläche aufweist. Die pyramidenartig ausgebildete Struktur stellt also die „ideale Auskoppelstruktur dar. Die „Auskoppeleffizienz” ist das Verhältnis von tatsächlich aus dem Halbleiterchip ausgekoppelter Leuchtenergie zu der primär innerhalb des Halbleiterchips erzeugten Leuchtenergie.
  • Gemäß zumindest einer Ausführungsform des Verfahrens gilt für die pyramidenartigen Strukturen ein Verhältnis von Ätztiefe t zu Breite b die Beziehung 0,1 < t/b < 10. Die Ätztiefe t ist beispielsweise die Strecke entlang einer Oberflächennormalen der Strahlungsauskoppelschicht, von der Deckfläche der pyramidenartigen Erhebung bis zu ihrer Bodenfläche. Die Ätztiefe t entspricht daher gleichzeitig der Höhe der pyramidenartigen Erhebung. Betrachtet man eine pyramidenartige Erhebung in einer Seitenansicht, so ist beispielweise die Breite b als die Kantenlänge der Bodenfläche einer pyramidenartigen Erhebung festgelegt.
  • Das Verhältnis t/b wird vorzugsweise wie folgt gewählt: 0,25 < t/b < 5, ganz besonders bevorzugt 0,5 < t/b < 2.
  • Ein solches Tiefen- zu Breitenverhältnis ist besonders vorteilhaft, um die Streuung an der pyramidenartig ausgebildeten Strahlungsaustrittsfläche der Strahlungsauskoppelschicht zu verbessern. Das genannte Ätztiefen- zu Breitenverhältnis kann durch geeignete Wahl des Ätzprozesses sowie beispielsweise durch Beschaffenheit und Dicke des Fotolacks individuell eingestellt werden.
  • Eine Selektivität des Ätzprozesses, bezüglich der Materialien des Fotolacks und der Strahlungsauskoppelschicht, wird bevorzugt zu 1:1 eingestellt, so dass die Oberflächenstrukturierung des Fotolacks in die Außenfläche der Strahlungsauskoppelschicht übertragen wird.
  • Gemäß zumindest einer Ausführungsform des Verfahrens beträgt die Ätztiefe t in der Strahlungsauskoppelschicht 50 nm bis 2 μm. Es kann gezeigt werden, dass eine derartige Ätztiefe der pyramidenartigen Strukturen die genannten Effekte weiter verstärkt. Die Ätztiefe t kann beispielsweise dadurch erreicht werden, dass ein Ätzprozess mit einer geeigneten Selektivität zwischen dem Fotolack und der Strahlungsauskoppelschicht verwendet wird. Vorzugsweise handelt sich bei der Selektivität um einen Wert von 1:1. Darüber hinaus muss auch die Ätzdauer geeignet gewählt werden, um die gewünschte Ätztiefe zu erreichen. Vorzugsweise wird bei dem hier beschriebenen Verfahren die Fotolackschicht in einer Dicke zwischen 1 und 10 μm aufgebracht.
  • Es wird darüber hinaus noch ein strahlungsemittierender Halbleiterchip angegeben, mit einem Halbleiterkörper, der auf III-Nitrid Halbleitermaterialien basiert.
  • Der Halbleiterkörper weist eine epitaktisch gewachsene Halbleiterschichtenfolge mit zumindest einer zur Erzeugung elektromagnetischer Strahlung aktiven Zone auf.
  • Gemäß zumindest einer Ausführungsform des Halbleiterchips wird die im Halbleiterkörper erzeugte elektromagnetische Strahlung aus dem Halbleiterchip durch eine Strahlungsauskoppelschicht, die eine Strahlungsaustrittsfläche aufweist, ausgekoppelt, wobei die Strahlungsaustrittsfläche durch einen trockenchemischen Ätzprozess strukturiert ist. Die Strahlungsaustrittsfläche ist dabei die dem Halbleiterkörper abgewandte Oberfläche des Halbleiterchips, durch die die vom Halbleiterkörper erzeugte elektromagnetische Strahlung austritt. Die Strukturierung der Strahlungsaustrittsfläche durch den trockenchemischen Ätzprozess ist am Halbleiterchip nachweisbar. Daher handelt es sich bei der Strukturierung der Strahlungsaustrittsfläche durch den trockenchemischen Ätzprozess um ein gegenständliches Merkmal.
  • Gemäß zumindest einer Ausführungsform des Halbleiterchips weisen Kristallflanken von Strukturen der Strahlungsaustrittfläche eine von ±54° abweichende Verkippung gegen eine zur Wachstumsrichtung des Halbleiterkörpers senkrecht stehende Ebene auf. Beispielsweise handelt es sich bei der zur Wachstumsrichtung senkrecht stehenden Ebene um eine c-Ebene des Kristalls.
  • Die von ±54° abweichende Verkippung der Kristallflanken ist durch das hier beanspruchte trockenchemische Ätzverfahren erzeugt. Ein anderer Ätzprozess, beispielsweise ein nasschemischer Ätzprozess, führt nicht zu der Abweichung von 54°. Mit anderen Worten, ist das trockenchemische Ätzverfahren am fertigen Halbleiterchip zum Beispiel durch die Ausrichtung der Kristallflanken nachweisbar.
  • Gemäß zumindest einer Ausführungsform des Halbleiterchips weisen die Strukturen pyramidenartige Erhebungen mit verrundeten Seitenkanten auf. Das heißt, dass die Strahlungsaustrittsfläche eine Vielzahl von pyramidenartig ausgebildeten Erhebungen aufweist. Die Seitenkanten einer pyramidenartigen Erhebung sind nun durch jeweils zwei Seitenflächen der pyramidenartigen Erhebung gebildet. An den Stellen an denen jeweils zwei Seitenflächen zusammenlaufen bildet sich so eine „verrundete” Seitenkante aus. „Verrundet” bedeutet in diesem Zusammenhang, dass die zusammenlaufenden Seitenkanten keine Ecken bilden, sondern an den Stellen an denen die Seitenflächen zusammenlaufen keinen scharfen Grat aufweisen. Das kann heißen, dass eine pyramidenartige Erhebung keine punktförmige Spitze aufweist und somit in einer Seitenansicht einem „Pyramidenstumpf” gleicht. Mit anderen Worten bilden sich also keine „perfekten” Pyramiden mit einer punktförmigen Spitze und eckigen Seitenkanten aus.
  • Gemäß zumindest einer Ausführungsform des Halbleiterchips kann ein solcher Halbleiterchip mit dem hier beanspruchten Verfahren hergestellt werden. Das heißt, die in Verbindung mit dem Verfahren beschriebenen Merkmale sind auch in Verbindung mit dem Halbleiterchip offenbart.
  • Im Folgenden werden das hier beschriebene Verfahren sowie ein Halbleiterchip anhand von Ausführungsbeispielen und den dazugehörigen Figuren näher erläutert.
  • Die 1 zeigt in einer schematischen Schnittdarstellung einen Halbleiterwafer mit einer pyramidenartig ausgebildeten Außenfläche eines Halbleiterwafers.
  • Die 2 und 3 zeigen einzelne Fertigungsschritte zur Herstellung eines Ausführungsbeispiels durch ein hier beschriebenes Verfahren.
  • Die 4a zeigt in einer schematischen Schnittdarstellung einen Verbund aus einer Vielzahl von Halbleiterchips.
  • Die 4b zeigt in einer schematischen Schnittdarstellung eine von einem trockenchemischen Ätzprozess erzeugte Verkippung von Kristallflanken einer Strahlungsaustrittsfläche.
  • Die 5 zeigt einzelne Verfahrensschritte zur Strukturierung eines Zwischenträgers.
  • Die 6a und 6b zeigen in einer schematischen Seiten- und Draufsicht eine einzelne pyramidenartige Erhebung.
  • In dem Ausführungsbeispiel und den Figuren sind gleiche oder gleich wirkende Bestandteile jeweils mit den gleichen Bezugszeichen versehen. Die dargestellten Elemente sind nicht als maßstabsgerecht anzusehen, vielmehr können einzelne Elemente zum besseren Verständnis übertrieben groß dargestellt sein.
  • Der in 1 gezeigte Wafer 1 ist ein Halbleiterwafer 10 und basiert auf einem III-Nitrid Halbleitermaterial. Eine Oberfläche 11 des Wafers 1 weist eine pyramidenartige Struktur auf. Das heißt, dass die Oberfläche 11 des Wafers 1 aus einer Vielzahl von pyramidenartigen Erhebungen 111 gebildet ist. Im vorliegenden Ausführungsbeispiel löst entlang der Oberfläche 11 des Wafers 1 eine pyramidenartige Erhebung 1111 der Tiefe t1 und der Breite b1 jeweils eine pyramidenartige Erhebung 1112 der Tiefe t2 und Breite b2 ab, sodass die Oberfläche 11 mit periodisch wiederkehrenden pyramidenartigen Erhebungen 1111 und 1112 gebildet ist. Jede pyramidenartige Erhebung 1111 und 1112 weist ein Tiefen- zu Breitenverhältnis von t/b = 2 auf. Vorzugsweise beträgt die Ätztiefe der pyramidenartigen Strukturen 111 50 nm bis 2000 nm, bevorzugt 75 nm bis 1500, vorliegend 100 nm bis 1000 nm.
  • In einer seitlichen Schnittdarstellung einer pyramidenartigen Erhebung 111 ist jede pyramidenartige Erhebung 111 durch jeweils zwei Seitenflächen 101, einer Deckfläche 102 und einer Bodenfläche 103 gebildet. In der 1 ist die Deckfläche derart klein bemessen, dass sie in der 1 als ein Punkt in Form einer Spitze dargestellt ist. Das Flächenverhältnis der Deckfläche 102 zu der Bodenfläche 103 beträgt 1/5.
  • Es kann gezeigt werden, dass solche pyramidenartigen Erhebungen 111, welche beispielsweise eine Strahlungsaustrittsfläche eines Halbleiterchips bilden, die Auskoppeleffizienz erhöhen.
  • Die 2 und 3 zeigen einzelne Fertigungsschritte zur Herstellung einer pyramidenartig strukturierten Außenfläche 31 eines Verbunds 3 von Halbleiterchips 310. Der Verbund weist eine Strahlungsauskoppelschicht 300 auf, die auf einem III-Nitrid Halbleitermaterial basiert.
  • Zunächst wird der Wafer 1 bereitgestellt. Auf den Verbund 3 ist eine Fotolackschicht 2 aufgebracht. Vorliegend wiest die Fotolackschicht 2 eine Dicke DF von 1,5 μm auf. Sowohl der Wafer 1 als auch der Verbund 3 sind nach Art von Scheiben ausgebildet, die in einer Draufsicht jeweils eine kreisförmige Fläche bilden und dabei einen Durchmesser D aufweisen.
  • In einem nächsten Verfahrensschritt wird die pyramidenartig ausgebildete Oberfläche 11 des Wafers 1 in den Fotolack 2 derart beispielsweise aufgepresst, dass die pyramidenartig ausgebildete Oberfläche 11 des ersten Wafers 1 in die dem Verbund 3 abgewandte Oberfläche des Fotolacks 2 vollständig abgedruckt ist. Auf der dem Verbund 3 abgewandten Oberfläche des Fotolacks 2 wird also die Negativform der strukturierten Oberfläche 11 des ersten Wafers 1 aufgebracht. Nach dem Abdrucken der Struktur wird der Wafer 1 vom Fotolack 2 entfernt und es verbleibt eine pyramidenartig ausgebildete Oberfläche 21 mit pyramidenartigen Erhebungen 211. Die Oberfläche 21 ist also die Negativform der Oberfläche 11 und weist damit die gleichen geometrischen Merkmale einer pyramidenartigen Erhebung in Bezug auf Breite b und Tiefe t wie die Oberfläche 11 auf.
  • Die strukturierte Oberfläche 11 des ersten Wafers 1 dient also als Schablone für die in die Oberfläche des Fotolacks 2 abgedruckte pyramidenartige Struktur 21.
  • Vorteilhaft kann der Wafer 1 zur Strukturierung weiterer Fotolackschichten vielfach wiederverwendet werden, was nicht nur zu einer erheblichen Zeitersparnis im Fertigungsprozess führt, sondern sich auch auf den ganzen Herstellungsprozess Kosten sparend auswirkt.
  • Die 3 zeigt die Anwendung eines Strukturierungsverfahrens 6 auf die pyramidenförmig strukturierte Außenfläche 21 des Fotolacks 2. Vorliegend handelt es sich bei dem Strukturierungsverfahren 6 um einen trockenchemischen Ätzprozess 61. Beispielsweise kann es sich dabei um reaktives Ionenätzen (RIE = Reactive Ion Etching) oder Ionenstrahlätzen (IBE = Ion Beam Etching) handeln. Vorzugsweise handelt es sich bei dem trockenchemischen Ätzprozess 61 um einen Plasmaätzprozess.
  • An Stellen der Strahlungsauskoppelschicht 300, an denen der Fotolack 2 sehr dünn ist, wird der Fotolack 2 schnell weggeätzt. Bereits nach kurzer Ätzdauer ist an den dünn beschichteten Stellen der Fotolack 2 abgetragen, während an anderen, dicker mit Fotolack 2 beschichteten Stellen der Strahlungsauskoppelschicht 300 noch Reste des Fotolacks 2 vorhanden sind. An Stellen jedoch, an denen der Fotolack 2 dicker ist, wird eine sehr geringe Ätztiefe in die Strahlungsauskoppelschicht 300 erreicht. Das heißt, dass nach einer bestimmten Ätzdauer an den dünn mit Fotolack 2 beschichteten Stellen bereits in die Strahlungsauskoppelschicht 300 eingeätzt wird, während an den dicker beschichteten Stellen zumindest stellenweise noch der Fotolack 2 weggeätzt wird.
  • Ist nun eine gewünschte und vorgebbare Struktur einer Außenfläche 31 der Strahlungsauskoppelschicht 300 erreicht, so kann der Ätzprozess gestoppt werden. Weiter kann der Ätzprozess durch eine vorgebbare Selektivität bezüglich der Materialien des Fotolacks 2 und der Strahlungsauskoppelschicht 300 eingestellt werden. Vorliegend wurde in Bezug auf das Ätzverfahren eine Selektivität von 1:1 gewählt. Das heißt, dass das Ätzverfahren, beispielsweise im Hinblick auf seine Ätzrate, die gleiche Ätzrate sowohl beim Ätzen des Fotolacks 2 als auch beim Ätzen der Strahlungsauskoppelschicht 300 aufweist. Dies kann zu einer identischen Abbildung der pyramidenartigen Erhebungen 211 der pyramidenartig strukturierten Fotolackschicht 21 auf die Oberfläche der Strahlungsauskoppelschicht 300 führen.
  • Die 3 zeigt den Verbund 3 von Halbleiterchips 310 mit der pyramidenartig strukturierten Außenfläche 31. Es kann sich bei den Halbleiterchips 310 um Dünnfilm-Leuchtdiodenchips 320 handeln. In einer Seitenansicht des Verbunds 3 weist jede pyramidenartige Erhebung 311 zwei Seitenflächen 301, eine Bodenfläche 303 sowie eine Deckfläche 302 auf. Da eine Selektivität von 1:1 des Ätzprozesses gewählt ist, ist es möglich, die pyramidenförmig strukturierte Außenfläche 31 der Strahlungsauskoppelschicht 300 mit den gleichen oder ähnlichen geometrischen Merkmalen im Hinblick auf Ätztiefen (t1 und t2) und Breiten (b1 und b2) wie die pyramidenartig strukturierte Oberfläche 11 des ersten Halbleiterwafers 1 auszubilden.
  • Es resultieren pyramidenförmige Strukturen 311, deren Breite b1 beziehungsweise b2 zur Ätztiefe t1 beziehungsweise t2 in vorliegendem Ausführungsbeispiel die folgende Beziehung erfüllen: t/b = 2.
  • Die pyramidenartig strukturierte Außenfläche 31 der Strahlungsauskoppelschicht 300 ist daher die Negativform der strukturierten Oberfläche 11 des ersten Halbleiterwafers 1.
  • Die 4a zeigt in einer schematischen Schnittdarstellung einen Verbund aus einer Vielzahl von Halbleiterchips 5. Jeder Halbleiterchip 5 weist eine Strahlungsauskoppelschicht 50 mit einer pyramidenartig strukturierten Strahlungsaustrittsfläche 51 mit pyramidenartigen Erhebungen 8, 511 auf, die in diesem Ausführungsbeispiel in Bezug auf ihre geometrischen Merkmale wie die strukturierte Außenfläche 31 der 3 ausgebildet ist. In einer Seitenansicht weist jede pyramidenartige Erhebung 511 eine Bodenfläche 503 sowie eine Deckfläche 502 auf. Die Strahlungsaustrittsfläche 51 ist durch einen trockenchemischen Ätzprozess 61 strukturiert.
  • Ferner weist der Halbleiterchip 5 einen Halbleiterkörper 52 zur Erzeugung elektromagnetischer Strahlung auf. Der Halbleiterkörper 52 basiert auf III-Nitrid Halbleitermaterialien.
  • Der Halbleiterkörper 52 ist mit einer ersten Halbleiterschicht oder Halbleiterschichtenfolgen 522 und einer zweiten Halbleiterschicht oder Halbleiterschichtenfolge 520 gebildet, wobei zwischen den beiden Halbleiterschichten 520 und 522 eine aktive Zone 521 zur Erzeugung elektromagnetischer Strahlung angeordnet ist. Die Halbleiterschichten oder Halbleiterschichtenfolgen 520 und 522 können als Kontaktschichten für den Halbleiterchip 5 dienen.
  • Die vom Halbleiterkörper 52 erzeugte elektromagnetische Strahlung wird über die pyramidenartig ausgebildete Strahlungsaustrittsfläche 51 aus dem Halbleiterchip 5 ausgekoppelt.
  • Die 4b zeigt in einer schematischen Schnittdarstellung eine durch den trockenchemischen Ätzprozess 61 erzeugte Verkippung von Kristallflanken 7 gegen eine zu einer Wachstumsrichtung W senkrecht stehende Ebene 71. Vorliegend handelt es sich bei der Kristallflanke 7 um eine der Seitenflächen einer pyramidenartigen Erhebung 511. Ferner ist aus der 4b erkennbar, dass sich eine Verkippung abweichend von ±54° einstellt. Durch eine solche von ±54° Grad abweichende Verkippung ist zudem nachweisbar, dass die Strukturierung mittels eines hier beanspruchten trockenchemischen Ätzprozesses 61 geschaffen ist. Zum Beispiel weicht die Verkippung um bis zu 10° von 54° ab.
  • Ferner zeigt die 5 einzelne Verfahrenschritte zur Strukturierung eines Zwischenträgers 12a. Der Zwischenträger 12a kann dann den Halbleiterwafer 10 als Schablone im Strukturierungsverfahren. Das heißt, die in Verbindung mit den 1 bis 3 beschriebenen Verfahren können statt mit einem als Halbleiterwafer 10 gestalteten Wafer 1 auch mit dem Zwischenträger 12a als Wafer 1 ausgeführt werden.
  • Dazu wird die pyramidenartig strukturierte Oberfläche 11a eines Halbleiterwafers 1a in die dem Halbleiterwafer 1a zugewandte Oberfläche des Zwischenträgers 12a abgedruckt und so die pyramidenförmige Oberfläche 120a erzeugt.
  • Vorteilhaft bietet dies die Möglichkeit, einen zumeist kostenintensiven Halbleiterwafer durch den für gewöhnlich kostengünstigeren Zwischenträger 12a zu ersetzen, der vorteilhaft auch für eine Vielzahl weiterer Strukturierungsverfahren benutzt werden kann. Zur Produktion beispielsweise einer Vielzahl von strukturierten Halbleiteroberflächen werden daher erheblich weniger kostenintensive Halbleiterwafer benötigt, was zu einer deutlichen Kostenersparnis führt.
  • In den 6a und 6b ist eine einzelne pyramidenartige Erhebung 511 in einer schematischen Seiten- und Draufsicht gezeigt. Sowohl aus der 6a als auch aus der 6b ist erkennbar, dass die pyramidenartige Erhebung 511 verrundete Seitenkanten 13 aufweist. Zudem ist ersichtlich, dass die beispielsweise in der 4b gezeigte Deckfläche 502 einer pyramidenartigen Erhebung 511 nicht wie in 4b bildlich dargestellt punktförmig ist, sondern flächenförmig ausgebildet ist. Das heißt, dass die pyramidenartige Erhebung 511 keine „perfekte” Pyramide mit einer punktförmigen Spitze ist, sondern einem Pyramidenstumpf mit verrundeten Seitenkanten entsprechen kann.
  • Die Erfindung ist nicht durch die Beschreibung anhand des Ausführungsbeispiels beschränkt. Vielmehr erfasst die Erfindung jedes neue Merkmal sowie die Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder dem Ausführungsbeispiel angegeben ist.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • - DE 10306779 A1 [0002]

Claims (13)

  1. Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips mit den folgenden Schritten: – Bereitstellen eines Verbunds (3) von strahlungsemittierenden Halbleiterchips (310) mit einer. Strahlungsauskoppelschicht (300), die auf einem III-Nitrid Halbleitermaterial basiert; – Bereitstellen eines Wafers (1), welcher eine strukturierte Oberfläche (11) aufweist; – Aufbringen eines Fotolacks (2) auf die Außenflächen der Strahlungsauskoppelschicht (300); – Strukturieren der der Strahlungsauskoppelschicht (300) abgewandten Oberfläche des Fotolacks (2) durch Abdrucken der strukturierten Oberfläche (11) des Wafers (1) in den Fotolack (2); – Anwendung eines Strukturierungsverfahrens (6) auf die strukturierte Oberfläche (21) des Fotolacks (2), wobei – die auf dem Fotolack (2) aufgebrachte Struktur zumindest stellenweise auf die Außenfläche der Strahlungsauskoppelschicht (300) übertragen wird.
  2. Verfahren nach Anspruch 1, wobei es sich bei dem Verbund (3) von strahlungsemittierenden Halbleiterchips (310) um einen Verbund von Dünnfilm-Leuchtdiodenchips (320) handelt.
  3. Verfahren nach Anspruch 1 oder 2, wobei der Wafer (1) ein Halbleiterwafer (10) ist.
  4. Verfahren nach Anspruch 1 oder 2, wobei der Wafer (1) ein Zwischenträger (12a) ist, der aus einem Kunststoffmaterial gebildet ist.
  5. Verfahren nach einem der vorhergehenden Ansprüche, wobei der Wafer (1) in seinem maximalen Durchmesser um höchstens 20 vom maximalen Durchmesser der Strahlungsauskoppelschicht (300) abweicht.
  6. Verfahren nach einem der vorhergehenden Ansprüche, wobei es sich bei dem Strukturierungsverfahren (6) um einen trockenchemischen Ätzprozess (61) handelt.
  7. Verfahren nach einem der vorhergehenden Ansprüche, wobei die auf die Außenfläche (31) der Strahlungsauskoppelschicht (300) abgebildeten Strukturen pyramidenartige Strukturen (311) sind.
  8. Verfahren nach Anspruch 7, wobei für die pyramidenartigen Strukturen (311) ein Verhältnis von Ätztiefe (t) zu Breite (b) gilt: 0,1 < t/b < 10.
  9. Verfahren nach Anspruch 8, wobei die Ätztiefe (t) in der Strahlungsauskoppelschicht 50 bis 2000 nm beträgt.
  10. Strahlungsemittierender Halbleiterchip, mit – einem Halbleiterkörper (52), der auf III-Nitrid Halbleitermaterialien basiert, – einer Strahlungsauskoppelschicht (50), die eine Strahlungsaustrittsfläche (51) aufweist, durch die die im Halbleiterkörper (52) erzeugte elektromagnetische Strahlung aus dem Halbleiterchip (5) ausgekoppelt wird, wobei die Strahlungsaustrittsfläche (51) durch einen trockenchemischen Ätzprozess (61) strukturiert ist.
  11. Strahlungsemittierender Halbleiterchip nach Anspruch 9, bei dem Kristallflanken (7) von Strukturen (8) der Strahlungsaustrittsfläche (51) eine von ±54° abweichende Verkippung gegen eine zu einer Wachstumsrichtung (W) des Halbleiterkörpers (52) senkrecht stehende Ebene (71) aufweisen.
  12. Strahlungsemittierender Halbleiterchip nach den Ansprüchen 9 bis 11, bei dem die Strukturen (8) pyramidenartige Erhebungen (511) mit verrundeten Seitenkanten (13) sind.
  13. Strahlungsemittierender Halbleiterchip gemäß den Ansprüchen 10 bis 12, der mit einem Verfahren gemäß den Ansprüchen 1 bis 9 hergestellt ist.
DE102009018286A 2009-04-21 2009-04-21 Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips Withdrawn DE102009018286A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102009018286A DE102009018286A1 (de) 2009-04-21 2009-04-21 Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102009018286A DE102009018286A1 (de) 2009-04-21 2009-04-21 Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips

Publications (1)

Publication Number Publication Date
DE102009018286A1 true DE102009018286A1 (de) 2010-10-28

Family

ID=42779629

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102009018286A Withdrawn DE102009018286A1 (de) 2009-04-21 2009-04-21 Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips

Country Status (1)

Country Link
DE (1) DE102009018286A1 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012107261A1 (de) * 2011-02-07 2012-08-16 Osram Opto Semiconductors Gmbh Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchip
EP2752895A1 (de) * 2011-08-31 2014-07-09 Asahi Kasei E-Materials Corporation Optisches substrat und lichtemittierendes halbleiterelement damit
EP2840618A4 (de) * 2012-04-18 2015-05-06 Hunetplus Co Ltd Verfahren zur herstellung eines nanostrukturierten substrats für hocheffiziente leuchtdiode auf nitridbasis
EP2660027A4 (de) * 2010-12-30 2016-01-20 Postech Acad Ind Found Verfahren zur herstellung einer nano-imprintform, verfahren zur herstellung einer led mit verwendung der damit hergestellten nano-imprintform und damit hergestellte led

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10306779A1 (de) 2002-12-30 2004-07-22 Osram Opto Semiconductors Gmbh Verfahren zum Aufrauhen einer Oberfläche eines Körpers und optoelektronisches Bauelement
DE10297731T5 (de) * 2002-05-08 2005-07-07 Agency For Science, Technology And Research Umkehrprägetechnik
DE102006024423A1 (de) * 2006-02-15 2007-08-16 Osram Opto Semiconductors Gmbh Verfahren zum Erzeugen von Strukturen in optoelektronischen Bauelementen und Vorrichtung dazu
US20080135866A1 (en) * 2004-04-01 2008-06-12 Cree, Inc. Method of forming three dimensional features on light emitting diodes for improved light extraction

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10297731T5 (de) * 2002-05-08 2005-07-07 Agency For Science, Technology And Research Umkehrprägetechnik
DE10306779A1 (de) 2002-12-30 2004-07-22 Osram Opto Semiconductors Gmbh Verfahren zum Aufrauhen einer Oberfläche eines Körpers und optoelektronisches Bauelement
US20080135866A1 (en) * 2004-04-01 2008-06-12 Cree, Inc. Method of forming three dimensional features on light emitting diodes for improved light extraction
DE102006024423A1 (de) * 2006-02-15 2007-08-16 Osram Opto Semiconductors Gmbh Verfahren zum Erzeugen von Strukturen in optoelektronischen Bauelementen und Vorrichtung dazu

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2660027A4 (de) * 2010-12-30 2016-01-20 Postech Acad Ind Found Verfahren zur herstellung einer nano-imprintform, verfahren zur herstellung einer led mit verwendung der damit hergestellten nano-imprintform und damit hergestellte led
WO2012107261A1 (de) * 2011-02-07 2012-08-16 Osram Opto Semiconductors Gmbh Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchip
US9105823B2 (en) 2011-02-07 2015-08-11 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor chip and method for producing an optoelectronic semiconductor chip
EP2752895A1 (de) * 2011-08-31 2014-07-09 Asahi Kasei E-Materials Corporation Optisches substrat und lichtemittierendes halbleiterelement damit
EP2752895A4 (de) * 2011-08-31 2014-07-30 Asahi Kasei E Materials Corp Optisches substrat und lichtemittierendes halbleiterelement damit
EP2866092A1 (de) * 2011-08-31 2015-04-29 Asahi Kasei E-materials Corporation Substrat für Optik und lichtemittierendes Halbleiterbauelement
US9391236B2 (en) 2011-08-31 2016-07-12 Asahi Kasei E-Materials Corporation Substrate for optics having a plurality of dot lines, semiconductor light emitting device. and exposure apparatus
EP2840618A4 (de) * 2012-04-18 2015-05-06 Hunetplus Co Ltd Verfahren zur herstellung eines nanostrukturierten substrats für hocheffiziente leuchtdiode auf nitridbasis

Similar Documents

Publication Publication Date Title
DE102008049395B4 (de) Verfahren zum Ausbilden eines feinen Musters und Verfahren zum Herstellen einer Halbleiter-LED
DE102006007293B4 (de) Verfahren zum Herstellen eines Quasi-Substratwafers und ein unter Verwendung eines solchen Quasi-Substratwafers hergestellter Halbleiterkörper
DE112007000793T5 (de) Verfahren zur Feinbehandlung eines Substrats, Verfahren zur Fertigung eines Substrats und lichtemittierende Vorrichtung
DE102007004302A1 (de) Halbleiterchip und Verfahren zur Herstellung eines Halbleiterchips
DE202008012829U1 (de) Siebdruckform
WO2010051790A1 (de) Verfahren zur herstellung eines strahlung emittierenden dünnschichtbauelements und strahlung emittierendes dünnschichtbauelement
WO2012116978A1 (de) Verfahren zur herstellung eines dünnfilm-halbleiterkörpers und dünnfilm-halbleiterkörper
DE102009018286A1 (de) Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips
DE69401243T2 (de) Feldemissionsvorrichtung mit Kleinradiuskathode und Herstellungsverfahren dieser Vorrichtung
DE10229231B4 (de) Verfahren zum Herstellen eines Strahlung emittierenden und/oder empfangenden Halbleiterchips mit einer Strahlungsein- und/oder -auskoppel-Mikrostruktur
DE102010020789B4 (de) Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
DE102012101211A1 (de) Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterbauelements
WO2009013255A2 (de) Verfahren zum uebertragen einer epitaxie-schicht von einer spender- auf eine systemscheibe der mikrosystemtechnik
EP1359593A1 (de) SPM-Sensor und Verfahren zur Herstellung desselben
EP1579511B1 (de) Verfahren zum aufrauhen einer oberfläche eines optoelektronischen halbleiterkörpers.
DE102009023355A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
WO2024175462A1 (de) Verfahren zum herstellen eines optoelektronischen bauelements
DE102009008223A1 (de) Verfahren zur Strukturierung einer Halbleiteroberfläche und Halbleiterchip
WO2003071354A1 (de) Verfahren zur erzeugung von porösem material mit periodischer porenanordnung
DE102004006156B4 (de) Verfahren zum Herstellen eines mikrokapazitiven Ultraschall-Wandlers
WO2012041925A1 (de) Optoelektronisches bauelement und verfahren zur herstellung eines optoelektronischen bauelements
DE102018107615A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102014114613B4 (de) Strahlungsemittierender Halbleiterchip, Verfahren zur Herstellung einer Vielzahl an strahlungsemittierenden Halbleiterchips und optoelektronisches Bauelement mit einem strahlungsemittierenden Halbleiterchip
DE102023102601B4 (de) Halbleiterscheibe und (Mikro-)Transferdruckverfahren
DE102014116276A1 (de) Epitaxie-Wafer, Bauelement und Verfahren zur Herstellung eines Epitaxie-Wafers und eines Bauelements

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20111101