JP2015509693A5

JP2015509693A5 -

Info

Publication number: JP2015509693A5
Application number: JP2014561182A
Authority: JP
Filing date: 2013-03-11
Publication date: 2016-04-28
Anticipated expiration: 2033-03-11

Claims

装置であって、
第１の入力と第１の出力と第１の寄生容量とを有する第１のドライバであって、前記第１の入力が相補型の第１及び第２の無線周波数（ＲＦ）信号を受信するように構成され、前記第１及び第２のＲＦ信号からの連続するパルス間にフリーフライ（free-fly）インタバルの第１のセットがある、前記第１のドライバと、
第２の入力と第２の出力と第２の寄生容量とを有する第２のドライバであって、前記第２の入力が相補型の第３及び第４のＲＦ信号を受信するように構成され、前記第３及び第４のＲＦ信号からの連続するパルス間にフリーフライインタバルの第２のセットがある、前記第２のドライバと、
前記第１及び第２の出力に結合され、前記第２のドライバがイネーブルされるときに前記第１及び第２の出力を共に結合するように構成される、スイッチネットワークと、
前記第１の出力に結合される第１の出力キャパシタと、
前記第２の出力に結合される第２の出力キャパシタと、
前記第１及び第２の出力キャパシタに結合されるマッチングネットワークと、
を含む、装置。
請求項１に記載の装置であって、
前記スイッチネットワークが前記第１及び第２の出力間に結合されるスイッチを更に含む、装置。
請求項２に記載の装置であって、
前記第１のドライバに結合され、前記第１及び第２のＲＦ信号を受け取る、第１のイネーブル回路と、
前記第１のドライバに結合され、前記第３及び第４のＲＦ信号を受け取る、第２のイネーブル回路と、
第１及び第２のイネーブル信号を提供するように前記第１及び第２のイネーブル回路に結合され、前記スイッチを制御するように結合される、コントローラと、
を更に含む、装置。
請求項３に記載の装置であって、
前記第１のドライバが、
そのゲートで前記第１のイネーブル回路に、そのドレインで前記第１の出力キャパシタに結合される、ＰＭＯＳトランジスタと、
そのゲートで前記第１のイネーブル回路に、そのドレインで前記第１の出力キャパシタに結合される、ＮＭＯＳトランジスタと、
を更に含む、装置。
請求項４に記載の装置であって、
前記第１のイネーブル回路が、
前記ＰＭＯＳトランジスタのゲートと前記コントローラとに結合される第１の論理回路と、
前記ＮＭＯＳトランジスタのゲートと前記コントローラとに結合される第２の論理回路と、
を更に含む、装置。
請求項５に記載の装置であって、
前記第１及び第２の論理回路がＡＮＤゲートを更に含む、装置。
請求項６に記載の装置であって、
前記第１及び第３のＲＦ信号が実質的に同一の信号であり、前記第２及び第４のＲＦ信号が実質的に同一の信号である、装置。
第１の出力と第１の寄生容量とを有する第１のドライバをイネーブルするように第１のイネーブル信号をアサートする工程と、
第２の出力と第２の寄生容量とを有する第２のドライバをイネーブルするように第２のイネーブル信号をアサートする工程と、
前記第２のドライバがイネーブルされるときに前記第１及び第２の出力を共に結合する工程と、
相補型の第１及び第２のＲＦ信号から前記第１のドライバにパルスを印加する工程であって、前記第１及び第２のＲＦ信号からの連続するパルス間にフリーフライインタバルの第１のセットがある、前記第１のドライバにパルスを印加する工程と、
相補型の第３及び第４のＲＦ信号から前記第２のドライバにパルスを印加する工程であって、前記第３及び第４のＲＦ信号からの連続するパルス間にフリーフライインタバルの第２のセットがある、前記第２のドライバにパルスを印加する工程と、
を含む、方法。
請求項８に記載の方法であって、
前記第１のイネーブル信号をアサートする工程が、
前記第１のイネーブル信号を第１及び第２の論理回路に提供することと、
前記第１の論理回路により前記第１のＲＦ信号を受け取ることと、
前記第２の論理回路により前記第２のＲＦ信号を受け取ることと、
を更に含む、方法。
請求項９に記載の方法であって、
前記第２のイネーブル信号をアサートする工程が、
前記第２のイネーブル信号を第３及び第４の論理回路に提供することと、
前記第３の論理回路により前記第３のＲＦ信号を受け取ることと、
前記第４の論理回路により前記第４のＲＦ信号を受け取ることと、
を更に含む、方法。
請求項１０に記載の方法であって、
前記第１、第２、第３及び第４の論理回路がＡＮＤゲートを更に含む、方法。
請求項１１に記載の方法であって、
前記第１及び第３のＲＦ信号が実質的に同一の信号であり、前記第２及び第４のＲＦ信号が実質的に同一の信号である、方法。
複数のイネーブル信号からの１つのセットのイネーブル信号をアサートすることにより出力パワーレベルを選択するように構成されるコントローラと、
複数のイネーブル回路であって、各イネーブル回路が少なくとも１つの前記イネーブル信号を受信するように前記コントローラに結合され、各イネーブル回路が相補型の第１及び第２のＲＦ信号を受信するように構成され、各セットに対して前記第１及び第２のＲＦ信号からの連続するパルスの間にフリーフライインターバルが存在する、前記複数のイネーブル回路と、
複数のドライバであって、各ドライバが入力と出力と寄生キャパシタンスとを有し、各ドライバの前記入力が少なくとも１つの前記イネーブル回路に結合される、前記複数のドライバと、
各ドラバイの前記出力に結合され、前記コントローラに結合される、スイッチネットワークであって、前記ドライバの出力を共に結合することが、前記出力パワーレベルを選択するためにアサートされる前記１つのセットのイネーブル信号の少なくとも一部に基づく、前記スイッチネットワークと、
複数の出力キャパシタであって、各出力キャパシタが少なくとも１つの前記ドライバの前記出力に結合される、前記複数の出力キャパシタと、
各出力キャパシタに結合されるマッチングネットワークと、
を含む、装置。
請求項１３に記載の装置であって、
前記複数のドライバがシーケンスに配置され、前記スイッチネットワークが複数のスイッチを更に含み、各スイッチが前記シーケンス内の連続するドライバの出力の間に結合される、装置。
請求項１４に記載の装置であって、
各イネーブル回路が、
少なくとも１つの前記イネーブル信号を受信するように前記コントローラに結合され、前記第１のＲＦ信号を受信する、第１の論理回路と、
少なくとも１つの前記イネーブル信号を受信するように前記コントローラに結合され、前記第２のＲＦ信号を受信する、第２の論理回路と、
を更に含む、装置。
請求項１５に記載の装置であって、
その対応するイネーブル回路の前記第１の論理回路にそのゲートで結合され、その対応する出力キャパシタにそのドレインで結合される、ＰＭＯＳトランジスタと、
その対応するイネーブル回路の前記第２の論理回路にそのゲートで結合され、その対応する出力キャパシタにそのドレインで結合される、ＮＭＯＳトランジスタと、
を更に含む、装置。
請求項１６に記載の装置であって、
前記第１及び第２の論理回路がＡＮＤゲートを更に含む、装置。
請求項１７に記載の装置であって、
各スイッチがトランスミッションゲートを更に含む、装置。
請求項１７に記載の装置であって、
各スイッチが、マイクロエレクトロメカニカルシステム（ＭＥＭＳ）スイッチ、リレー又はＣＭＯＳスイッチを更に含む、装置。