JP2015507384A - 高速シングルエンドの差動コンバータ - Google Patents
高速シングルエンドの差動コンバータ Download PDFInfo
- Publication number
- JP2015507384A JP2015507384A JP2014542311A JP2014542311A JP2015507384A JP 2015507384 A JP2015507384 A JP 2015507384A JP 2014542311 A JP2014542311 A JP 2014542311A JP 2014542311 A JP2014542311 A JP 2014542311A JP 2015507384 A JP2015507384 A JP 2015507384A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- output
- converter
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
- H03K5/1534—Transition or edge detectors
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Analogue/Digital Conversion (AREA)
- Tests Of Electronic Circuits (AREA)
- Networks Using Active Elements (AREA)
- Measurement Of Current Or Voltage (AREA)
Abstract
シングルエンドの差動信号コンバータ。シングルエンド信号は、直流構成要素を阻止するように高域フィルタに通過させられる。フィルタリングされた信号の正及び負のバージョンは、コンバータの差動出力として集合的に使用される。高域フィルタの出力が整定するのを待つことなく、入力信号における正確な測定を可能にするために、差動出力は、フィルタリングされた信号の中点を表す動的に生成された信号によってオフセットされる。そのオフセットは、信号が最初に適用されるときに中点を表す値を捕捉することによって生成される。この捕捉された値は、高域フィルタの時定数と一致する時定数で変化することが可能である。コンバータは、試験計器を、該試験計器が測定するように具体的に構成されないフォーマットで試験信号を生成する被試験ユニットに接続するために使用され得る。
Description
本発明は、概して、電子システムの試験に関し、より具体的には、信号コンバータに関する。
試験計器は、多くのタイプの被試験電子ユニットを試験するためのものとして知られている。例えば、プリント回路基板及び他の電子アセンブリを試験する計器が知られている。試験計器には多くの形態があるが、試験計器は、試験信号を生成又は測定する回路を含有する。電子ユニットを完全に試験するために、試験計器は、生成又は測定される試験信号の多数のパラメータを制御するようにプログラム可能であり得る。精巧な計器では、例えば、試験信号の大きさ及びタイミングの両方に関するパラメータがプログラムされ得る。したがって、試験計器は、精巧な電子デバイスとなるものである。
試験計器は、電子ユニットのライフサイクルにおける複数の段階で使用することができる。試験計器は、ユニットが処理された後に修理するために使用することができる。この役割では、試験計器は、置換され得る欠損構成要素を識別するか、又は採られ得る他の修正措置を識別するために使用することができる。他の状況において、試験計器は、電子ユニットの製造中に使用することができる。この能力において、計器は、試験の結果に関する特定の動作を条件付けることによって、デバイスの製造に影響を与えるために、試験の結果が使用され得るように、欠陥を識別するために使用することができる。例えば、パッケージ化され、顧客に出荷されるユニットをもたらす製造工程は、ユニットへの試験が、ユニットが適切に機能していることを示す場合のみ行われてもよい。試験が、ユニットが適切に機能していないことを示す場合、ユニットは、ユニットを再加工又は破棄するといった異なる動作が行われるように転換されてもよい。
試験を行う特定の理由にかかわらず、試験計器は、被試験ユニットの性質に応じて異なる手法でユニットに接続されてよい。例えば、いくつかの状況において、試験計器は、被試験ユニット内の試験点に機械的かつ電気的接続を行うプローブを含有する試験付属品を介して被試験ユニットに接続されてもよい。他の状況において、試験計器は、被試験ユニットの動作入力及び出力に接続されてもよい。例えば、バスを通じて他の電子ユニットに接続されるように設計される電子ユニットは、バスに接続するように設計される電子ユニット上のポートを通じて試験されてもよい。接続の性質にかかわらず、試験計器は、そのタイプの接続に現れ得るように試験信号を生成及び測定するように構成されてもよい。
本発明者らは、いくつかの試験システムにおいて、試験がコンバータを介して試験計器を被試験ユニットに接続することによって、迅速かつ経済的に行われ得ることを認識及び理解した。試験計器が差動信号フォーマットを使用するバスへの試験信号を生成及び測定するのに利用可能である実施形態では、コンバータは、試験計器の機能性が差動信号を使用しないバスに相互作用させる被試験ユニットを試験するために用いられることを可能にする。例えば、1つ以上のコンバータは、光信号を差動フォーマットに変換するために使用されてもよい。
本発明者らは、第1の遷移から始めて正確に変換するコンバータが試験の経済的意味及び/又は精度を向上させ得ることを更に認識及び理解した。かかるコンバータは試験システムで有利に使用され得るが、コンバータはまた、シングルエンドの差動変換が所望される他のシステムで使用されてもよい。
したがって、本開示のいくつかの態様は、シングルエンド入力における信号を差動出力における信号に変換するように適合されたコンバータとして具体化され得る。
本発明の一態様によれば、シングルエンド入力におけるシングルエンド入力信号を差動出力における差動出力信号に変換するように適合されたコンバータが提供される。コンバータは、第1の入力と、第1の出力とを備える第1の回路を備えることができる。第1の入力は、第1の時定数でシングルエンド入力信号を入力するようにシングルエンド入力に結合されてもよい。第1の回路は、第1の入力におけるシングルエンド入力信号の中点を表す中点値を捕捉し、かつ第1の入力信号を追跡する出力信号を第1の出力で提供するように構成されてもよい。出力信号は、第1の差動出力信号及び第2の差動出力信号を生成するように構成されてもよい。
いくつかの実施形態では、第1の回路は、捕捉された中点値に基づいて電圧を第1の出力で提供するように構成されてもよく、電圧は、第1の時定数を表す第2の時定数で減衰する。
本発明の別の態様によると、コンバータ回路の動作方法が提供され得る。本方法は、高域フィルタを通じて入力信号を結合することによってフィルタリングされた信号を生成する工程を含む。本方法は、フィルタリングされた信号の中点で減衰を表す信号を生成する工程を更に含む。本方法は、フィルタリングされた信号に基づいて差動信号の第1の構成要素及び差動信号の第2の構成要素、並びに減衰を表す信号に基づいてオフセットを生成する工程を更に含む。
本発明の別の態様によれば、出力を有する被試験ユニットを試験するために適合されたシステムが提供され得る。本システムは、差動入力で動作するように構成されるデータ処理回路を有する試験計器を備える。本システムは、被試験出力ユニットとデータ処理回路の差動入力との間に結合されるコンバータを更に備える。コンバータは、被試験出力ユニットに結合される入力を有する高域フィルタを備え、該フィルタがフィルタ出力を有する。コンバータは、フィルタ出力における信号の中点で減衰を表す信号を生成するように構成される第1の分岐回路を更に備える。コンバータは、フィルタ出力における信号に基づいて差動信号の第1の構成要素及び差動信号の第2の構成要素、並びに減衰を表す信号に基づいてオフセットを生成するように構成される第2の分岐回路を更に備える。
前述のものは、非限定的な発明の概要であり、これは添付の請求項によって定義されるものである。
添付の図面は等尺で描かれることを意図されていない。図面において、様々な図において図示されている、それぞれ同一若しくは、ほぼ同じ構成要素は類似の番号によって示されている。明確さを目的として、全ての構成要素が全ての図面で表示されていない場合がある。図面は以下の通りである。
添付の図面は等尺で描かれることを意図されていない。図面において、様々な図において図示されている、それぞれ同一若しくは、ほぼ同じ構成要素は類似の番号によって示されている。明確さを目的として、全ての構成要素が全ての図面で表示されていない場合がある。図面は以下の通りである。
本発明者らは、試験システムでの使用によく適しているシングルエンドの差動信号コンバータを考え出した。コンバータは、それを十分に小型にすることができ、かつ被試験ユニットを完全に試験するために、多数のかかるコンバータが多くの信号を測定する試験システムに組み込まれるのに十分に低いコストで製造することができるように単純な構成物である。それにもかかわらず、試験システムは、被試験ユニットを試験するのに使用される測定を迅速かつ正確にすることができる。
コンバータは、高域フィルタとして機能を果たす1つ以上の構成要素を入力段階として含むことができる。高域フィルタは、定常状態で、フィルタリングされた信号が中点の前後で変化するように入力信号のあらゆる直流構成要素を除去することができる。中点は、信号遷移の低電圧及び高電圧によって確立された2つの終点内又はそれを超えるあらゆる点を表すことができる。一例として、この点は、50%の点であってもよいが、本発明は、「中点」のいかなる特定の定義にも限定されない。次に、このフィルタリングされた信号は、非反転及び反転増幅器の両方に渡され、差動出力を集合的に表す2つの出力信号を生成することができる。
高域フィルタは、一定直流構成要素で信号を最終的に出力するが、フィルタリングされた出力信号は、過渡的構成要素を含む。入力信号がフィルタに最初に適用されると、フィルタ出力における信号は、中点の前後で振動する交流構成要素を最初に有し、過渡的構成要素は、時間と共にこの中点の変化として反映されてもよい。フィルタの出力が整定するにつれて、中点を表す信号は、フィルタの時定数に依存する割合で変化する。しかしながら、この過渡的構成要素が十分に小さいレベルに変化するまで、過渡的構成要素は、非反転及び反転増幅器の出力に影響を与えるであろう。
過渡的応答が、試験システムによって測定される信号に影響を与えることを回避するために、過渡的構成要素と関連付けられた中点の変化を含む、中点を表す信号が生成されてもよい。過渡的構成要素を表すこの信号は、フィルタ出力における信号で中点の変化の影響を打ち消すためにオフセット信号として使用されてもよい。
かかるオフセット信号は、フィルタ出力の中点の初期値を表す値を捕捉することによって生成されてもよい。この値は、高域フィルタのものに一致させた時定数を有する回路で捕捉されてもよい。捕捉された値は、フィルタ出力における信号の中点の減衰に近似する割合で変化する。この捕捉された値は、減衰することができる際、フィルタ出力の反転及び非反転型におけるオフセットとして使用されてもよい。結果として得られた反転及び非反転信号は、シングルエンド入力信号の差動表示を提供する。
かかる差動表示は、高域フィルタの出力における信号が整定するときに導入される誤差を含まない。結果として、フィルタが整定するのを待つことと関連付けられる減衰を伴うことなく、その信号において正確な測定が行われ得る。フィルタを整定するのを可能にする必要性を回避することは、測定が信号において迅速だが正確に行われることを可能にする。
試験システムでは、被試験ユニットは、試験の一部として測定される多くの出力を生成することができる。差動信号を測定するように適合された試験計器によって測定されているシングルエンド信号を生成する被試験ユニットの場合、コンバータは、出力の各々に使用されてもよい。いくつかの実施形態では、各コンバータ回路は、各コンバータのサイズ及びコストが、コンバータが被試験ユニットの各出力に組み込まれることを可能にするように単純に実装される。
いくつかの実施形態では、コンバータは、少数の単純な構成要素を含むことができる。例えば、高域フィルタは、抵抗構成要素と直列に結合されるキャパシタであってもよい。中点の初期値を捕捉する分岐回路は、スイッチング分岐回路を介してフィルタ出力に結合される容量構成要素を含むことができる。スイッチング分岐回路は、入力信号が最初にコンバータに適用されるときにのみ、信号を容量構成要素に渡すダイオードで構成されてもよい。このように、容量構成要素は、フィルタ出力における信号の初期値に基づいて帯電されてもよく、そのフィルタリングされた信号のあらゆる過渡的構成要素を含む。
捕捉された電荷が中点を表すことを確実にするために、中点の初期値を捕捉するための分岐回路は、捕捉される電荷が、信号ピークではなく中点を表すように、容量分割器を含むことができる。更に、この分岐回路は、初期値を捕捉する分岐回路にRC時定数を提供するようにその容量性電圧分割器でキャパシタに結合される抵抗器を含むことができ、捕捉された値がフィルタリングされた信号の中点の変化の割合と一致する割合で減衰するようにする。
抵抗器、キャパシタ、及びダイオードを伴うコンバータを構築することは、単純かつ低コストの構成物を提供する。多くの入力を含む試験計器に関して、かかる回路は、多くの入力の各々に実用的に構築及び複製されてもよい。しかしながら、他の実装もまた、差動信号を生成する際にオフセットとして使用するためのフィルタリングされたシングルエンド信号の中点の変化を表す信号を生成するのに好適であることが理解されるべきである。
更に、かかるコンバータが試験システムと接続して使用されるように図示されるが、コンバータがその目的に使用されることが本発明の必要条件ではない。かかるコンバータは、シングルエンド信号が差動信号に変換されるべきであるいかなる状況においても使用され得る。したがって、例示的な試験システム100を示す図1は、シングルエンドの差動コンバータが使用され得る環境のほんの一例を提供する。
図1の実施形態では、バス試験計器102が、差動信号を受信するように構成されてもよい。一例として、試験計器102は、MIL−STD−1553バスを試験するように構成されてもよい。ここで、その計器は、いくつかの他のタイプのバスへの接続のために構成される被試験ユニットを試験するために使用されてもよい。特定の例として、被試験ユニット104は、MIL−STD−1773バスへの接続のために構成されてもよい。MIL−STD−1773バスは、差動ではない光信号を使用する。したがって、被試験ユニット104によって出力される光信号が電気形式に変換されたとしても、それらは、試験計器102への入力と互換性がある差動信号ではない。
試験システム100は、Nチャネル106a〜106nを含み、各々は、被試験ユニット104によって提供されるシングルエンド信号を、試験計器102に提供するのに好適な差動形態に変換するのに好適な回路を含む。チャネルの数Nは、被試験ユニット104によって提供される出力の数に相当し、したがって、任意の好適な値を採り得る。試験システム100は、任意の特定の数のチャネルでの動作に限定されない。図示されるチャネルの各々は、光コンバータ108と、電気コンバータ110とを含む。図示される例では、チャネルの各々は同一であるが、試験システム100は、この点において限定されず、本発明の様々な態様は、同一のチャネルを含む試験システムに限定されない。光コンバータ108は、被試験ユニット104によって出力された光信号109を、電気コンバータ110による処理に好適なシングルエンド電気信号111に変換することができる。次に、電気コンバータ110は、光コンバータ108から受信されたシングルエンド電気信号111で動作し、試験計器102による受信に好適な差動電気信号112を出力することができる。
光コンバータ108は、任意の好適な光コンバータであってもよく、任意の好適な形態を採ってもよく、被試験ユニット104からの光信号109を、電気コンバータ110に提供されるシングルエンド電気信号111に変換するための任意の好適な様式で動作することができる。したがって、試験システム100は、光コンバータの構成又は動作に関して光コンバータに対して限定されない。
電気コンバータ110は、本明細書に記載される本発明の様々な態様に従う、シングルエンド電気信号を差動電気信号112に変換するための任意の好適なタイプの電気コンバータであってもよい。好適な電気コンバータ110の非限定的な例は、図3及び4に関して更に詳細に以下に記載される。しかしながら、簡潔に述べると、電気コンバータ110は、光コンバータ108からシングルエンド電気信号111を受信し、かつ高域フィルタでシングルエンド電気信号111をフィルタリングして、いずれの直流構成要素も除去することによって、動作することができる。高域フィルタは、それと関連付けられたRC時定数を有し、フィルタリングされた信号の整定時間を生じさせることができる。フィルタリングされた信号の中点電圧が決定されてもよく、電気コンバータ110の高域フィルタのRC時定数に類似するか又は実質的に等しい時定数で変化するように設定されてもよい。変化する中点値は、シングルエンド電気信号111の反転及び非反転表示の両方を生成するためのオフセット又は基準値として使用されてもよく、試験計器102に提供される差動信号112をもたらす。
上述され、図3及び4に関して以下に提供される追加の説明から更に理解されるように、電気コンバータ110は、少なくともいくつかの実施形態では、単純な電気構成要素から形成されてもよく、電気コンバータが比較的低コストで単純に製造されるのを可能にする。加えて、電気コンバータ110は、電気コンバータ110が試験システムの動作速度の低下を伴うことなく、試験システム100などの試験システムで実装され得るように、少なくともいくつかの実施形態において高速で動作することができる。本明細書に記載される技術は、差動信号を生成するのに使用される高域フィルタ(例えば、電気コンバータ110の高域フィルタ)の整定前にシングルエンド信号からの正確な差動信号の生成を可能にし、したがって高速試験環境で大幅な時間遅延を回避することができる。正確な差動信号は、シングルエンドソースから送達されるエネルギーを表す値を含むことができる。
図2Aは、シングルエンド入力信号と、高域フィルタを通過した後のシングルエンド入力信号(即ち、フィルタリングされた信号)と、フィルタリングされた信号の中点を表す信号との相対値を示す3つの重なり合ったプロットを図示する。信号202aは、図1の電気コンバータ110など、本発明の一態様による電気コンバータに提供され得るものなどの交流(AC)入力信号を表す。したがって、信号202aは、例えば、図1の信号111に相当するが、全ての実施形態がこの点において限定されるわけではない。信号202bは、信号202aが高域フィルタ(例えば、電気コンバータ110の高域フィルタ)を通過した後の信号202aに相当する。フィルタは一般的に、それと関連付けられた整定時間を有し、フィルタのRC時定数によって特徴付けられ得る。信号202bは、時変オフセット又は中点を有する一定信号振幅を示す。信号202cは、信号202bの中点値を表し、図示されるように、信号202bを生成するために使用されるフィルタのRC時定数に従って定常状態値に変化又は減衰させる。図2Aを参照することにより分かるように、信号202cの値が定常状態に達する(この非限定的な実施形態では、約2.5ボルトに等しい)と、信号202bのピーク値は、信号202aのピーク値に実質的に等しくなる。
図2Bは、フィルタリングされた信号の中点値を表す信号(図2Aからの202cなど)と、本明細書に記載される本発明の様々な態様によって生成される差動信号の非反転構成要素と、差動信号の反転構成要素との相対値を示す3つの重なり合ったプロットを図示する。より具体的に、図2Bの信号202cは、図2Aの図202cに相当し得る。信号202dは、オフセット値として信号202cを利用する本明細書に記載される技術によって生成される差動信号の第1の構成要素に相当する。図2Bの非限定的な例では、信号202dは、差動信号の非反転構成要素に相当し得る。信号202eは、差動信号の反転構成要素に相当し得る(即ち、信号202dの値に実質的に等しいが反対の値を有する)。信号202d及び202eが同じ入力信号から生成され、同じ信号を追跡しているため(即ち、中点)、信号202d及び202eによって形成される差動電圧振幅は、第1のパルスから始まる全てのパルスに対して実質的に同じままである。一定差動電圧振幅を維持することは、より予測可能な遷移時間を促進する。差動信号振幅及びタイミングパラメータは、しばしば、繰り返し可能な試験結果を生み出すための自動試験装置において重要である。
以下で更に記載されるように、信号202d及び202eは、例えば、オフセット値として、信号202cを使用して生成されてもよい。非限定的な例として、信号202dは、図2Aの信号202bに対するオフセットとして信号202cを使用し、かつ利得係数(例えば、増幅器を介して、又は任意の他の好適な様式で)を任意に適用することによって、少なくとも部分的に生成されてもよい。例えば、信号202eは、信号202bの反転型を生成するときにオフセットとして202cの値を使用し、かつ利得係数(例えば、信号202dを生成するのに使用される場合に信号202dを生成するのに適用される同じ利得係数)を任意に適用することによってこの非限定的な実施形態で形成されてもよい。このような動作は、後述される図3を参照することにより更に理解され得る。また、信号202cを使用して、シングルエンド信号から差動信号を生成する他の様式も可能であることが理解されるべきである。
図3は、図2A及び2Bに関して記載及び図示される様式で、シングルエンド入力信号を差動信号に変換するために使用され得る、図1の電気コンバータ110などの電気コンバータの非限定的な例を図示する。図示されるように、図3の電気コンバータ110は、振動シングルエンド入力信号302を受信し、これは、任意の好適な様式で生成されてもよい(例えば、信号302は、被試験ユニットの出力を表すことができるか、被試験ユニットからの光信号出力の電気型を表すことができるか、又は任意の他の好適な様式で生成されてもよい)。振動シングルエンド入力信号302は、シングルエンド形態で交流結合出力信号306を与える交流結合回路304に提供される。交流結合回路304は、高域フィルタを含むことができ、したがってシングルエンド信号302から直流構成要素を除去するように動作することができる。この点で、交流結合回路304によって出力された信号306は、信号302のフィルタリングされた型を表すことができる。交流結合回路304が高域フィルタを含むそれらの実施形態では、フィルタは、任意の好適な様式及び任意の好適な構成要素で形成されてもよく、それと関連付けられたRC時定数を有することができる。信号306上の直流バイアス点は、制御されてもよい(即ち、抵抗分割器によって)。
電気コンバータ110の第1の回路308は、交流結合回路304の出力信号306を受信するように交流結合回路304に結合されてもよい。回路308は、交流結合回路304によって出力されたフィルタリングされた信号の中点値を表す信号を生成することができる。フィルタリングされた信号の中点は、交流結合回路304のフィルタの時定数と一致する(即ち、フィルタの整定時間と一致する)定常状態値に変化又は減衰させることができる。図示される非限定的な実施形態では、回路308は、第1のエッジ検出器310と、スイッチ312と、分割器314と、減衰ブロック316とを含む。しかしながら、任意の好適な構成要素及び構成要素の配列が、実質的に同じ機能を果たすために使用されてもよく、図示される構成要素及び配列は、非限定的な例として提供されることが理解されるべきである。
第1のエッジ検出器310は、交流結合回路304によって出力された信号306の初期値を捕捉するようにスイッチ312と組み合わせて動作する。第1のエッジ検出器310が信号306の第1のエッジを検出するとき(例えば、信号302が交流結合回路304に最初に適用されるとき、又は概して信号306の第1の遷移が検出されるとき)、第1のエッジ検出器310は、スイッチ312の制御入力に制御信号311を提供し、それによって第1のエッジがブロック314に達するように、スイッチ312が第1の端子からスイッチの第2の端子に第1のエッジを通過させることができる。スイッチ312を制御すると、信号306の電圧は、306上のエッジの一部のエッジを生成するように分割器314によって分割され、減衰ブロック316に適用されてもよい。分割器314は、スイッチ312が閉ざされるときに捕捉される初期値が信号306の中点に関する値を表すことを確実にするために使用されてもよい。したがって、分割器314は、任意の好適な係数によって信号306の電圧を分割することができ、任意の好適な形態を採ることができる。非限定的な一実施形態によれば、図示されるように、分割器314は、2の係数によって信号306の電圧を分割することができる。非限定的な一実施形態によれば、分割器は、容量分割器であってもよいが、他のタイプの分割器も可能である。第1のエッジを検出した後、スイッチ312は、信号306の後続値が分割器314に提供されるのを防止するように開かれてもよい。
減衰ブロック316は、好適な許容誤差内に、信号306の中点値が減衰する割合と一致する割合で分割器314によって捕捉された初期電圧から減衰する出力信号318を提供するように動作することができる。このように、出力信号318は、入力信号の中点を追跡する。信号306の中点値が交流結合回路304のフィルタのRC時定数によって管理される割合で減衰することができるため、減衰ブロック316は、交流結合回路304のフィルタのRC時定数によって管理される割合で減衰する出力信号318を提供するように構成されてもよい。換言すれば、非限定的な少なくとも1つの実施形態によれば、減衰ブロック316ひいては回路308は、交流結合回路304のフィルタのものと実質的に同じRC時定数を示すように構成されてもよい。したがって、減衰ブロック316は、このような機能性を実行するために任意の好適な形態を採ることができ、いくつかの実施形態では、単純な低コストの部品から形成されてもよい。
図示されるように、電気コンバータ110は、差動信号の構成要素を生成するために使用され得る加算回路320a及び320bを更に備える。図3の非限定的な例では、加算回路320aは、利得モジュール322aを通過する交流結合回路304によって出力されたフィルタリングされた信号から生じる信号を受信し、利得モジュール324aを通過する減衰ブロック316によって出力された信号318から生じるオフセット信号を追加し、これは、利得モジュール322aで適用される利得の値のマイナス1を適用する。したがって、信号306の中点電圧を表す利得モジュール324aを通過する信号318は、利得モジュール322aを通過する信号306から生じる信号に追加されるためにオフセットとして使用される。加算回路320aからの出力信号325aは、差動信号の非反転構成要素を表すことができる。
加算回路320bは、利得モジュール322bを通過する交流結合回路304からの信号306の反転型である信号を受信し、利得モジュール324bを通過する信号318から生じる信号を追加し、これは、利得モジュール322bの利得値のプラス1を適用する。したがって、結果として得られた信号325bは、信号325a及び325bを含む差動信号の反転構成要素を表すことができる。加算回路320bに供給される入力信号を生成する信号306の反転は、任意の好適な様式で(例えば、交流結合回路304と加算回路320bとの間のインバータによって、又は任意の他の好適な様式で)生成されてもよい。
加算回路320a及び320bは、記載される加算を実行するために任意の好適な形態を採ることができる。更に、利得モジュール322a及び322bの利得値は、任意の好適な値であってもよく、例えば、利得値は、1/2又は任意の他の適正値であってもよい。いくつかの実施形態では、利得の絶対値は、1未満である。したがって、電気コンバータ110、及びより一般的に本発明の様々な態様は、任意の特定のタイプの加算回路又は利得値を使用することに限定されない。
加算回路320a及び320bは、電気コンバータ110の第2及び第3の回路と見なされてもよい。しかしながら、電気コンバータ110内の分岐回路のかかる描写は、限定の目的のためではなく、図示されるものを理解し易くするためのみに記載される。図示されるコンバータの様々な構成要素が、1つ以上の「回路」を形成するように共にグループ化され得ることが理解されるべきである。
更に、図3は、コンバータの簡略化された表示であることが理解されるべきである。例えば、交流結合304は、非ゼロ中点に整定する出力信号を提供することができる。図示されるように、例えば、図2Aでは、交流結合304からのフィルタリングされた信号は、2.5Vの電圧レベル前後で振動することができる。使用される特定のレベルにかかわらず、このような直流バイアスが存在する場合、かかる直流バイアスのための調節が任意の好適な手法で行われてもよい。例えば、その直流バイアスは、信号318に反映されてもよい。あるいは、直流バイアスは、減衰ブロック316で生成される減衰を表す信号と組み合わされて加算回路320a及び320bへの直流バイアスに比例する量で補正されてもよい。しかしながら、他の実装形態では、直流バイアスは、差動出力で共通のモード構成要素として表されてもよい。
図4は、図3のタイプの回路の非限定的な詳細な実装を図示する。図示されるように、コンバータ400は、信号302を受信することに応答して、信号306を生成するように構成される交流結合回路404を含む。スイッチング回路408及び減衰ブロック410は、交流結合回路404によって生成された信号306の中点電圧を表す信号318を生成するように組み合わせて機能する。加算及び増幅回路412a及び412bは、構成要素VO−(負の差動構成要素)及びVO+(正の差動構成要素)を有する差動信号を生成するように動作する。この例は、412a及び412bが別個の増幅器であることを示すが、回路は、差動出力を有する単一デバイスを使用して実装されてもよい。回路の他の配列も可能であり、図4に図示される構成要素のタイプ及び構成要素の構成は、非限定的な例を表すことが理解されるべきである。
この例では、交流結合回路404は、一対の抵抗器R2及びR3、並びにキャパシタC1で構築される。C1は、信号入力302と直列に結合され、直流ブロッキングキャパシタとして機能を果たす。図4に図示されるように、C1は、抵抗器R2及びR3に結合され、電圧分割器を形成するように直列に接続される。この例では、抵抗器R2及びR3は各々、キャパシタC1が結合されるノードにおいて、一定オフセット電圧を、電圧源V2によって提供される電圧の半分に等しい交流結合回路404の出力に提供するように同じ値を有する。この例では、電圧源V2は、5ボルトの電圧源であり、図2Aに図示されるように2.5ボルトの交流結合信号306で一定オフセット電圧を生み出す。
当業者であれば、交流結合回路404を形成するために使用される構成要素の特定の値が本発明に不可欠ではないことを理解するであろう。しかしながら、この例では、抵抗器R2及びR3は、500オームの値を有する。キャパシタC1は、10ナノファラッド(nF)の値を有する。これらの値は、R2及びR3の実効抵抗で並行して乗じたC1の値に比例する交流結合回路404の時定数を提供する。このRC値は、交流結合回路404の時定数及び単一中点の過渡的構成要素が減衰する割合を定義する。
減衰ブロック410は、交流結合回路404によって出力された信号306の変化に関する時定数と一致する割合で変化する構成要素を含むオフセット信号318を生成する。この実施形態では、信号318はまた、交流結合回路404によって出力された固定オフセットと一致する直流構成要素を含む。したがって、図4は、減衰ブロック410もまた、電圧源V3と、電圧分割器とを含むことを示す。この例では、電圧源V3はここで、V2と同じである5ボルトの電圧を有する。固定オフセット電圧は、抵抗器R6とR11との間のノードで提供され、電圧分割器を形成するように接続される。この例では、R6及びR11は、R6とR11との間のノードにおける電圧が電圧源V3の電圧の半分に等しいように等しい抵抗である。この固定直流オフセットは、増幅器EAMP3の非反転入力で信号の構成要素を形成し、この非限定的な例では、非反転緩衝増幅器として接続される。
入力信号の第1の立ち上がりエッジに、増幅器EAMP3の非反転端子405への信号入力の第2の構成要素が、キャパシタC2及びC3によって形成される電圧分割器から生じる。図4で見ることができるように、キャパシタC2は、EAMP3の非反転入力ノード405へのスイッチング回路408の出力に結合される。したがって、スイッチング回路408が入力信号302の第1のエッジを表す信号を出力するとき、キャパシタC2及びC3は、エッジが交流結合回路404の出力の固定中点を超える値に比例するレベルまで帯電させる。そのエッジが除去され、スイッチング回路408がオフ状態に戻ると、キャパシタC2とC3との間のノードにおける電圧は、信号306の中点の過渡的構成要素の約半分に等しい。スイッチング回路408がキャパシタC2から切断されると、キャパシタC2は、ダイオードD4が逆バイアスされ、C3が減衰ブロック410のRC時定数によって決定される割合で放電するため、ノード405に最小限の影響を与える。この例では、RC時定数は、キャパシタC2及びC3並びに抵抗器R6及びR11の構成に基づいて計算されてもよい。キャパシタC2及びC3並びに抵抗器R6及びR11の値は、これらの構成要素のRC時定数が交流結合回路404の構成要素のRC時定数と一致するように選択されてもよい。このように、ノード405上の電圧は、ノード306上の電圧と同じ割合で減衰し得る。
抵抗器420は任意である。しかしながら、図示される実施形態では、抵抗器420は、ダイオードD4と並列に接続される。この例では、D4にわたる抵抗器420は、いかにリセットし、キャパシタC2に初期状態を提供するかの1つの選択肢である。抵抗器が使用されない場合、ダイオードD4にわたる漏洩電流が、キャパシタC2をリセットすることができる。他の実施態様もまた可能である。例えば、抵抗器420は、リセット機能を提供する代替方法としてノード406から接地又は別の基準に接続されてもよい。その影響は、中点信号の時定数に対して考慮されなければならない。抵抗器420が存在する実施形態では、信号405に対するその影響が考慮されなければならない。R6及びR11に比較される抵抗器420の大きい値は、信号405に最小限の影響を与えるように選択されてもよい。
スイッチング回路408は、任意の好適な手法で実装されてもよい。この例では、スイッチング回路408は、ダイオードD4で実装される。好ましくは、D4は、それにわたる電圧降下を最小限にするショットキーダイオードである。ダイオードD4にわたる順方向降下は、R6及びR11を選択するときに説明されるべきである。この例では、D4の降下によって引き起こされる電圧誤差は考慮されない。ダイオードは、キャパシタC2が放電され、かつ正極性信号が増幅器EAMP1の非反転入力に適用されるときに、EAMP1の出力がダイオードD4を順方向バイアスし、キャパシタC2へのEAMP1の入力に適用されるその立ち上がりエッジ信号に比例する電圧を結合するように接続される。このように、立ち上がりエッジ信号がスイッチング回路408の入力で適用されるとき、スイッチング回路408の出力は、その立ち上がりエッジ信号の値に比例してキャパシタC2及びそれに結合されるキャパシタC3を帯電させる。逆に、キャパシタC2が既に帯電され、C2にわたる電圧以下である信号がスイッチング回路408への入力として適用されるとき、EAMP1の出力は、ダイオードD4を順方向バイアスするのに十分ではない。図2Aに見られ得るように、交流結合信号(例えば、図2Aの信号202b)の第1のエッジは、最大値を有する。したがって、キャパシタC2及びC3は、その最大値に基づいて帯電される。交流結合信号の後続ピークの値が減衰すると、EAMP1の出力は、C2で捕捉された電圧より大きくなく、再びダイオードD4を順方向バイアスする。このように、キャパシタC2が交流結合回路404の出力の第1のエッジに基づいて帯電されると、それは、逆バイアスダイオードD4によって効果的に切断される。
D4にわたる最大値の抵抗器が、リセットを提供するために使用されてもよい。C2にわたる電圧は、データが伝送し始める前に定数値にリセットされてもよい。最大値の抵抗器の抵抗が十分に大きい場合、それは、中点及び時定数に作用する限定的な影響を与える場合がある。あるいは、リセットは、任意の他の適切な回路構成によって提供されてもよい。例えば、C2にわたるスイッチは、データの伝送前のキャパシタをリセットする手段であってもよい。
任意の好適な構成要素値が選択され得ることを理解されたい。一例として、C2及びC3は各々、100pFの値を有することができる。抵抗器R6及びR11は、50キロオームの値を有することができる。この例では、C2及びC3は、中点信号を生成するように初期の過渡電圧の分割に寄与する。C3の値及びR6とR11との並列の組み合わせは、C1及びR2とR3との並列の組み合わせによって形成されるノード306の時定数と実質的に一致する時定数を形成する。
図4はまた、加算及び増幅回路412a及び412bの例示的な構成を提供する。この場合、加算及び増幅回路412bは、非反転加算増幅器として構成される。加算及び増幅回路412bへの1つの入力は、交流結合回路404の出力の緩衝化型である。加算及び増幅回路412bへの第2の入力は、減衰ブロック410の出力から生じ、入力信号302の中点を表し、中点の変化を表す構成要素を含む。
加算及び増幅回路412aはこの例では、反転加算増幅器として構成される。加算及び増幅回路412aへの入力は、加算及び増幅回路412bに提供されるものと同じである。しかしながら、加算及び増幅回路412aの反転構成のため、その回路の出力は、増幅及び加算回路412bの出力に対する逆極性を有する信号を提供する。抵抗器R13及びR10は、EAMP2の利得を設定するが、抵抗器R8及びR14は、EAMP6の利得を設定する。この特定の例では、抵抗器R13は、1キロオームの値を有することができる。抵抗器R8、R10、及びR14は各々、500オームの値を有することができる。抵抗器420は、約1メガオームの値を有することができる。
図4の例は、交流結合入力308に比例し、かつ中点318に比例するオフセットを有する出力412a及び412bを識別するが、交流結合入力306及び信号中点318に結合される入力から生成されるデジタル論理信号などの他の信号もまた、本発明の趣旨内である。一例を挙げれば、交流結合入力が中点を超える場合、高い論理のデジタル出力が生成され得るが、交流結合入力が中点未満である場合、低い論理のデジタル出力が生成され得る。
図4を参照することにより、本明細書に記載されるタイプの電気コンバータは、単純な構成要素を使用して製造されてもよく、少なくともいくつかの実施形態では、単純な低コストの構成物であってもよいことが理解されるべきである。例えば、図示される回路は、キャパシタと、抵抗器と、ダイオードと、増幅器とを含む。かかる回路は、低コストであり、容易に構成され得る。また、回路は、試験システム環境又は他の環境を含む様々な環境の他の構成要素と互換性があってもよい。
本発明の少なくとも1つの実施形態のいくつかの態様を記載することで、様々な変更、修正、及び改善は、当業者には容易に着想されることを理解されたい。
可能な変化形の一例として、上述される回路は、正極性エッジから始まる入力信号のために構成される。当業者であれば、入力信号が負極性エッジから始まる場合、第1の負極性エッジを通過するようにスイッチング回路に調節がなされ得ることを理解するであろう。コンバータ内の他の極性が適切に調節されてもよい。
更に、信号の最初の適用時のコンバータの動作が記載されることが理解されるべきである。いくつかの状況において、入力信号線がアクティブになり、次いで再びアクティブになる前にアイドル状態になる。かかる一実施形態では、入力信号線がアクティブになる場合の間の時間が十分に長い限り、フィルタリングされた信号の中点を表すように捕捉される電荷は、信号線がアクティブになる時間までほぼゼロに減衰した。更に、C2にわたる電圧は、信号線が再びアクティブになる前にリセットされなければならない。したがって、信号線がアクティブになるたびに、コンバータは、入力信号の最初の適用に関して応答する。しかしながら、他の分岐回路が含まれてもよく、又は入力信号が動作中に変化する場合、他の回路構成が中点を表す捕捉された値をリセットするために用いられてもよいことが理解されるべきである。
かかる変更、修正、及び改善は、本開示の一部として意図され、本発明の趣旨及び範囲内であることが意図される。したがって、前述の説明及び図面は、例示のみを目的としている。
本発明の様々な態様は、単独でも、組み合わせでも、又は前述の記載された実施形態で特に記載されていない様々な構成において使用されてもよく、かつ、したがってその用途を、図面に示された前述の記述で説明された構成要素の細部及び構成には限定されない。例えば、一実施形態で記載された態様は、他の実施形態で記載された態様と任意の方式で組み合わされてもよい。
また、本発明は、一方法として具体化されてもよい。本方法の一部として実施される行為は、任意の好適な方法で順序付けられてもよいしたがって、例示されるものとは異なる順序で行為が実行される、実施形態を構築することができ、このことは、一部の行為が、例示的実施形態では逐次的行為として示されていても、同時に実行されることを含み得る。
請求項の要素を修正するために、請求項において順序を示す用語、例えば「第1」「第2」、「第3」等の使用は、それ自体はいずれの優先度、先行性、即ち、ある請求項が他より上である、又は方法の行為が実施された一時的な順序を暗示せず、単に、特定の名前を有する1つの請求項の要素を、同じ名前(しかし、通常の用語に使用に関して)を有する他の要素から区別するために付番される。
また、本明細書で使用される専門語及び専門用語は、説明目的のためであり、限定するものと見なされるべきではない。「含む(including)」、「備える(comprising)」、「有する(having)」、「含有する(containing)」、「含む(involving)」及びそれらの変化形を本明細書において使用することは、これらの後に記載する要素及びその等価物、並びに付加的な要素を包含することを意図したものである。
Claims (22)
- シングルエンド入力におけるシングルエンド入力信号を出力における出力信号に変換するように適合されたコンバータであって、
第1の入力と、第1の出力とを含む第1の回路を備え、
前記第1の入力は、第1の時定数でシングルエンド入力信号を受信するように前記シングルエンド入力に結合され、
前記第1の回路は、前記第1の入力における前記シングルエンド入力信号の中点を表す値を捕捉し、かつ前記第1の入力信号の前記中点を追跡する出力信号を前記第1の出力で与える、コンバータ。 - 前記第1の回路が、
前記第1の入力信号の第1のエッジを受信し、かつ残りのエッジを拒否するための回路を更に備える、請求項1に記載のコンバータ。 - 前記シングルエンド入力信号が第1の時定数を有し、前記第1の回路が、前記第1の時定数を表す第2の時定数で前記出力信号を変化させることによって、前記第1の入力信号の前記中点を追跡するように、前記出力信号を与える、請求項1に記載のコンバータ。
- 前記第1の回路は、
第2の入力と、第1のオフセット入力と、第2の出力入力とを備える第2の回路を更に備え、
前記第2の入力は前記シングルエンド入力に結合され、前記第1のオフセット入力は前記第1の出力に結合され、
前記第2の回路は、前記第1のオフセット入力における第1のオフセット信号に比例する量分オフセットされた前記第2の入力における第2の入力信号に比例する第2の出力信号を前記第2の出力で与える、請求項3に記載のコンバータ。 - 前記第1の回路は、
第3の入力と、第2のオフセット入力と、第3の出力とを備える第3の回路を更に備え、
前記第3の入力は前記シングルエンド入力に結合され、前記第2のオフセット入力は前記第1の出力に結合され、
前記第3の回路は、前記第2のオフセット入力における第2のオフセット信号に比例する量分オフセットされた前記第3の入力における第3の入力信号に比例し、かつそれに対して反転した第3の出力信号を前記第3の出力で与える、請求項4に記載のコンバータ。 - 前記第1の回路は、
第2の出力と、第1のオフセット入力と、第2の出力とを備える第2の回路を更に備え、
前記第2の入力は前記シングルエンド入力に結合され、前記第1のオフセット入力は前記第1の出力に結合され、
前記第2の回路は第2のデジタル出力信号を前記第2の出力で与え、前記デジタル出力信号の論理状態は、前記第2の入力と前記第1のオフセット入力との比較によって決定される、請求項1に記載のコンバータ。 - 前記回路は、スイッチング回路と、エネルギー蓄積デバイスとを備え、
前記スイッチング回路は、前記シングルエンド入力で前記シングルエンド入力信号を検出すると、第1の電圧を前記エネルギー蓄積デバイスに選択的に結合するように構成され、前記第1の電圧は前記第1の入力における第1の入力電圧を表す、請求項2に記載のコンバータ。 - 前記スイッチング回路は更に、前記第1の入力における前記第1の入力電圧を表す前記第1の電圧が前記シングルエンド入力における前記シングルエンド入力信号の検出後に前記エネルギー蓄積デバイスに達するのを選択的に阻止する、請求項6に記載のコンバータ。
- 前記エネルギー蓄積デバイスは少なくとも1つのキャパシタを備え、
前記スイッチング回路はダイオードを備え、前記ダイオード及び前記少なくとも1つのキャパシタは接続され、
前記ダイオードは、前記第1のエッジで前記キャパシタを帯電するように順方向バイアスされ、後続のエッジで逆バイアスされる、請求項6に記載のコンバータ。 - 前記第1の回路は、
第1の端子と、第2の端子と、制御入力とを有するスイッチ、および
前記第1の入力に結合される入力と、前記スイッチの前記制御入力に結合される出力、を有するエッジ検出器を更に備え、
前記エッジ検出器は、前記制御入力を変化させ、それによって前記シングルエンド入力信号で第1のエッジを検出すると前記スイッチを閉じ、前記制御入力を変化させ、それによって前記第1のエッジ後に前記スイッチを開く、請求項1に記載のコンバータ。 - コンバータ回路の作動方法であって、
高域フィルタを通じてシングルエンド入力信号を結合することによってフィルタリングされた信号を生成する工程と、
前記フィルタリングされた信号の中点を表す信号を生成する工程と、
前記フィルタリングされた信号の前記中点を表す生成された信号に基づいて、差動信号の第1の構成要素及び前記差動信号の第2の構成要素を生成する工程と、
を含む方法。 - 前記フィルタリングされた信号の遷移を検出することに応答して、前記中点を表す前記信号の初期値を形成する工程を更に含む、請求項10に記載の方法。
- 前記中点を表す前記信号の前記初期値を形成する工程が、前記フィルタリングされた信号の前記遷移を検出することに応答して、前記フィルタリングされた信号の値に比例する大きさを有する電荷を捕捉する工程を含む、請求項11に記載の方法。
- 前記高域フィルタは交流結合回路を備え、
前記方法は、前記入力信号としてシングルエンド電気信号を与える工程を更に含む、請求項12に記載の方法。 - 前記フィルタリングされた信号の前記中点を表す信号を生成する工程は、前記フィルタリングされた信号の変化の半分であるレベルを表す値を有する信号を生成する工程を含む、請求項10に記載の方法。
- 差動信号の第1の構成要素及び前記差動信号の第2の構成要素を生成する工程は、
前記中点を表す前記信号によってオフセットされた前記フィルタリングされた信号に正の増幅を与えることによって、前記第1の構成要素を生成する工程と、
前記中点を表す前記信号によってオフセットされた前記フィルタリングされた信号に負の増幅を与えることによって、前記第2の構成要素を生成する工程と、
を含む、請求項14に記載の方法。 - 電子デバイスを製造する方法であって、
シングルエンド応答信号を生成するように前記電子デバイスを作動させる工程と、
請求項10に記載の方法に従って前記シングルエンド応答信号を差動信号に変換する工程と、
前記差動信号の測定を行う工程と、
前記差動信号の前記測定の少なくとも一部に基づいて、前記電子デバイスの製造動作を条件的に行う工程と、を含む、方法。 - 出力を有する被試験ユニットを試験するのに適合したシステムであって、
差動入力で動作するように構成されるデータ処理回路を有する試験計器と、
前記被試験出力ユニットと前記データ処理回路の前記差動入力との間に結合されるコンバータと、を備え、
前記コンバータは、
前記被試験出力ユニットに結合された入力を有する高域フィルタであって、フィルタ出力を有する高域フィルタと、
前記フィルタ出力で信号の中点を表す信号を生成する第1の分岐回路と、
前記フィルタ出力における前記信号に基づいて差動信号の第1の構成要素及び前記差動信号の第2の構成要素、並びに前記中点を表す前記信号に基づいてオフセットを生成する第2の分岐回路と、
を備えるシステム。 - 前記第1の分岐回路が、前記フィルタ出力における前記信号の遷移を検出することに応答して変化を表す前記信号の初期値を形成する構成要素を含む、請求項17に記載のシステム。
- 前記高域フィルタはRC時定数を有し、
前記第1の分岐回路は前記RC時定数を有する、請求項18に記載のシステム。 - 前記中点を表す前記信号の前記初期値を形成するように構成される前記構成要素は、前記フィルタ出力における信号のピーク大きさの半分に等しい初期値を形成し、
前記中点を表す前記信号は前記RC時定数に従って変化する、請求項19に記載のシステム。 - 前記被試験出力ユニットは光出力であり、
前記システムは、前記被試験出力ユニットと前記コンバータとの間に接続された少なくとも1つの光コンバータを更に備える、請求項17に記載のシステム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/298,019 | 2011-11-16 | ||
US13/298,019 US9240774B2 (en) | 2011-11-16 | 2011-11-16 | Fast single-ended to differential converter |
PCT/US2012/059737 WO2013074223A1 (en) | 2011-11-16 | 2012-10-11 | Fast single-ended to differential converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015507384A true JP2015507384A (ja) | 2015-03-05 |
JP2015507384A5 JP2015507384A5 (ja) | 2015-11-26 |
Family
ID=48281434
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014542311A Withdrawn JP2015507384A (ja) | 2011-11-16 | 2012-10-11 | 高速シングルエンドの差動コンバータ |
Country Status (6)
Country | Link |
---|---|
US (1) | US9240774B2 (ja) |
EP (1) | EP2780729B1 (ja) |
JP (1) | JP2015507384A (ja) |
KR (1) | KR102009770B1 (ja) |
IN (1) | IN2014CN03340A (ja) |
WO (1) | WO2013074223A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022203059A1 (ja) * | 2021-03-25 | 2022-09-29 | 日本電信電話株式会社 | 増幅回路 |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102420444B (zh) * | 2011-09-15 | 2014-06-11 | 凹凸电子(武汉)有限公司 | 单线通信系统和单线通信实现方法 |
US8988081B2 (en) | 2011-11-01 | 2015-03-24 | Teradyne, Inc. | Determining propagation delay |
KR101821820B1 (ko) * | 2011-11-09 | 2018-03-08 | 삼성전자주식회사 | 다채널 접촉 센싱 장치 |
KR102123517B1 (ko) * | 2013-08-19 | 2020-06-16 | 에스케이하이닉스 주식회사 | 반도체 장치, 이를 포함하는 반도체 시스템 및 반도체 장치의 동작 방법 |
US10886833B2 (en) | 2016-05-24 | 2021-01-05 | Fairchild Semiconductor Corporation | Inductor current emulation for output current monitoring |
US10523316B2 (en) * | 2017-05-01 | 2019-12-31 | Teradyne, Inc. | Parametric information control |
US10404364B2 (en) | 2017-05-01 | 2019-09-03 | Teradyne, Inc. | Switch matrix system |
US10715250B2 (en) | 2017-05-01 | 2020-07-14 | Teradyne, Inc. | Calibrating non-linear data |
US10404363B2 (en) | 2017-05-01 | 2019-09-03 | Teradyne, Inc. | Optical pin electronics |
US10250957B2 (en) * | 2017-05-01 | 2019-04-02 | Teradyne, Inc. | DC-coupled switching in an AC-coupled environment |
US10564219B2 (en) | 2017-07-27 | 2020-02-18 | Teradyne, Inc. | Time-aligning communication channels |
US11408927B2 (en) | 2019-06-18 | 2022-08-09 | Teradyne, Inc. | Functional testing with inline parametric testing |
US11159248B2 (en) * | 2019-12-18 | 2021-10-26 | Teradyne, Inc. | Optical receiving device |
KR20210111937A (ko) | 2020-03-03 | 2021-09-14 | 삼성디스플레이 주식회사 | 인터페이스 시스템 및 이를 포함하는 표시장치 |
CN111521925B (zh) * | 2020-04-30 | 2022-09-16 | 西安微电子技术研究所 | 一种4m 1553总线收发器系统级测试系统及测试方法 |
US11899056B2 (en) | 2022-03-04 | 2024-02-13 | Teradyne, Inc. | Communicating using contactless coupling |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4595959A (en) | 1984-08-21 | 1986-06-17 | Storage Technology Corporation | Wide bandwidth constant gain peak detector |
US5049831A (en) | 1990-03-29 | 1991-09-17 | Motorola, Inc. | Single-ended input to differential output amplifier with integral two-pole filter |
US5272394A (en) * | 1990-06-26 | 1993-12-21 | Digital Equipment Corporation | Wide bandwidth peak follower circuitry |
US5311116A (en) * | 1992-04-02 | 1994-05-10 | Electronic Development, Inc. | Multi-channel electromagnetically transparent voltage waveform monitor link |
US6169427B1 (en) * | 1998-12-10 | 2001-01-02 | National Semiconductor Corporation | Sample and hold circuit having single-ended input and differential output and method |
JP4445114B2 (ja) | 2000-01-31 | 2010-04-07 | 株式会社アドバンテスト | ジッタ測定装置及びその方法 |
JP3940616B2 (ja) | 2002-02-25 | 2007-07-04 | 松下電器産業株式会社 | 光受信回路 |
US6771127B2 (en) | 2002-03-26 | 2004-08-03 | Broadcom Corporation | Single-ended-to-differential converter with common-mode voltage control |
US6981192B2 (en) * | 2002-09-27 | 2005-12-27 | Teradyne, Inc. | Deskewed differential detector employing analog-to-digital converter |
US7528659B2 (en) * | 2006-12-28 | 2009-05-05 | Panasonic Corporation | Fully differential amplification device |
US7852252B2 (en) | 2008-12-31 | 2010-12-14 | Intel Corporation | Single-ended to differential amplification and pipeline analog-to-digital conversion for digitally controlled DC-DC converters |
JP4917637B2 (ja) | 2009-10-23 | 2012-04-18 | 日本電信電話株式会社 | 平均値検出回路およびトランスインピーダンスアンプ |
-
2011
- 2011-11-16 US US13/298,019 patent/US9240774B2/en active Active
-
2012
- 2012-10-11 JP JP2014542311A patent/JP2015507384A/ja not_active Withdrawn
- 2012-10-11 KR KR1020147015976A patent/KR102009770B1/ko active IP Right Grant
- 2012-10-11 WO PCT/US2012/059737 patent/WO2013074223A1/en active Application Filing
- 2012-10-11 EP EP12850611.0A patent/EP2780729B1/en active Active
-
2014
- 2014-05-02 IN IN3340CHN2014 patent/IN2014CN03340A/en unknown
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022203059A1 (ja) * | 2021-03-25 | 2022-09-29 | 日本電信電話株式会社 | 増幅回路 |
JP7361062B2 (ja) | 2021-03-25 | 2023-10-13 | 日本電信電話株式会社 | 増幅回路 |
Also Published As
Publication number | Publication date |
---|---|
US9240774B2 (en) | 2016-01-19 |
IN2014CN03340A (ja) | 2015-07-03 |
WO2013074223A1 (en) | 2013-05-23 |
EP2780729A4 (en) | 2015-07-08 |
KR20140101780A (ko) | 2014-08-20 |
KR102009770B1 (ko) | 2019-08-12 |
US20130124134A1 (en) | 2013-05-16 |
EP2780729B1 (en) | 2018-02-28 |
EP2780729A1 (en) | 2014-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2015507384A (ja) | 高速シングルエンドの差動コンバータ | |
US9977064B2 (en) | Sensor readout with redundancy-checking | |
CN101283282B (zh) | 电流测量电路和诊断电流测量电路中的故障的方法 | |
US10852360B2 (en) | ADC input circuit sensing for fault detection | |
US7248105B2 (en) | Method and circuit for input offset correction in an amplifier circuit | |
JP6270403B2 (ja) | 半導体装置及び電子制御装置 | |
US6756787B2 (en) | Integrated circuit having a current measuring unit | |
JP4977741B2 (ja) | 電流検出装置 | |
EP3018830A1 (en) | Differential wired communication link quality detector and differential wired communication link quality detection method | |
EP3144640B1 (en) | Sensor arrangement and method for operation of a sensor | |
US7368920B2 (en) | Potential fixing device and potential fixing method | |
JP4150292B2 (ja) | 異常検出機能を持つ静電容量式センサ装置 | |
TWI439046B (zh) | 自動調零放大器及相關的偵測模組 | |
JP2001358590A (ja) | アナログ・ディジタル変換器 | |
TWI596348B (zh) | 測量裝置 | |
JP2005535196A (ja) | バイナリ信号におけるスライスレベルを設定するための方法及び装置 | |
Kugelstadt | Low-cost current-shunt monitor IC revives moving-coil meter design | |
JP6486244B2 (ja) | 電磁流量計 | |
JP3583334B2 (ja) | 波形整形回路 | |
JP2012185055A (ja) | 評価試験装置および評価試験方法 | |
JP2019066268A (ja) | 容量検出装置、抵抗検出装置 | |
JP2013181816A (ja) | 定電流供給装置、及び該定電流供給装置を用いた電流積分装置、定電流供給システム、並びに定電流供給装置のテスト方法 | |
JPS5841467B2 (ja) | デジタルマルチメ−タ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150924 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150924 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150924 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20160523 |