JP2013181816A - 定電流供給装置、及び該定電流供給装置を用いた電流積分装置、定電流供給システム、並びに定電流供給装置のテスト方法 - Google Patents

Abstract

【課題】定電流源の相対誤差を短時間で精度良くテストすることができる定電流供給装置、及び該定電流供給装置を用いた電流積分装置、並びに定電流供給装置のテスト方法を提供する。
【解決手段】実施形態の定電流供給装置は、第１の端子と、第２の端子と、一端が低電位電源に接続され、他端が前記第１の端子に接続され、第１の電流を出力する第１の定電流源と、一端が低電位電源に接続され、他端が前記第２の端子に接続され、第２の電流を出力する第２の定電流源と、前記第１の定電流源の他端に接続された第１のテスト端子と、前記第２の定電流源の他端に接続された第２のテスト端子とを有し、前記第１の定電流源と前記第２の定電流源の相対誤差のテストを行うテスト部とを備え、前記第１の定電流源、前記第２の定電流源、及び前記テスト部が同一の半導体基板に集積されている。
【選択図】図１

Description

本発明の実施形態は、定電流供給装置、及び該定電流供給装置を用いた電流積分装置、定電流供給システム、並びに定電流供給装置のテスト方法に関する。

定電流源を有する電流積分回路が同じ半導体基板上に複数形成される。これらの電流積分回路の間に所定の相対精度が要求される場合には、従来、テスタ装置を用いて誤差の主要因となる定電流源を出荷時にテストすることで相対精度を保証している。

しかし、テスタ装置の基板、及びテスタ装置と電流積分回路との間の配線に起因する寄生容量が電流積分回路の入力端子の外側に付加される。このため、電流の測定値が安定するまでに比較的長い時間を要するという問題や、配線間のクロストークノイズといった誤差要因により精密なテストが短時間にできないという問題があった。

特開２００４−２００９２７号公報

本発明が解決しようとする課題は、定電流源の相対誤差を短時間で精度良くテストすることができる定電流供給装置、及び該定電流供給装置を用いた電流積分装置、並びに定電流供給装置のテスト方法を提供することである。

実施形態の定電流供給装置は、第１の端子と、第２の端子と、一端が低電位電源に接続され、他端が前記第１の端子に接続され、第１の電流を出力する第１の定電流源と、一端が低電位電源に接続され、他端が前記第２の端子に接続され、第２の電流を出力する第２の定電流源と、前記第１の定電流源の他端に接続された第１のテスト端子と、前記第２の定電流源の他端に接続された第２のテスト端子とを有し、前記第１の定電流源と前記第２の定電流源の相対誤差のテストを行うテスト部とを備える。

前記第１の定電流源、前記第２の定電流源、及び前記テスト部が同一の半導体基板に集積されている。

前記テスト部は、第１のテスト電流源と、第２のテスト電流源と、第３のテスト電流源と、第１のアナログスイッチと、第２のアナログスイッチと、第３のアナログスイッチと、比較電流供給部と、スイッチ制御部と、判定部とを有する。

第１のテスト電流源は、一端が低電位電源に接続され、第１のテスト電流を出力する。第２のテスト電流源は、一端が低電位電源に接続され、第２のテスト電流を出力する。第３のテスト電流源は、一端が低電位電源に接続され、第３のテスト電流を出力する。

第１のアナログスイッチは、前記第１のテスト電流源の他端を、オン状態では前記第１のテスト端子又は前記第２のテスト端子に電気的に接続し、オフ状態ではいずれにも接続しない。第２のアナログスイッチは、前記第２のテスト電流源の他端を、オン状態では前記第１のテスト端子又は前記第２のテスト端子に電気的に接続し、オフ状態ではいずれにも接続しない。第３のアナログスイッチは、前記第３のテスト電流源の他端を、オン状態では前記第１のテスト端子又は前記第２のテスト端子に電気的に接続し、オフ状態ではいずれにも接続しない。

比較電流供給部は、カレントミラー回路と、一端が前記第１の内部端子に接続され、他端が前記第１のテスト端子に接続された第４のアナログスイッチと、一端が前記第２の内部端子に接続され、他端が前記第２のテスト端子に接続された第５のアナログスイッチとを有する。カレントミラー回路は、高電位電源に接続された端子と、第１の内部端子と、第２の内部端子とを有し、前記高電位電源と前記第２の内部端子との間に流れる電流のミラー電流を前記第１の内部端子から出力する。

スイッチ制御部は、前記テストを行う際、前記第４及び第５のアナログスイッチをオンにし、前記第１ないし第３のアナログスイッチをオン状態にして制御することにより、第１ないし第６の比較動作を行うことが可能なように構成されている。

第１の比較動作では、前記第１のテスト電流源の他端を前記第２のテスト端子に接続し、前記第２のテスト電流源の他端を前記第１のテスト端子に接続し、前記第３のテスト電流源の他端を前記第１のテスト端子に接続する。

第２の比較動作では、前記第１のテスト電流源の他端を前記第１のテスト端子に接続し、前記第２のテスト電流源の他端を前記第２のテスト端子に接続し、前記第３のテスト電流源の他端を前記第１のテスト端子に接続する。

第３の比較動作では、前記第１のテスト電流源の他端を前記第１のテスト端子に接続し、前記第２のテスト電流源の他端を前記第１のテスト端子に接続し、前記第３のテスト電流源の他端を前記第２のテスト端子に接続する。

第４の比較動作では、前記第１のテスト電流源の他端を前記第１のテスト端子に接続し、前記第２のテスト電流源の他端を前記第２のテスト端子に接続し、前記第３のテスト電流源の他端を前記第２のテスト端子に接続する。

第５の比較動作では、前記第１のテスト電流源の他端を前記第２のテスト端子に接続し、前記第２のテスト電流源の他端を前記第１のテスト端子に接続し、前記第３のテスト電流源の他端を前記第２のテスト端子に接続する。

第６の比較動作では、前記第１のテスト電流源の他端を前記第２のテスト端子に接続し、前記第２のテスト電流源の他端を前記第２のテスト端子に接続し、前記第３のテスト電流源の他端を前記第１のテスト端子に接続する。

判定部は、前記第１の電流が前記第２の電流よりも小さい場合には前記第１ないし第３の比較動作のいずれについても前記第１の定電流源の他端の電位が高電位電源の電位よりも低い基準電位よりも小さいとき、前記第１の電流が前記第２の電流よりも大きい場合には前記第４ないし第６の比較動作のいずれについても前記第１の定電流源の他端の電位が前記基準電位よりも大きいとき、前記第１の電流と前記第２の電流との差が前記第１のテスト電流、前記第２のテスト電流および前記第３のテスト電流の和の１／３よりも小さいと判定する。

第１の実施形態による定電流供給装置の概略的構成を示す図である。 第１の実施形態による定電流源の相対誤差のテスト原理を説明するための図である。 第２の実施形態による電流積分装置の概略的構成を示す図である。 第２の実施形態による電流積分装置の電流積分動作時における動作波形の一例を示す図である。 第２の実施形態による電流積分装置の相対誤差のテスト動作を説明するためのフローチャートである。 第２の実施形態による電流積分装置のテスト動作時における動作波形の一例を示す図である。 第３の実施形態による定電流供給装置の概略的構成を示す図である。

以下、本発明による３つの実施形態について図面を参照しながら説明する。なお、各図において同等の機能を有する構成要素には同一の符号を付し、同一符号の構成要素の詳しい説明は繰り返さない。

（第１の実施形態）
図１は、第１の実施形態による定電流供給装置１の概略的構成を示している。この定電流供給装置１は、定電流源２と、定電流源３（ＩＲ２）と、端子４，５と、テスト部１０（ＴＣ）とを備えている。

定電流源２は、一端が低電位電源（ＧＮＤ）に接続され、他端が端子４に接続され、第１の電流（ＩＲ１）を出力する。定電流源３は、一端が低電位電源（ＧＮＤ）に接続され、他端が端子５に接続され、第２の電流（ＩＲ２）を出力する。

テスト部（ＴＣ）は、定電流源２の他端に接続されたテスト端子８と、定電流源３の他端に接続されたテスト端子９とを有し、定電流源２と定電流源３の相対誤差のテストを行う。

定電流源２、定電流源３及びテスト部１０は同一の半導体基板に集積されている。

次に、テスト部１０の構成について詳細に説明する。

テスト部１０は、３つのテスト電流源１１〜１３と、３つのアナログスイッチ１４〜１６（ＳＴ１〜ＳＴ３）と、比較電流供給部２３（ＣＭ）と、スイッチ制御部２５と、判定部２６とを有する。

テスト電流源１１〜１３はそれぞれ、図１に示すように、一端が低電位電源に接続され、第１〜第３のテスト電流（ＩＴ１〜ＩＴ３）を出力する。第１〜第３のテスト電流は、同じ値に設定される。

アナログスイッチ１４〜１６は、オン状態又はオフ状態をとり、オン状態において、テスト電流源１１〜１３をテスト端子８又はテスト端子９に接続する。一方、オフ状態においては、テスト電流源１１〜１３をテスト端子８及びテスト端子９のいずれにも接続しない。

即ち、アナログスイッチ１４は、テスト電流源１１の他端を、オン状態ではテスト端子８又はテスト端子９に電気的に接続し、オフ状態ではいずれにも接続しない。また、アナログスイッチ１５は、テスト電流源１２の他端を、オン状態ではテスト端子８又はテスト端子９に電気的に接続し、オフ状態ではいずれにも接続しない。また、アナログスイッチ１６は、テスト電流源１３の他端を、オン状態ではテスト端子８又はテスト端子９に電気的に接続し、オフ状態ではいずれにも接続しない。

比較電流供給部２３（ＣＭ）は、カレントミラー回路１７と、アナログスイッチ２１（ＣＭＥＮ１１）と、アナログスイッチ２２（ＣＭＥＮ１２）とを有する。

カレントミラー回路１７は、高電位電源（ＶＤＤ）に接続された端子１８と、内部端子１９と、内部端子２０とを有し、高電位電源と内部端子２０との間に流れる電流のミラー電流を内部端子１９から出力する。

なお、カレントミラー回路１７は、例えば図１に示すように２つのＰ型ＭＯＳトランジスタから構成されるが、この構成に限るものではない。

アナログスイッチ２１，２２は、カレントミラー回路１７を接続／分離するために設けられている。図１に示すように、アナログスイッチ２１（ＣＭＥＮ１１）は、一端が内部端子１９に接続され、他端がテスト端子８に接続されている。一方、アナログスイッチ２２（ＣＭＥＮ１２）は、一端が内部端子２０に接続され、他端がテスト端子９に接続されている。

スイッチ制御部２５は、アナログスイッチ１４〜１６、及びアナログスイッチ２１，２２の制御を行う。具体的には、スイッチ制御部２５は、定電流源２と定電流源３の相対誤差をテストする際、アナログスイッチ２１及び２２をオンにするとともに、アナログスイッチ１４〜１６をオン状態にして、次の第１〜第６の比較動作を行うことが可能なように構成されている。

第１の比較動作は、テスト電流源１１の他端をテスト端子９に接続し、テスト電流源１２の他端をテスト端子８に接続し、テスト電流源１３の他端をテスト端子８に接続する。これにより、第１の電流に第２及び第３のテスト電流が付加され（ＩＲ１＋ＩＴ２＋ＩＴ３）、第２の電流に第１のテスト電流が付加される（ＩＲ２＋ＩＴ１）。

第２の比較動作は、テスト電流源１１の他端をテスト端子８に接続し、テスト電流源１２の他端をテスト端子９に接続し、テスト電流源１３の他端をテスト端子８に接続する。これにより、第１の電流に第１及び第３のテスト電流が付加され（ＩＲ１＋ＩＴ１＋ＩＴ３）、第２の電流に第２のテスト電流が付加される（ＩＲ２＋ＩＴ２）。

第３の比較動作は、テスト電流源１１の他端をテスト端子８に接続し、テスト電流源１２の他端をテスト端子８に接続し、テスト電流源１３の他端をテスト端子９に接続する。これにより、第１の電流に第１及び第２のテスト電流が付加され（ＩＲ１＋ＩＴ１＋ＩＴ２）、第２の電流に第３のテスト電流が付加される（ＩＲ２＋ＩＴ３）。

第４の比較動作は、テスト電流源１１の他端をテスト端子８に接続し、テスト電流源１２の他端をテスト端子９に接続し、テスト電流源１３の他端をテスト端子９に接続する。これにより、第１の電流に第１のテスト電流が付加され（ＩＲ１＋ＩＴ１）、第２の電流に第２及び第３のテスト電流が付加される（ＩＲ２＋ＩＴ２＋ＩＴ３）。

第５の比較動作は、テスト電流源１１の他端をテスト端子９に接続し、テスト電流源１２の他端をテスト端子８に接続し、テスト電流源１３の他端をテスト端子９に接続する。これにより、第１の電流に第２のテスト電流が付加され（ＩＲ１＋ＩＴ２）、第２の電流に第１及び第３のテスト電流が付加される（ＩＲ２＋ＩＴ１＋ＩＴ３）。

第６の比較動作は、テスト電流源１１の他端をテスト端子９に接続し、テスト電流源１２の他端をテスト端子９に接続し、テスト電流源１３の他端をテスト端子８に接続する。これにより、第１の電流に第３のテスト電流が付加され（ＩＲ１＋ＩＴ３）、第２の電流に第１及び第２のテスト電流が付加される（ＩＲ２＋ＩＴ１＋ＩＴ２）。

判定部２６は、所定の場合に、第１の電流と第２の電流との差が許容相対誤差αより小さいと判定する。

この許容相対誤差αは、第１のテスト電流、第２のテスト電流および第３のテスト電流の和の１／３である。即ち、α＝１／３・（ＩＴ１＋ＩＴ２＋ＩＴ３）である。

ここで、上記の所定の場合は、以下の２つの場合（ケースＡ、ケースＢ）である。
ケースＡ：第１の電流が第２の電流よりも小さい場合には（ＩＲ１＜ＩＲ２）、上記の第１ないし第３の比較動作のいずれについても、定電流源２の他端（Ｎ１）の電位が基準電位（ＶＣ）よりも小さいとき。
ケースＢ：第１の電流が第２の電流よりも大きい場合には（ＩＲ１＞ＩＲ２）、上記の第４ないし第６の比較動作のいずれについても、定電流源２の他端（Ｎ１）の電位が基準電位（ＶＣ）よりも大きいとき。

なお、基準電位（ＶＣ）は、低電位電源よりも高く、高電位電源の電位よりも低い電位である（以降の基準電位も同様）。

次に、上記の定電流供給装置１による定電流源の相対誤差を評価するテストの原理について、図２を用いて説明する。

図２（ａ）及び図２（ｂ）はいずれも、第１の電流が第２の電流よりも小さい場合を示している。図２（ａ）は、第１の電流と第２の電流の相対誤差Δ（＝｜ＩＲ１−ＩＲ２｜）が許容相対誤差αよりも小さい場合を示している。図２（ｂ）は、相対誤差Δが許容相対誤差αよりも大きい場合を示している。

図２（ａ）の場合には、第１の電流に第１のテスト電流と第２のテスト電流を付加した第１の合計電流値（＝ＩＲ１＋ＩＴ１＋ＩＴ２）は、第２の電流に第３のテスト電流を付加した第２の合計電流値（＝ＩＲ２＋ＩＴ３）よりも大きくなる。第１〜第３のテスト電流は同じ値に設定されるので、図２（ａ）の場合に限らず、第１〜第３のテスト電流のうち任意の２つを第１の電流に付加し、残りの１つを第２の電流に付加した場合に、第１の合計電流値は第２の合計電流値よりも大きいという関係が成り立つ。

一方、図２（ｂ）の場合には、第１の合計電流値は、第２の合計電流値よりも小さくなる（ＩＲ１＋ＩＴ１＋ＩＴ２＜ＩＲ２＋ＩＴ３）。

上記の大小関係を利用することで、第１の電流と第２の電流の相対誤差が所定の値より小さいか否かを判定することができる。

さらに数式を用いて、本実施形態による相対誤差のテスト方法について詳しく説明する。

ＩＲ１＜ＩＲ２の場合、第１ないし第３の比較動作を行い、いずれの比較動作においても定電流源２の他端（Ｎ１）の電位が基準電位（ＶＣ）よりも小さいならば、第１の電流とテスト電流の合計電流値が第２の電流とテスト電流の合計電流値よりも大きい。よって、次の式（１）、式（２）および式（３）が成り立つ。
ＩＲ２＋ＩＴ１＜ＩＲ１＋ＩＴ２＋ＩＴ３ … 式（１）
ＩＲ２＋ＩＴ２＜ＩＲ１＋ＩＴ３＋ＩＴ１ … 式（２）
ＩＲ２＋ＩＴ３＜ＩＲ１＋ＩＴ１＋ＩＴ２ … 式（３）
式（１）〜式（３）から次の式（４）が得られる。
ＩＲ２−ＩＲ１＜（ＩＴ１＋ＩＴ２＋ＩＴ３）／３ … 式（４）

一方、ＩＲ１＞ＩＲ２の場合、第４ないし第６の比較動作を行い、いずれの比較動作においても定電流源２の他端（Ｎ１）の電位が基準電位（ＶＣ）よりも大きいときならば、第２の電流とテスト電流の合計電流値が第１の電流とテスト電流の合計電流値よりも大きい。よって、次の式（５）、式（６）および式（７）が成り立つ。
ＩＲ１＋ＩＴ１＜ＩＲ２＋ＩＴ２＋ＩＴ３ … 式（５）
ＩＲ１＋ＩＴ２＜ＩＲ２＋ＩＴ３＋ＩＴ１ … 式（６）
ＩＲ１＋ＩＴ３＜ＩＲ２＋ＩＴ１＋ＩＴ２ … 式（７）
式（５）〜式（７）から次の式（８）が得られる。
ＩＲ１−ＩＲ２＜（ＩＴ１＋ＩＴ２＋ＩＴ３）／３ … 式（８）
式（４）及び式（８）からわかるように、本実施形態によれば、第１の電流と第２の電流の相対誤差Δは、（ＩＴ１＋ＩＴ２＋ＩＴ３）／３より小さいと判定することができる。

また、許容相対誤差αが１／３・（ＩＴ１＋ＩＴ２＋ＩＴ３）に等しくなるようにテスト電流源の電流値を設定しておくことで、相対誤差Δが許容相対誤差αより小さいと判定することができる。この場合、テスト電流ＩＴ１〜ＩＴ３の値は、例えば、許容相対誤差αの１／３に設定すればよい。

さらに、上記方法によれば、テスト電流源の誤差による誤判定のリスクも低減することができる。これについて次に説明する。
式（１）を変形して式（９）を得る。
ＩＲ２−ＩＲ１＋ＩＴ１＜ＩＴ２＋ＩＴ３ …式（９）
ここで、ＩＴ１＞０、ＩＴ２＞０、ＩＴ３＞０、ＩＲ２−ＩＲ１≧０である為、式（１０）が成り立つ。
ＩＴ１＜ＩＴ２＋ＩＴ３ …式（１０）
同様にして、式（２）及び式（３）からそれぞれ式（１１）及び式（１２）が導かれる。
ＩＴ２＜ＩＴ３＋ＩＴ１ …式（１１）
ＩＴ３＜ＩＴ１＋ＩＴ２ …式（１２）

また、式（５）を変形して式（１３）を得る。
ＩＲ１−ＩＲ２＋ＩＴ１＜ＩＴ２＋ＩＴ３ …式（１３）
ここで、ＩＴ１＞０、ＩＴ２＞０、ＩＴ３＞０、ＩＲ１−ＩＲ２≧０である為、式（１４）が成り立つ。
ＩＴ１＜ＩＴ２＋ＩＴ３ …式（１４）
同様にして、式（６）及び式（７）からそれぞれ式（１５）及び式（１６）が導かれる。
ＩＴ２＜ＩＴ３＋ＩＴ１ …式（１５）
ＩＴ３＜ＩＴ１＋ＩＴ２ …式（１６）

第１の電流と第２の電流の相対誤差が許容相対誤差を下回ると判定された場合、式（１０）〜式（１２）、あるいは式（１４）〜式（１６）が成り立つ。これらの式は、３つのテスト電流源のうち任意の１つのテスト電流源の電流値が、他の２つのテスト電流源の電流値よりも小さいことを示している。このことは、テスト電流源間に概ね２倍以上の相対誤差が発生した場合、第１の電流と第２の電流の相対誤差Δは許容相対誤差αを満たさないと判定されることを意味している。

よって、本実施形態によれば、テスト電流源の相対誤差によって第１の電流と第２の電流の相対誤差Δが許容相対誤差αを満たすと誤判定するリスクを軽減することができる。

以上説明したように、本実施形態では、定電流源と同一の半導体基板上に形成されたテスト部を用いて、２つの定電流源の相対誤差のテストを行う。このため、寄生容量や配線間クロストークによるノイズを可及的に抑制し、定電流源の相対誤差を短時間で精度良くテストすることができる。

（第２の実施形態）
次に、本発明の第２の実施形態について説明する。本実施形態は、第１の実施形態で説明した定電流供給装置を利用した電流積分装置である。

図３は、本実施形態による電流積分装置の概略的構成を示している。テスト部１０の構成は第１の実施形態と同じである。定電流源２及び３に対応して電流積分回路ＩＮＴ１及びＩＮＴ２が設けられている。

図３に示すように、電流積分回路ＩＮＴ１は、定電流源２に加えて、アナログスイッチ３１と、入力端子３３と、アナログスイッチ３５と、容量素子３７と、コンパレータ３９と、制御部４１とを有する。同様に、電流積分回路ＩＮＴ２は、定電流源３に加えて、アナログスイッチ３２と、入力端子３４と、アナログスイッチ３６と、容量素子３８と、コンパレータ４０と、制御部４２とを有する。

次に、各構成要素について詳しく説明する。

アナログスイッチ３１（ＳＷ１２）は、定電流源２（ＩＲ１）と端子４との間に挿入されており、一端が定電流源２の他端に接続され、他端が端子４に接続されている。同様に、アナログスイッチ３２（ＳＷ２２）は、定電流源３（ＩＲ２）と端子５との間に挿入されており、一端が定電流源３の他端に接続され、他端が端子５に接続されている。

入力端子３３（ＡＩＮ１）及び入力端子３４（ＡＩＮ２）は、それぞれ電流積分回路ＩＮＴ１及びＩＮＴ２の入力端子であり、アナログ信号が入力される。

アナログスイッチ３５（ＳＷ１１）は、一端が入力端子３３に接続され、他端がアナログスイッチ３１の他端に接続されている。同様に、アナログスイッチ３６（ＳＷ２１）は、一端が入力端子３４に接続され、他端がアナログスイッチ３２の他端に接続されている。

容量素子３７（Ｃ１）は、一端が低電位電源（ＧＮＤ）に接続され、他端が端子４に接続されている。同様に、容量素子３８（Ｃ２）は、一端が低電位電源（ＧＮＤ）に接続され、他端が端子５に接続されている。これらの容量素子３７，３８は、サンプルホールド容量として機能する。

コンパレータ３９は、容量素子３７の他端に接続された入力端子と、基準電位（ＶＣ）に接続された入力端子とを有する。コンパレータ３９は、容量素子３７の他端の電位と基準電位（ＶＣ）とを比較し、容量素子３７の他端の電位が基準電位よりも大きい場合にＨ信号を出力し、一方、容量素子３７の他端の電位が基準電位よりも小さい場合にＬ信号を出力する。

同様に、コンパレータ４０は、容量素子３８の他端に接続された入力端子と、基準電位（ＶＣ）に接続された入力端子とを有する。コンパレータ４０は、容量素子３８の他端の電位と基準電位（ＶＣ）とを比較し、容量素子３８の他端の電位が基準電位よりも大きい場合にＨ信号を出力し、一方、容量素子３８の他端の電位が基準電位よりも小さい場合にＬ信号を出力する。

制御部４１（ＣＩＲ１）は、アナログスイッチ３１及び３５を制御するとともに、コンパレータ３９の出力（ＣＯＵＴ１）を受信する。同様に、制御部４２（ＣＩＲ２）は、アナログスイッチ３２及び３６を制御するとともに、コンパレータ４０の出力（ＣＯＵＴ２）を受信する。

次に、電流積分回路ＩＮＴ１の電流積分動作について、図４を用いて説明する。図４は、電流積分動作時の動作波形の一例を示している。なお、ＩＮＴ２の電流積分動作については、ＩＮＴ１と同様であるため説明を省略する。

まず、テスト部１０のスイッチ制御部２５は、アナログスイッチ２１及び２２（ＣＭＥＮ１１及びＣＭＥＮ１２）をオフにしてカレントミラー回路１７を切り離す。また、スイッチ制御部２５は、アナログスイッチ１４，１５及び１６（ＳＴ１〜ＳＴ３）をオフ状態にする。

次に、制御部４１は、アナログスイッチ３１（ＳＷ１２）をオフにした状態でアナログスイッチ３５（ＳＷ１１）を所定の時間（ｔ２−ｔ１）だけオンにする。これにより、入力端子３３に入力されたアナログ信号の電圧に応じた電荷が容量素子３７に蓄積される。図４の接続点Ｎ１の電位（Ｖ_Ｎ１）は、容量素子３７に蓄積された電荷の量を反映している。

所定の時間が経過すると、制御部４１は、アナログスイッチ３５（ＳＷ１１）をオフにした後（時刻ｔ２）、アナログスイッチ３１（ＳＷ１２）をオンにする（時刻ｔ３）。これにより、図４に示すように、容量素子３７に蓄積された電荷は定電流源２により吸い取られる。このため、接続点Ｎ１の電位（Ｖ_Ｎ１）は低下し、時刻ｔ４において基準電位（ＶＣ）を下回る。よって、時刻ｔ４でコンパレータ３９の出力はＨ信号からＬ信号に変化する。

制御部４１は、アナログスイッチ３１をオンにしてから前記第１のコンパレータの出力がＨ信号からＬ信号に変化するまでの時間（Ｔ１＝ｔ４−ｔ３）に比例したデジタル値を出力する。例えば、制御部４１はカウンタを有し、該カウンタを用いて時間Ｔ１に比例したｎビットのデジタル値ＣＮＴ１［ｎ］を出力する。

上記のようにして電流積分回路ＩＮＴ１は、入力端子ＡＩＮ１に印加された電圧に応じたデジタル値ＣＮＴ１［ｎ］を出力する。

次に、本実施形態による電流積分装置における相対誤差のテスト動作について、図５を用いて説明する。図５は、第２の実施形態による電流積分装置のテスト動作を説明するためのフローチャートを示している。

（１）まず、ＳＷ１１及びＳＷ２１をオフ、ＳＷ１２及びＳＷ２２をオンにする。また、ＣＭＥＮ１１及びＣＭＥＮ１２をオンにすることで、比較電流供給部２３をイネーブルにする（ステップＳ１）。この状態では、第２の電流（ＩＲ２）は比較電流供給部２３で折り返され、ＩＰ１となり接続点Ｎ１に印加される。

（２）次に、コンパレータ３９の出力（ＣＯＵＴ１）がＨ信号であるか否かを判定する（ステップＳ２）。ＩＲ１＜ＩＰ１（＝ＩＲ２）であれば、接続点Ｎ１の電位Ｖ_Ｎ１はＶＤＤレベルの近傍になり、コンパレータ３９はＨ信号を出力する。一方、ＩＲ１＞ＩＰ１（＝ＩＲ２）であれば、電位Ｖ_Ｎ１はＧＮＤレベルの近傍になり、コンパレータ３９はＬ信号を出力する。

ＣＯＵＴ１がＨ信号の場合（Ｓ２−Ｙｅｓ）、ステップＳ３ａに進んで前述の第１の比較動作を行い、ＣＯＵＴ１がＬ信号の場合（Ｓ２−Ｎｏ）、ステップＳ３ｂに進んで前述の第４の比較動作を行う。

（３）第１の比較動作（ステップ３ａ）の後、ＣＯＵＴ１がＬ信号であるか否かを判定する（ステップＳ４ａ）。ＣＯＵＴ１がＬ信号の場合（Ｓ４ａ−Ｙｅｓ）、ステップＳ５ａに進んで前述の第２の比較動作を行い、ＣＯＵＴ１がＨ信号の場合（Ｓ４ａ−Ｎｏ）、ステップＳ１０に進む。

（４）第２の比較動作（ステップ５ａ）の後、ＣＯＵＴ１がＬ信号であるか否かを判定する（ステップＳ６ａ）。ＣＯＵＴ１がＬ信号の場合（Ｓ６ａ−Ｙｅｓ）、ステップＳ７ａに進んで前述の第３の比較動作を行い、ＣＯＵＴ１がＨ信号の場合（Ｓ６ａ−Ｎｏ）、ステップＳ１０に進む。

（５）第３の比較動作（ステップ７ａ）の後、ＣＯＵＴ１がＬ信号であるか否かを判定する（ステップＳ８ａ）。ＣＯＵＴ１がＬ信号の場合（Ｓ８ａ−Ｙｅｓ）、ステップＳ９に進み、ＣＯＵＴ１がＨ信号の場合（Ｓ８ａ−Ｎｏ）、ステップＳ１０に進む。

第４の比較動作（ステップ３ｂ）以降の動作についても、図５のフローに示す手順で行う。ただし、ステップＳ４ｂ及びＳ６ｂの判定ステップにおいては、ＣＯＵＴ１がＨ信号の場合に次ぎの比較動作に進む。ステップＳ８ｂの判定ステップにおいてＣＯＵＴ１がＨ信号の場合にステップＳ９に進む。

ステップＳ９では、電流積分回路ＩＮＴ１の電流源２と電流積分回路ＩＮＴ２の電流源３との相対誤差Δが許容相対誤差α、即ち１／３・（ＩＴ１＋ＩＴ２＋ＩＴ３）よりも小さいため、ＯＫと判定する。

一方、ステップＳ１０では、相対誤差Δが許容相対誤差α以上であるため、あるいはテスト部の故障（テスト電流源の相対誤差が大きい）のため、ＮＧと判定する。

図６は、本実施形態による電流積分装置のテスト動作時における動作波形の一例を示している。図６（ａ）はＯＫと判定した場合の動作波形の一例であり、図６（ｂ）はＮＧと判定した場合の動作波形の一例である。いずれも比較動作前のＣＯＵＴ１がＨ信号であることから、ＩＲ１＜ＩＲ２の場合である。

図６（ａ）の場合、第１ないし第３の比較動作のいずれにおいてもＣＯＵＴ１がＬ信号であるため、ＯＫと判定する。一方、図６（ｂ）の場合、第２の比較動作においてＣＯＵＴ１がＨ信号であるため、ＮＧと判定する。より詳しくは、図６（ｂ）の場合は、ＩＲ２＋ＩＴ２＞ＩＲ１＋ＩＴ３＋ＩＴ１となっており、定電流源３の電流値（ＩＲ２）若しくはテスト電流源１２の電流値（ＩＴ２）が規定値より大きく、故障していると判定されたケースである。

なお、上記の本実施形態の説明では、電流積分動作時において、スイッチ制御部２５はアナログスイッチ１４〜１６をオフ状態にして、テスト部１０を電流積分回路ＩＮＴ１，ＩＮＴ２から切り離した。これに限らず、テスト電流源を定電流源の一部として使用してもよい。換言すれば、テスト電流源をテスト動作時の基準電流源として用いるとともに、電流積分動作時の定電流源として用いてもよい。この場合、電流積分動作時において、スイッチ制御部２５は、テスト電流源１１〜１３のうち少なくとも１つをオン状態にしてテスト端子８またはテスト端子９に接続する。例えば、テスト電流源１１をテスト端子８に接続することで、電流積分回路ＩＮＴ１の定電流源の電流値をＩＲ１＋ＩＴ１とすることができる。

（第３の実施形態）
次に、図７を用いて、第３の実施形態による定電流供給システムについて説明する。図７は、本実施形態による定電流供給システム５０の概略的構成を示している。

定電流供給システム５０は、Ｎ個の定電流供給装置１[１]，１[２]，・・・，１[Ｎ]と、Ｎ−１個のテスト部１０[１]，１０[２]，・・・，１０[Ｎ−１]とを備えている。ここで、Ｎは１より大きい整数である。

Ｎ個の定電流供給装置１[１]〜１[Ｎ]及びＮ−１個のテスト部１０[１]〜１０[Ｎ−１]は、同じ半導体基板上に集積して形成されている。

定電流供給装置１[１]，１[２]，・・・，１[Ｎ]はそれぞれ第１の実施形態で説明した定電流供給装置１と同じ構成を有し、また、テスト部１０[１]，１０[２]，・・・，１０[Ｎ−１]はそれぞれ第１の実施形態で説明したテスト部１０と同じ構成を有する。

図７に示すように、テスト部１０[ｍ]のテスト端子８は、定電流供給装置１[ｍ]の接続点７（即ち定電流源３の他端）に接続されている。また、テスト部１０[ｍ]のテスト端子９は、定電流供給装置１[ｍ＋１]の接続点６（即ち定電流源２の他端）に接続されている。ここで、ｍは１以上、Ｎ−１以下の整数である。

次に、定電流供給システム５０のテスト動作について説明する。

まず、定電流供給装置１[１]，１[２]，・・・，１[Ｎ]のテスト部１０はそれぞれ、対応する定電流源２と定電流源３の相対誤差のテストを同時に行う。即ち、定電流供給装置１[ｍ]のテスト部１０は、第１の実施形態で説明したようにして、定電流供給装置１[ｍ]に含まれる定電流源２と定電流源３の相対誤差のテストを行う。テスト部１０[１]，１０[２]，・・・，１０[Ｎ−１]については、上記テスト中、アナログスイッチ２１及び２２（ＣＭＥＮ１１及びＣＭＥＮ１２）をオフにしておく。

次に、テスト部１０[１]，１０[２]，・・・，１０[Ｎ−１]は、相対誤差のテストを同時に行う。即ち、テスト部１０[ｍ]は、定電流供給装置１[ｍ]の定電流源３と、定電流供給装置１０［ｍ＋１］の定電流源２との相対誤差をテストする。定電流供給装置１[１]，１[２]，・・・，１[Ｎ]のテスト部１０については、上記テスト中、アナログスイッチ２１及び２２（ＣＭＥＮ１１及びＣＭＥＮ１２）をオフにしておく。

上記のようにすることで、２Ｎ個の定電流源の相対誤差を２回のテスト工程でチェックすることができる。その結果、本実施形態によれば、より短時間で高精度な定電流源のテストを行うことができる。

なお、先にテスト部１０[１]，１０[２]，・・・，１０[Ｎ−１]によるテストを行い、その後、定電流供給装置１[１]，１[２]，・・・，１[Ｎ]のテスト部１０によるテストを行ってもよい。

また、本実施形態は第２の実施形態と組み合わせることも可能である。即ち、ＩＲ１及びＩＲ２に代えて、第２の実施形態で説明した電流積分装置ＩＮＴ１及びＩＮＴ２を備える電流積分システムを想定することも可能である。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。

１ 定電流供給装置
２，３ 定電流源
４，５ 端子
６，７ 接続点
８，９ テスト端子
１０ テスト部
１１，１２，１３ テスト電流源
１４，１５，１６ アナログスイッチ
１７ カレントミラー回路
１８ 端子
１９，２０ 内部端子
２１，２２ アナログスイッチ
２３ 比較電流供給部
２５ スイッチ制御部
２６ 判定部
３１，３２ アナログスイッチ
３３，３４ 入力端子
３５，３６ スイッチ
３７，３８ 容量素子
３９，４０ コンパレータ
４１，４２ 制御部
５０ 定電流供給システム
ＶＤＤ 高電位電源
ＧＮＤ 低電位電源
ＶＣ 基準電圧
ＴＣ テスト部

Claims (6)

1. 第１の端子と、
   第２の端子と、
   一端が低電位電源に接続され、他端が前記第１の端子に接続され、第１の電流を出力する第１の定電流源と、
   一端が低電位電源に接続され、他端が前記第２の端子に接続され、第２の電流を出力する第２の定電流源と、
   前記第１の定電流源の他端に接続された第１のテスト端子と、前記第２の定電流源の他端に接続された第２のテスト端子とを有し、前記第１の定電流源と前記第２の定電流源の相対誤差のテストを行うテスト部と、
   を備え、前記第１の定電流源、前記第２の定電流源、及び前記テスト部が同一の半導体基板に集積された定電流供給装置であって、
   前記テスト部は、
   一端が低電位電源に接続され、第１のテスト電流を出力する第１のテスト電流源と、
   一端が低電位電源に接続され、第２のテスト電流を出力する第２のテスト電流源と、
   一端が低電位電源に接続され、第３のテスト電流を出力する第３のテスト電流源と、
   前記第１のテスト電流源の他端を、オン状態では前記第１のテスト端子又は前記第２のテスト端子に電気的に接続し、オフ状態ではいずれにも接続しない第１のアナログスイッチと、
   前記第２のテスト電流源の他端を、オン状態では前記第１のテスト端子又は前記第２のテスト端子に電気的に接続し、オフ状態ではいずれにも接続しない第２のアナログスイッチと、
   前記第３のテスト電流源の他端を、オン状態では前記第１のテスト端子又は前記第２のテスト端子に電気的に接続し、オフ状態ではいずれにも接続しない第３のアナログスイッチと、
   高電位電源に接続された端子と、第１の内部端子と、第２の内部端子とを有し、前記高電位電源と前記第２の内部端子との間に流れる電流のミラー電流を前記第１の内部端子から出力するカレントミラー回路と、一端が前記第１の内部端子に接続され、他端が前記第１のテスト端子に接続された第４のアナログスイッチと、一端が前記第２の内部端子に接続され、他端が前記第２のテスト端子に接続された第５のアナログスイッチとを有する比較電流供給部と、
   前記テストを行う際、前記第４及び第５のアナログスイッチをオンにし、前記第１ないし第３のアナログスイッチをオン状態にして制御することにより、
   前記第１のテスト電流源の他端を前記第２のテスト端子に接続し、前記第２のテスト電流源の他端を前記第１のテスト端子に接続し、前記第３のテスト電流源の他端を前記第１のテスト端子に接続する第１の比較動作、
   前記第１のテスト電流源の他端を前記第１のテスト端子に接続し、前記第２のテスト電流源の他端を前記第２のテスト端子に接続し、前記第３のテスト電流源の他端を前記第１のテスト端子に接続する第２の比較動作、
   前記第１のテスト電流源の他端を前記第１のテスト端子に接続し、前記第２のテスト電流源の他端を前記第１のテスト端子に接続し、前記第３のテスト電流源の他端を前記第２のテスト端子に接続する第３の比較動作、
   前記第１のテスト電流源の他端を前記第１のテスト端子に接続し、前記第２のテスト電流源の他端を前記第２のテスト端子に接続し、前記第３のテスト電流源の他端を前記第２のテスト端子に接続する第４の比較動作、
   前記第１のテスト電流源の他端を前記第２のテスト端子に接続し、前記第２のテスト電流源の他端を前記第１のテスト端子に接続し、前記第３のテスト電流源の他端を前記第２のテスト端子に接続する第５の比較動作、及び
   前記第１のテスト電流源の他端を前記第２のテスト端子に接続し、前記第２のテスト電流源の他端を前記第２のテスト端子に接続し、前記第３のテスト電流源の他端を前記第１のテスト端子に接続する第６の比較動作を行うことが可能なスイッチ制御部と、
   前記第１の電流が前記第２の電流よりも小さい場合には前記第１ないし第３の比較動作のいずれについても前記第１の定電流源の他端の電位が高電位電源の電位よりも低く且つ低電位電源の電位よりも高い基準電位よりも小さいとき、前記第１の電流が前記第２の電流よりも大きい場合には前記第４ないし第６の比較動作のいずれについても前記第１の定電流源の他端の電位が前記基準電位よりも大きいとき、前記第１の電流と前記第２の電流との差が前記第１のテスト電流、前記第２のテスト電流および前記第３のテスト電流の和の１／３よりも小さいと判定する判定部と、を有する
   ことを特徴とする定電流供給装置。
2. 請求項１に記載の定電流供給装置と、
   前記第１の定電流源と前記第１の端子との間に挿入され、一端が前記第１の定電流源の他端に接続され、他端が前記第１の端子に接続された第６のアナログスイッチと、
   前記第２の定電流源と前記第２の端子との間に挿入され、一端が前記第２の定電流源の他端に接続され、他端が前記第２の端子に接続された第７のアナログスイッチと、
   第１の入力端子と、
   第２の入力端子と、
   一端が前記第１の入力端子に接続され、他端が前記第６のアナログスイッチの他端に接続された第８のアナログスイッチと、
   一端が前記第２の入力端子に接続され、他端が前記第７のアナログスイッチの他端に接続された第９のアナログスイッチと、
   一端が低電位電源に接続され、他端が前記第１の端子に接続された第１の容量素子と、
   一端が低電位電源に接続され、他端が前記第２の端子に接続された第２の容量素子と、
   前記第１の端子の電位と前記基準電位とを比較し、前記第１の容量素子の他端の電位が前記基準電位よりも大きい場合にＨ信号を出力し、前記第１の容量素子の他端の電位が前記基準電位よりも小さい場合にＬ信号を出力する第１のコンパレータと、
   前記第２の端子の電位と前記基準電位とを比較し、前記第２の容量素子の他端の電位が前記基準電位よりも大きい場合にＨ信号を出力し、前記第２の容量素子の他端の電位が前記基準電位よりも小さい場合にＬ信号を出力する第２のコンパレータと、
   前記第６及び第８のアナログスイッチを制御するとともに、前記第１のコンパレータの出力を受信する第１の制御部と、
   前記第７及び第９のアナログスイッチを制御するとともに、前記第２のコンパレータの出力を受信する第２の制御部と、
   を備える電流積分装置であって、
   電流積分動作時に、
   前記テスト部のスイッチ制御部は、前記第４及び第５のアナログスイッチをオフにして前記カレントミラー回路を切り離し、
   前記第１の制御部は、前記第６のアナログスイッチをオフにした状態で前記第８のアナログスイッチを所定の時間だけオンにし、それにより、前記第１の入力端子に入力されたアナログ信号の電圧に応じた電荷を前記第１の容量素子に蓄積し、前記所定の時間が経過すると、前記第８のアナログスイッチをオフにした後、前記第６のアナログスイッチをオンにし、前記第６のアナログスイッチをオンにしてから前記第１のコンパレータの出力が前記Ｈ信号から前記Ｌ信号に変化するまでの時間に比例したデジタル値を出力し、
   前記第２の制御部は、前記第７のアナログスイッチをオフにした状態で前記第９のアナログスイッチを所定の時間だけオンにし、それにより、前記第２の入力端子に入力されたアナログ信号の大きさに応じた電荷を前記第２の容量素子に蓄積し、前記所定の時間が経過すると、前記第９のアナログスイッチをオフにした後、前記第７のアナログスイッチをオンにし、前記第９のアナログスイッチをオンにしてから前記第２のコンパレータの出力が前記Ｈ信号から前記Ｌ信号に変化するまでの時間に比例したデジタル値を出力する、
   ことを特徴とする電流積分装置。
3. 電流積分動作時において、前記スイッチ制御部は、前記第１ないし第３のアナログスイッチをオフ状態にすることを特徴とする請求項２に記載の電流積分装置。
4. 電流積分動作時において、前記スイッチ制御部は、前記第１ないし第３のテスト電流源のうち少なくとも１つをオン状態にして前記第１のテスト端子または前記第２のテスト端子に接続することを特徴とする請求項２に記載の電流積分装置。
5. 各々が請求項１に記載の定電流供給装置と同じ構成を有する第１ないし第Ｎ（Ｎは１より大きい整数）の定電流供給装置と、
   各々が請求項１に記載の定電流供給装置の前記テスト部と同じ構成を有する第１ないし第Ｎ−１のテスト部と、
   を備える定電流供給システムであって、
   前記第ｍ（ｍは１以上Ｎ−１以下の整数）のテスト部の前記第１のテスト端子は前記第ｍの定電流供給装置の前記第２の定電流源の他端に接続され、かつ前記第２のテスト端子は前記第ｍ＋１の定電流供給装置の前記第１の定電流源の他端に接続され、
   前記第１ないし第Ｎの定電流供給装置のテスト部はそれぞれ、対応する前記第１の定電流源と前記第２の定電流源の相対誤差のテストを同時に行い、
   前記第１ないし第Ｎ−１のテスト部は、前記第ｍのテスト部が前記第ｍの定電流供給装置の第２の定電流源と前記第ｍ＋１の定電流供給装置の第１の定電流源との相対誤差をテストするようにして、相対誤差のテストを同時に行う、
   ことを特徴とする定電流供給システム。
6. 同一の半導体基板に集積された第１及び第２の定電流源を備える定電流供給装置のテスト方法であって、
   前記第１の定電流源が出力する第１の電流が前記第２の定電流源が出力する第２の電流よりも小さい場合、前記第１の電流には、和が許容相対誤差の３倍以下である第１ないし第３のテスト電流のうち２つのテスト電流を付加して第３の電流とし、前記第２の電流には残りの１つのテスト電流を付加して第４の電流とし、３通りの付加方法のいずれについても前記第３の電流が前記第４の電流よりも大きいとき、前記第１の電流と前記第２の電流との差は前記許容相対誤差よりも小さいと判定し、
   前記第１の電流が前記第２の電流よりも大きい場合、前記第２の電流には、前記第１ないし第３のテスト電流のうち２つのテスト電流を付加して第５の電流とし、前記第１の電流には残りの１つのテスト電流を付加して第６の電流とし、３通りの付加方法のいずれについても前記第５の電流が前記第６の電流よりも大きいとき、前記第１の電流と前記第２の電流との差は前記許容相対誤差よりも小さいと判定する、
   ことを特徴とする定電流供給装置のテスト方法。

Images