JP2015504594A - 埋込型静電気放電(esd)保護および適応ボディバイアスを用いるブロック電源スイッチ - Google Patents
埋込型静電気放電(esd)保護および適応ボディバイアスを用いるブロック電源スイッチ Download PDFInfo
- Publication number
- JP2015504594A JP2015504594A JP2014540095A JP2014540095A JP2015504594A JP 2015504594 A JP2015504594 A JP 2015504594A JP 2014540095 A JP2014540095 A JP 2014540095A JP 2014540095 A JP2014540095 A JP 2014540095A JP 2015504594 A JP2015504594 A JP 2015504594A
- Authority
- JP
- Japan
- Prior art keywords
- power switch
- circuit
- esd
- transistor
- protection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003044 adaptive effect Effects 0.000 title claims abstract description 13
- 238000000034 method Methods 0.000 claims description 37
- 238000004891 communication Methods 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 8
- 238000003860 storage Methods 0.000 description 14
- 238000013461 design Methods 0.000 description 13
- 230000015654 memory Effects 0.000 description 8
- 230000008569 process Effects 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 7
- 230000008901 benefit Effects 0.000 description 6
- 230000006870 function Effects 0.000 description 6
- 239000000203 mixture Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 230000004075 alteration Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000001914 calming effect Effects 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000000609 electron-beam lithography Methods 0.000 description 1
- 230000003203 everyday effect Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
- H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
- H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
- H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49105—Switch making
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
Description
一般に、分散型電源スイッチ(distributed power switches)(DSP)は、グローバル接地または電源を効率的に切断することでアクティブでない回路ブロックの電力消費量を減らすために使用される。同様に、ブロック電源スイッチ(BPS)−より小さな領域に設置された一群の分散型電源スイッチ−も電力削減のために使用され得る。しかし、ブロック電源スイッチの1つまたはいくつかのノードは外部の静電気事象にさらされ得る電源ピンに接続されるので、適切なESD保護が望まれる。
以下に本件出願当初の特許請求の範囲に記載された発明を付記する。
[C1]
回路ブロックにおいて使用するための電源スイッチであって、
静電気放電(ESD)保護回路と、
少なくとも1つのコンポーネントを前記ESD保護回路と共用する電源スイッチ回路と、
を備える電源スイッチ。
[C2]
前記少なくとも1つのコンポーネントは少なくとも1つのトランジスタを備える、C1の電源スイッチ。
[C3]
前記少なくとも1つのトランジスタに結合される適応ボディバイアス回路をさらに備える、C2の電源スイッチ。
[C4]
前記電源スイッチ回路はヘッドスイッチ回路を備える、C1の電源スイッチ。
[C5]
前記電源スイッチ回路はフットスイッチ回路を備える、C1の電源スイッチ。
[C6]
移動電話、セットトップボックス、音楽プレーヤー、映像プレーヤー、エンターテーメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム(PCS)ユニット、ポータブルデータユニット、および固定位置データユニットのうちの少なくとも1つに集積される、C1の電源スイッチ。
[C7]
回路を製造する方法であって、
静電気放電(ESD)保護回路をデポジットすることと、
少なくとも1つのコンポーネントを前記ESD保護回路と共用する電源スイッチ回路をデポジットすることと、
を備える方法。
[C8]
前記少なくとも1つのコンポーネントは少なくとも1つのトランジスタを備える、C7の方法。
[C9]
前記少なくとも1つのトランジスタに結合される適応ボディバイアス回路をデポジットすることをさらに備える、C8の方法。
[C10]
前記電源スイッチ回路はヘッドスイッチ回路を備える、C7の方法。
[C11]
前記電源スイッチ回路はフットスイッチ回路を備える、C7の方法。
[C12]
移動電話、セットトップボックス、音楽プレーヤー、映像プレーヤー、エンターテーメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム(PCS)ユニット、ポータブルデータユニット、および固定位置データユニットのうちの少なくとも1つを用いて前記方法を実施することをさらに備える、C7の方法。
[C13]
静電気放電(ESD)保護手段と、
少なくとも1つのコンポーネントを前記ESD保護手段と共用する電源スイッチ手段と、
を備える装置。
[C14]
前記少なくとも1つのコンポーネントは少なくとも1つのトランジスタを備える、C13の装置。
[C15]
前記少なくとも1つのトランジスタに結合される適応ボディバイアス手段をさらに備える、C14の装置。
[C16]
前記電源スイッチ手段はヘッドスイッチ手段を備える、C13の装置。
[C17]
前記電源スイッチ手段はフットスイッチ手段を備える、C13の装置。
[C18]
前記装置を移動電話、セットトップボックス、音楽プレーヤー、映像プレーヤー、エンターテーメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム(PCS)ユニット、ポータブルデータユニット、および固定位置データユニットのうちの少なくとも1つに集積するための手段をさらに備える、C13の装置。
Claims (18)
- 回路ブロックにおいて使用するための電源スイッチであって、
静電気放電(ESD)保護回路と、
少なくとも1つのコンポーネントを前記ESD保護回路と共用する電源スイッチ回路と、
を備える電源スイッチ。 - 前記少なくとも1つのコンポーネントは少なくとも1つのトランジスタを備える、請求項1の電源スイッチ。
- 前記少なくとも1つのトランジスタに結合される適応ボディバイアス回路をさらに備える、請求項2の電源スイッチ。
- 前記電源スイッチ回路はヘッドスイッチ回路を備える、請求項1の電源スイッチ。
- 前記電源スイッチ回路はフットスイッチ回路を備える、請求項1の電源スイッチ。
- 移動電話、セットトップボックス、音楽プレーヤー、映像プレーヤー、エンターテーメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム(PCS)ユニット、ポータブルデータユニット、および固定位置データユニットのうちの少なくとも1つに集積される、請求項1の電源スイッチ。
- 回路を製造する方法であって、
静電気放電(ESD)保護回路をデポジットすることと、
少なくとも1つのコンポーネントを前記ESD保護回路と共用する電源スイッチ回路をデポジットすることと、
を備える方法。 - 前記少なくとも1つのコンポーネントは少なくとも1つのトランジスタを備える、請求項7の方法。
- 前記少なくとも1つのトランジスタに結合される適応ボディバイアス回路をデポジットすることをさらに備える、請求項8の方法。
- 前記電源スイッチ回路はヘッドスイッチ回路を備える、請求項7の方法。
- 前記電源スイッチ回路はフットスイッチ回路を備える、請求項7の方法。
- 移動電話、セットトップボックス、音楽プレーヤー、映像プレーヤー、エンターテーメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム(PCS)ユニット、ポータブルデータユニット、および固定位置データユニットのうちの少なくとも1つを用いて前記方法を実施することをさらに備える、請求項7の方法。
- 静電気放電(ESD)保護手段と、
少なくとも1つのコンポーネントを前記ESD保護手段と共用する電源スイッチ手段と、
を備える装置。 - 前記少なくとも1つのコンポーネントは少なくとも1つのトランジスタを備える、請求項13の装置。
- 前記少なくとも1つのトランジスタに結合される適応ボディバイアス手段をさらに備える、請求項14の装置。
- 前記電源スイッチ手段はヘッドスイッチ手段を備える、請求項13の装置。
- 前記電源スイッチ手段はフットスイッチ手段を備える、請求項13の装置。
- 前記装置を移動電話、セットトップボックス、音楽プレーヤー、映像プレーヤー、エンターテーメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム(PCS)ユニット、ポータブルデータユニット、および固定位置データユニットのうちの少なくとも1つに集積するための手段をさらに備える、請求項13の装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/286,498 | 2011-11-01 | ||
US13/286,498 US8988839B2 (en) | 2011-11-01 | 2011-11-01 | Block power switch with embedded electrostatic discharge (ESD) protection and adaptive body biasing |
PCT/US2012/063095 WO2013067205A1 (en) | 2011-11-01 | 2012-11-01 | Block power switch with embedded electrostatic discharge (esd) protection and adaptive body biasing |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2015504594A true JP2015504594A (ja) | 2015-02-12 |
JP2015504594A5 JP2015504594A5 (ja) | 2015-06-18 |
JP5823631B2 JP5823631B2 (ja) | 2015-11-25 |
Family
ID=47436167
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014540095A Active JP5823631B2 (ja) | 2011-11-01 | 2012-11-01 | 埋込型静電気放電(esd)保護および適応ボディバイアスを用いるブロック電源スイッチ |
Country Status (8)
Country | Link |
---|---|
US (1) | US8988839B2 (ja) |
EP (1) | EP2774179B1 (ja) |
JP (1) | JP5823631B2 (ja) |
KR (1) | KR101516303B1 (ja) |
CN (1) | CN103907186B (ja) |
ES (1) | ES2814350T3 (ja) |
IN (1) | IN2014CN02460A (ja) |
WO (1) | WO2013067205A1 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9300352B2 (en) * | 2013-01-30 | 2016-03-29 | Broadcom Corporation | Transceiver with board-level configuration of on-chip or external transmit/receive switch |
US9466599B2 (en) | 2013-09-18 | 2016-10-11 | Nxp B.V. | Static current in IO for ultra-low power applications |
US9647551B2 (en) | 2015-08-14 | 2017-05-09 | Qualcomm Incorporated | Switched power control circuits for controlling the rate of providing voltages to powered circuits, and related systems and methods |
KR20170052751A (ko) * | 2015-11-03 | 2017-05-15 | 삼성전자주식회사 | 반도체 장치에서의 통합 보호회로 |
US10262829B2 (en) | 2015-12-14 | 2019-04-16 | General Electric Company | Protection circuit assembly and method for high voltage systems |
US10277268B2 (en) * | 2017-06-02 | 2019-04-30 | Psemi Corporation | Method and apparatus for switching of shunt and through switches of a transceiver |
TWI695559B (zh) * | 2018-12-20 | 2020-06-01 | 大陸商北京集創北方科技股份有限公司 | 靜電放電防護電路、感測裝置及電子裝置 |
DE102020104129A1 (de) * | 2019-05-03 | 2020-11-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Logikpufferschaltung und verfahren |
US10979049B2 (en) * | 2019-05-03 | 2021-04-13 | Taiwan Semiconductor Manufacturing Company Ltd. | Logic buffer circuit and method |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH023272A (ja) * | 1988-06-20 | 1990-01-08 | Oki Electric Ind Co Ltd | 過電流保護機能付き半導体集積回路 |
JP2000323688A (ja) * | 1999-05-07 | 2000-11-24 | Nec Ic Microcomput Syst Ltd | 半導体集積回路装置 |
JP2009081307A (ja) * | 2007-09-26 | 2009-04-16 | Toshiba Corp | Esd保護回路 |
JP2011172257A (ja) * | 2011-04-01 | 2011-09-01 | Texas Instr Japan Ltd | 半導体集積回路 |
US20110255200A1 (en) * | 2010-04-19 | 2011-10-20 | Fu-Yi Tsai | Electrostatic discharge circuit for integrated circuit with multiple power domain |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6236250B1 (en) * | 1999-11-10 | 2001-05-22 | Intel Corporation | Circuit for independent power-up sequencing of a multi-voltage chip |
JP3899984B2 (ja) * | 2002-04-09 | 2007-03-28 | 富士電機デバイステクノロジー株式会社 | 過電圧保護回路 |
TW563298B (en) * | 2002-05-29 | 2003-11-21 | Ind Tech Res Inst | Latchup protection circuit for integrated circuits on chip |
TW536803B (en) * | 2002-06-19 | 2003-06-11 | Macronix Int Co Ltd | Gate equivalent potential circuit and method for input/output electrostatic discharge protection |
US7092307B2 (en) * | 2003-04-02 | 2006-08-15 | Qualcomm Inc. | Leakage current reduction for CMOS memory circuits |
KR100761358B1 (ko) * | 2004-06-03 | 2007-09-27 | 주식회사 하이닉스반도체 | 반도체 기억 소자 및 그의 내부 전압 조절 방법 |
JP4647294B2 (ja) * | 2004-11-26 | 2011-03-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2006311507A (ja) * | 2005-03-28 | 2006-11-09 | Matsushita Electric Ind Co Ltd | 電源スイッチ回路 |
TWI278093B (en) | 2005-07-15 | 2007-04-01 | Novatek Microelectronics Corp | Level shifter ESD protection circuit with power-on-sequence consideration |
JP4896137B2 (ja) | 2005-09-19 | 2012-03-14 | ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア | Esd保護回路 |
US7477495B2 (en) | 2005-12-13 | 2009-01-13 | Silicon Laboratories, Inc. | System and method of ESD protection of integrated circuit components |
CN100561818C (zh) * | 2006-04-27 | 2009-11-18 | 北京中星微电子有限公司 | 一种抗击电源电压突变的保护电路 |
JP4723443B2 (ja) * | 2006-09-13 | 2011-07-13 | Okiセミコンダクタ株式会社 | 半導体集積回路 |
JP2009076664A (ja) * | 2007-09-20 | 2009-04-09 | Fujitsu Ltd | 静電気放電保護回路 |
JP2009206506A (ja) * | 2008-01-31 | 2009-09-10 | Sanyo Electric Co Ltd | 素子搭載用基板およびその製造方法、半導体モジュールおよびこれを搭載した携帯機器 |
JP5388632B2 (ja) | 2008-03-14 | 2014-01-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US7826188B2 (en) * | 2008-06-17 | 2010-11-02 | International Business Machines Corporation | Methods, design structures, and systems for current mode logic (CML) differential driver ESD protection circuitry |
JP2010003982A (ja) * | 2008-06-23 | 2010-01-07 | Fujitsu Ltd | 電気回路 |
GB2464771B (en) * | 2008-10-31 | 2013-11-20 | Cambridge Silicon Radio Ltd | Low voltage protection |
KR20110002167A (ko) * | 2009-07-01 | 2011-01-07 | 주식회사 동부하이텍 | Esd 보호 회로 |
US8400743B2 (en) * | 2010-06-30 | 2013-03-19 | Advanced Micro Devices, Inc. | Electrostatic discharge circuit |
US8742827B2 (en) * | 2011-05-24 | 2014-06-03 | Arm Limited | Power gating circuit |
-
2011
- 2011-11-01 US US13/286,498 patent/US8988839B2/en active Active
-
2012
- 2012-11-01 ES ES12806731T patent/ES2814350T3/es active Active
- 2012-11-01 IN IN2460CHN2014 patent/IN2014CN02460A/en unknown
- 2012-11-01 CN CN201280054120.9A patent/CN103907186B/zh active Active
- 2012-11-01 KR KR1020147014990A patent/KR101516303B1/ko active IP Right Grant
- 2012-11-01 JP JP2014540095A patent/JP5823631B2/ja active Active
- 2012-11-01 WO PCT/US2012/063095 patent/WO2013067205A1/en active Application Filing
- 2012-11-01 EP EP12806731.1A patent/EP2774179B1/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH023272A (ja) * | 1988-06-20 | 1990-01-08 | Oki Electric Ind Co Ltd | 過電流保護機能付き半導体集積回路 |
JP2000323688A (ja) * | 1999-05-07 | 2000-11-24 | Nec Ic Microcomput Syst Ltd | 半導体集積回路装置 |
JP2009081307A (ja) * | 2007-09-26 | 2009-04-16 | Toshiba Corp | Esd保護回路 |
US20110255200A1 (en) * | 2010-04-19 | 2011-10-20 | Fu-Yi Tsai | Electrostatic discharge circuit for integrated circuit with multiple power domain |
JP2011172257A (ja) * | 2011-04-01 | 2011-09-01 | Texas Instr Japan Ltd | 半導体集積回路 |
Also Published As
Publication number | Publication date |
---|---|
WO2013067205A1 (en) | 2013-05-10 |
CN103907186B (zh) | 2017-05-31 |
IN2014CN02460A (ja) | 2015-08-07 |
ES2814350T3 (es) | 2021-03-26 |
EP2774179A1 (en) | 2014-09-10 |
KR20140099887A (ko) | 2014-08-13 |
JP5823631B2 (ja) | 2015-11-25 |
CN103907186A (zh) | 2014-07-02 |
US8988839B2 (en) | 2015-03-24 |
EP2774179B1 (en) | 2020-07-01 |
KR101516303B1 (ko) | 2015-05-04 |
US20130105951A1 (en) | 2013-05-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5823631B2 (ja) | 埋込型静電気放電(esd)保護および適応ボディバイアスを用いるブロック電源スイッチ | |
JP5934407B2 (ja) | ダイレベルの静電放電(esd)保護用の電圧切替え可能な誘電体 | |
KR101600960B1 (ko) | 공유-확산 표준 셀 및 그 제조방법 | |
US8441850B2 (en) | Magnetic random access memory (MRAM) layout with uniform pattern | |
CN104285255B (zh) | 配置成在掉电事件期间保持在非编程状态的电路 | |
CN106463509A (zh) | 基于负微分电阻的存储器 | |
US9083176B2 (en) | Electrostatic discharge clamp with disable | |
US9391062B2 (en) | Apparatuses, circuits, and methods for protection circuits for dual-direction nodes | |
US9406627B2 (en) | Mixed mode RC clamps | |
US8780658B2 (en) | Leakage reduction in memory devices | |
US11322935B2 (en) | High speed ESP protection circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150420 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20150420 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150513 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20150514 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150519 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150812 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150908 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151007 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5823631 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |