JP2015504594A - 埋込型静電気放電(esd)保護および適応ボディバイアスを用いるブロック電源スイッチ - Google Patents

埋込型静電気放電(esd)保護および適応ボディバイアスを用いるブロック電源スイッチ Download PDF

Info

Publication number
JP2015504594A
JP2015504594A JP2014540095A JP2014540095A JP2015504594A JP 2015504594 A JP2015504594 A JP 2015504594A JP 2014540095 A JP2014540095 A JP 2014540095A JP 2014540095 A JP2014540095 A JP 2014540095A JP 2015504594 A JP2015504594 A JP 2015504594A
Authority
JP
Japan
Prior art keywords
power switch
circuit
esd
transistor
protection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014540095A
Other languages
English (en)
Other versions
JP5823631B2 (ja
JP2015504594A5 (ja
Inventor
ポポビッチ、ミカイル
パン、ユンチェン・クリストファー
アンドレーブ、ボリス
ジャン、ジュンモウ
ジャリリゼイナリ、レザ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of JP2015504594A publication Critical patent/JP2015504594A/ja
Publication of JP2015504594A5 publication Critical patent/JP2015504594A5/ja
Application granted granted Critical
Publication of JP5823631B2 publication Critical patent/JP5823631B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02HEMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003Modifications for increasing the reliability for protection
    • H03K19/00346Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49105Switch making

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

ブロック電源スイッチは、静電気放電(ESD)保護回路に埋め込まれてよい。ブロック電源スイッチのトランジスタ部分はESD保護回路の一部として動作するように割り当てられてよく、ESD保護を提供するようにRCクランプと結合されてよい。適応ボディバイアス(ABB)はオンチップ領域およびブロック電源スイッチの漏れ電流を低減するためにブロック電源スイッチ適用されてよい。【選択図】図5

Description

本開示は一般に集積回路(IC)に関する。より具体的にいえば、本開示は集積回路の静電気放電(ESD)保護に関する。
静電気放電(ESD)事象は日常生活のうちのよくある一部であり、より大きな放電のいくつかは人間によって感知可能である。ESDとは回路内に大電流を誘起し得る電圧(正または負)の過渡的サージである。より小さな放電は、放電が生じる表面積に対する放電強度の比率が非常に小さいためしばしば見過ごされる。
集積回路(IC)は過去何十年にわたって信じられない割合で微細化している。トランジスタがサイズにおいて微細化するにつれて、トランジスタ周辺の支援コンポーネントも同様に概ね微細化する。IC寸法の微細化によってトランジスタのESD耐性が減少し、これによりESDストレスに対する集積回路の敏感さを高める。
ESD事象は、第1電位にある物体が第2電位にある物体に接近または接触する際に生じる。第1の物体から第2の物体への電荷の急速な移動は2つの物体をほぼ等しい電位にするように行われる。より低い電荷を伴った物体が集積回路であるならば、放電がこの集積回路を通じて地表に至る最少抵抗値の経路を見つけようとする。しばしば、この経路は相互配線を貫流する。放電に関連するエネルギーに耐えられないこの経路の部品がダメージを受けて、潜在的に集積回路を使用に適さなくすることがある。
ESDは集積回路にとって主要な関心事である。ESDサージによるダメージに対して回路を保護するため、保護系統は正負両方のESDサージのための放電経路を提供しようとする。従来のダイオードは、正および負のESDサージの電圧をシャント電流にクランプ(clamp)し、過大電圧が被保護回路に印加されることを防ぐためにESD保護回路において採用され得る。図1は、この点に関して従来のESD保護回路を示す。図1に示されるように、電圧レール(Vdd)10と接地レール(GND)12は被保護回路14に電力を供給するために設けられる。この例において、信号ピン16の形式にある端子は、情報および/または制御を被保護回路14に供給するための信号経路を被保護回路14に提供する。例えば、被保護回路14はIC上で外部利用可能な信号ピン16と共にICに組み込まれ得る。
従来のESD保護回路18はESDサージから被保護回路14を保護するために電圧レール10および接地レール12間に結合され得る。図1における例示的ESD保護回路18は、2つの従来のダイオード、すなわち正のESDサージダイオード20と負のESDサージダイオード22とを含む。正のESDサージダイオード20および負のESDサージダイオード22は直列に結合される。正のESDサージダイオード20は、電圧レール10を上回る1ダイオード電圧降下に信号ピン16上の正電圧をクランプする。負のESDサージダイオード22は接地レール12を下回る1ダイオード電圧降下に信号ピン16上の負電圧をクランプする。正のESDサージダイオード20のカソード(k)は電圧レール10に結合される。正のESDダイオード20のアノード(a)は信号ピン16および被保護回路14間の信号経路上のノード24で信号ピン16に結合される。負のESDサージダイオード22のカソード(k)は同様に、信号ピン16から被保護回路14までの信号経路上のノード24に結合される。負のESDサージダイオード22のアノード(a)は接地レール12に結合される。
信号ピン16上の正のESDサージに関し、正のESDサージダイオード20は順方向バイアスされ、被保護回路14を保護するために電圧レール10を上回る1ダイオード電圧降下に信号ピン16上の電圧をクランプすることになる。このようなESDサージによるエネルギーは順方向バイアスモードにある正のESDサージダイオード20を通して導かれ、電圧レール10に分散されることになる。適切なESD保護構造(図示せず)が最終的に正のESDサージを接地レール12に放散するために電圧レール10に実装されてよい。信号ピン16上の負のESDサージに関し、サージは同様に放散される。信号ピン16上の負のESDサージは負のESDサージダイオード22を順方向バイアスモードにし、それゆえ被保護回路14に比べて低インピーダンス経路を提供することになる。負のESDサージによるエネルギーは接地レール12に放散される。
図示されないが、別タイプの従来のESD回路が、ESD保護を提供するために抵抗容量(RC)クランプを必要としてよい。
従来のESD保護構造は、高電圧保護および高速応答時間を確実にするように設計される。しかし、集積回路の多大な領域(各ESD保護構造のための数十から数千平方ミクロン)が、他に能動回路のために利用可能なはずであるものの、ESD保護構造によって消費される。集積回路におけるより小さな形状要因についての要求の高まりに対処するため、ESD保護回路サイズは減じられるべきである。
回路ブロックにおいて使用するための電源スイッチが提案される。この電源スイッチは静電気放電保護回路を含む。この電源スイッチはまた、少なくとも1つのコンポーネントを静電気放電保護回路と共用(sharing)する電源スイッチ回路を含む。
回路を製造する方法が提案される。この方法は静電気放電保護回路をデポジット(depositing)することを含む。この方法はまた、少なくとも1つのコンポーネントを静電気放電保護回路と共用する電源スイッチ回路をデポジットすることを含む。
装置が提供される。この装置は静電気放電保護手段を含む。この装置はまた、少なくとも1つのコンポーネントを静電気放電保護手段と共用する電源スイッチ手段を含む。
これは、後続の詳細な説明がより良く理解されるために、本開示の特徴および技術的利点をやや大まかに概説した。本開示の付加的特徴および利点は以下に記述される。本開示の同一目的を果たす別の構造を変形したり設計するための基礎として本開示が容易に利用され得ることが当業者によって認識されるべきである。このような等価な構成は、添付の請求項において明らかにされるように本開示の教示から逸脱しないことが当業者によって了解されるべきである。本開示の特色であると、さらなる目的および利点と共にその構成および動作方法の両方について確信される新たな特徴が、添付の図面に関連して考慮される際に次の記載からより良く理解されるはずである。図面の各々が図示および説明の用途だけのために提供され、本開示の限定の定義として意図されないことが、しかしながら特別に理解されるべきである。
本開示の理解を完全にするために、ここで次の説明が添付の図面と一緒に参照される。
図1は、従来技術における従来の静電気放電(ESD)保護回路の例である。 図2Aは、本開示の一観点に従ってフットスイッチの汎用構造を示す。 図2Bは、本開示の一観点に従ってヘッドスイッチの汎用構造を示す。 図3Aは、本開示の一観点に従ってブロック電源スイッチ構成を示す。 図3Bは、本開示の一観点に従ってブロック電源スイッチ構成を示す。 図3Cは、本開示の一観点に従ってブロック電源スイッチ構成を示す。 図4は、本開示の一観点に従って埋込型ESD保護および適応ボディバイアス(adaptive body biasing)を用いるブロック電源スイッチを示す。 図5は、本開示の一観点に従って埋込型ESD保護を用いるブロック電源スイッチを示す。 図6は、本開示の実施例が都合よく採用され得る例示的無線通信システムを示すブロック図である。 図7は、一実施例に従って半導体コンポーネントの回路、レイアウト、および論理設計のために使用されるデザインワークステーションを示すブロック図である。 図8は、本開示の一観点に従って、回路を製造するための例示的方法を記述する。
発明を実施するための態様
詳細な説明
一般に、分散型電源スイッチ(distributed power switches)(DSP)は、グローバル接地または電源を効率的に切断することでアクティブでない回路ブロックの電力消費量を減らすために使用される。同様に、ブロック電源スイッチ(BPS)−より小さな領域に設置された一群の分散型電源スイッチ−も電力削減のために使用され得る。しかし、ブロック電源スイッチの1つまたはいくつかのノードは外部の静電気事象にさらされ得る電源ピンに接続されるので、適切なESD保護が望まれる。
ESD回路はESD事象中の高マグニチュード電流に耐えるために大きなデバイスを採用する。ブロック電源スイッチデバイスでは、電源トランジスタの有効サイズがESD保護回路内のデバイスのサイズと同等である。従って、ブロック電源スイッチに埋め込まれたESD保護(ESD protection)を採用することが有利であり得る。また、ESD保護を適応ボディバイアス(ABB)と組み合わせることで、BPSの効率がさらに高まる。適応ボディバイアスとは、チップ上で生成されるか、またはブロック電源スイッチのボディ端子に外部から供給される電圧のことを指す。
本開示の観点に従って、ESD保護および適応ボディバイアスを用いるブロック電源スイッチがマルチコア・システム・オンチップ設計における電力削減に関して記述される。
ブロック電源スイッチは、内部接地または電源を制御するために回路の近くに設置されるブロック(大きいNMOSまたはPMOSデバイス)として設計される。ブロック電源スイッチのサイズは、回路ブロックで調達された電流および電源スイッチの両端間の許容電圧降下によって決定される。大きなデバイス(数ミリオームの有効オン抵抗を伴う)が利用され得る。アクティブ状態における結果的な電圧降下はそれゆえ無視できる。「スリープ」モードでは、電源スイッチのオフ抵抗が回路ブロックの抵抗値よりも大きな数桁の大きさであり、漏れ電流を低減する。
図2A−Bは、ブロック電源スイッチの汎用実施態様を示す。バッテリーまたは他の外部ソースから到来し得る外部電圧(Vdd_ext)は、外部電圧レギュレータによって規制される外部電源供給レール電圧として定義される。内部電圧(Vdd_int)は、集積回路内のデバイスによって見える電圧サプライとして定義される。本開示において、電源スイッチとは、図2Aに示されるフットスイッチ202(例えば、NMOSトランジスタ)または図2Bに示されるヘッドスイッチ204(例えば、PMOSトランジスタ)のことを指す。
ブロック電源スイッチの実装が、図3A−Cに示される。ブロック電源スイッチは、回路に対する内部接地または電源を制御するために回路の近くに配置されたNMOSトランジスタおよびPMOSトランジスタのような一群の電源スイッチとして設計される。ブロック電源スイッチのサイズは、回路ブロックで調達された電流の量によっておよび電源スイッチの両端間の許容電圧降下であり得る電圧降下の大きさによって決定され得る。十分大きなデバイス(数ミリオームの有効オン抵抗を伴う)は、「アクティブ」状態におけるブロック電源スイッチの両端間の結果的な電圧降下が無視可能になるように利用され得る。「スリープ」モードでは、ブロック電源スイッチのオフ抵抗が回路ブロックの抵抗値より大きな数桁の大きさであり、漏れ電流を低減する。ブロック電源スイッチは、例えば、回路ブロック(図3Aに示されるように)の片側、回路ブロック(図3Bに示されるように)の両側、またはリング構造(図3Cに示されるように)に配置され得る。
「スリープ」モードから「アクティブモード」に遷移する際の突入電流を制限するために、本開示の観点に従って、2段または複数段のウェイクアップ手順(wake-up strategy)が採用され得る。2段のウェイクアップ手順に従うと、ブロック電源スイッチ内における少数の電源スイッチが最初にオンされる(図3A−Cにおける注釈「enable few」で示される)。これは、回路ブロックの寄生容量をプリチャージする。次に、ブロック電源スイッチにおける残りの電源スイッチ(図3A−Cにおける注釈「enable rest」で示される)がアクィブにされる。2段のウェイクアップ手順は、遷移電流を制限するゆるやかな状態遷移を提供する。ブロック電源スイッチを利用する別の利点は、群内の全デバイスが回路の種々な異なる領域に電流を供給するという事実から生じる。これは、過大電圧変動にさらされるダイの領域を低減し、これによりダイ上の帯電部分(hot spot)を鎮静する。
大きなデバイスは、アクティブモードにおける電圧降下代償を抑えるためのブロック電源スイッチとして使用され得る。本開示の観点に従って、ブロック電源スイッチは、抵抗容量(RC)クランプのようなESD保護デバイスのアクティブコンポーネントとして効果的に使用され得る。すなわち、従来のESD保護回路内のアクティブESD保護デバイスは、ブロック電源スイッチの一部に取り替えられ得る。抵抗容量(RC)クランプは突然の電圧変化(スパイク)に応答するように設計され、ブロック電源スイッチの通常動作を制約しない。
この観点において、埋込型チップESD回路は、ブロック電源スイッチにも使用される1つまたは複数のトランジスタを使用し得る。すなわち、同じトランジスタ(複数もあり)は、ESD保護とブロック電源切り替えとの2つの用途で使用され得る。ブロック電源スイッチは、ヘッドスイッチ(例えば、PMOSトランジスタ)またはフットスイッチ(例えば、NMOSトランジスタ)であってよい。このような方式でトランジスタ(または複数のトランジスタ)を共用することで、チップ領域が保全される。一観点では、RCクランプがブロック電源スイッチバンクの内部に設けられる。別の観点では、RCクランプが分割されたRCセルとして配置される。
別の観点では、適応ボディバイアス(ABB)技術がブロック電源スイッチの効率を高めるために採用され得る。図4に示されるように、外部電圧ジェネレータ408またはオンチップバイアス回路(図示せず)のどちらかが、ブロック電源スイッチのオン抵抗およびオフ抵抗を調整するためにトランジスタ406に直接結合され得る。ABBの1つの実施態様は順方向ボディバイアス(FBB)であり、そこで電圧ジェネレータ408またはバイアス回路が電源より低い電圧(a lower than power supply voltage)をPMOSトランジスタ406に印加する。トランジスタ406の順方向ボディバイアスはブロック電源スイッチのオン抵抗を低減する。これは、ブロック電源スイッチの両端間で等しい電圧降下を達成するためにより小さなデバイスの利用を可能にする。その結果、ブロック電源スイッチのためのオンチップ領域が本開示の観点に従って著しく低減され得る。ABBの別の実施態様は逆方向ボディバイアス(RBB)であり、そこで電圧ジェネレータ408またはバイアス回路が電源より高い電圧(a higher than power source voltage)をPMOSトランジスタ406に印加する。トランジスタ406の逆方向ボディバイアスは、ブロック電源スイッチのオフ抵抗を増大させる。これは、本開示の観点に従って「スリープ」モードにおける漏れ電流をさらに低減する。
図5は、埋込型ESD保護を採用する別の観点のブロック電源スイッチを示す。図5は、RCクランプ502、ブロックヘッドスイッチ(BHS)504、およびRCクランプ502の埋込型ダイオード506を示す。ブロックヘッドスイッチが図5に示されるが、上述したとおり、ブロックフットスイッチが同様に使用されてよい。ブロックヘッドスイッチ504は、背後にある回路(underlying circuit)への電流を電源投入の際にずらす(stagger)ための複数の段を含む。すなわち、複数のヘッドスイッチのうちのいくつかだけが一度に開く。例えば、第1ヘッドスイッチは信号en_fewがアサートされたときにオンし、残りのヘッドスイッチは信号en_restがアサートされたときにオンする。
ノード510でのESD事象中、BHS504の複数のトランジスタ508のうちの1つがRCクランプ502の一部として動作する。すなわち、BHS504のトランジスタ508は、背後にある回路(underlying circuit)を保護するために、ESD事象中アクティブデバイスとして使用され得る。回路512(例えば、NANDゲートおよびインバータ)はESD事象を優先して信号をトランジスタ508のゲートに送信する。トランジスタ508は背後にある回路への電圧オーバーロードを防ぐために開く。印加された大きな大きさの電圧の極性に依存し、ブロック電源スイッチ504がダイオードまたは埋込型ダイオード506として動作し、ESD事象中の電流を制限する。回路512はまた、信号en_restに反応し、トランジスタ508が所望される際にブロックヘッドスイッチ504の一部として動作することを許可する。単一のトランジスタ508がRCクランプ502の一部であるように示されるが、当然、電源スイッチ504からの複数のトランジスタが使用されてもよい。一例において、ESD保護のためのトランジスタ部分は、3.5mm幅であって良く、それはブロック電源スイッチのトランジスタブロックのおおよそ10%の幅である。従来、1つまたは複数のトランジスタを含むRCクランプ502が分離された回路として配置され得る。上記の観点は、ESD保護のためのRCクランプの分離されたトランジスタの製作を排除し得る。
本開示の観点を採用することで、効果的な漏れ電力の低減が実現され得る。さらに、ESD保護におけるアクティブデバイスとしてブロック電源スイッチの少なくとも一部を採用することで、チップ領域の低減が実現され得る。本開示のさらなる観点は、順方向ボディバイアスによる領域の低減およびオン抵抗の低減を結果的にもたらす。さらなる観点は、逆方向ボディバイアスよる漏れ電流の低減とオフ抵抗の増大を実現し得る。
図6は、本開示の実施例が都合よく採用され得る例示的無線通信システム600を示すブロック図である。例示のために、図6は、3つの遠隔ユニット620、630、および650と2つの基地局640を示す。無線通信システムはより多くの遠隔ユニットと基地局を有し得ることが理解されるはずである。遠隔ユニット620、630、および650は、開示されたESD保護を含むICデバイス625A、625Cおよび625Bを含む。ICを含むデバイスはまた、基地局、スイッチングデバイス、およびネットワーク機器を含む、ここで開示されたESD保護を含むことが理解されるはずである。図6は、基地局640から遠隔ユニット620、630へのフォーワードリンク信号680、および遠隔ユニット620、630、および650から基地局640へのリバースリンク信号690を示す。
図6において、遠隔ユニット620はモバイル電話として示され、遠隔ユニット630はポータブルコンピュータとして示され、および遠隔ユニット650は無線ローカルループシステムにおける固定位置遠隔ユニットとして示される。例えば、遠隔ユニットとは、移動電話、ハンドヘルドパーソナル通信システム(PCS)ユニット、パーソナルデータアシスタントのようなポータブルデータユニット、タブレット、GPS対応デバイス、ナビゲーションデバイス、セットトップボックス、音楽プレーヤー、映像プレーヤー、エンターテーメントユニット、検針機器のような固定位置データユニット、またはデータ、コンピュータ命令、またはそれらの組み合わせを格納または検索する任意の別のデバイス、またはそれらの組み合わせであってよい。図6は本開示の教示に従って遠隔ユニットを示すが、本開示はこれらの例示的実例となるユニットに限定されない。本開示の実施例はESD保護を含むデバイスにおいて適宜採用され得る。
図7は、上で開示されたESD保護構成のような半導体コンポーネントの回路、レイアウト、および論理設計のために使用されるデザインワークステーションを示すブロック図である。デザインワークステーション700は、オペレーティングシステムソフトウェア、サポートファイル、およびCadenceまたはOrCADAのような設計ソフトウェアを収容するハードディスク701を含む。デザインワークステーション700はまた、ESD保護を有するパッケージ化された集積回路のような回路710または半導体コンポーネント712の設計を容易にするためのディスプレイを含む。記憶媒体704は、回路デザイン710または半導体コンポーネント712に実体的に格納するために提供される。回路デザイン710または半導体コンポーネント712は、GDSIIまたはGERBERのようなファイル形式で記憶媒体704に格納され得る。記憶媒体704は、CD−ROM、DVD、ハードディスク、フラッシュメモリ、または別の適切なデバイスであってよい。さらに、デザインワークステーション700は、記憶媒体704から入力を受け入れたり記憶媒体704へ出力を書き込んだりするためのドライブ装置703を含む。
記憶媒体704に記録されたデータは、論理回路構成、フォトリソグラフィーマスクのためのパターンデータ、または電子ビームリソグラフィーのようなシリアル書き込みツールのためのマスクパターンデータを特定し得る。このデータは、論理シミュレーションに関連するタイミング図またはネット回路のような論理検証データをさらに含んでよい。記憶媒体704上のデータを提供することは、半導体ウェハーを設計するための処理数を減らすことによって回路デザイン710または半導体コンポーネント712の設計を容易にする。
図8は、本開示の一観点に従って回路を製造するための方法を示す。ブロック802に示されるように、静電気放電(ESD)保護回路がデポジットされる。ブロック804に示されるように、少なくとも1つのコンポーネントをESD保護回路と共用する電源スイッチ回路がデポジットされる。
装置が電子放電保護のための手段を有してよい。この手段は上述したESD保護回路を含んでよい。この装置はまた、少なくとも1つのコンポーネントをESD保護手段と共用する電源スイッチ手段を含んでよい。電源スイッチ手段は、上述したようにヘッドスイッチまたはフットスイッチ回路を含んでよい。
ファ−ムウェアおよび/またはソフトウェアの実施態様に関して、方法体系は、ここに記載された機能を行うモジュール(例えば、プロシージャ、関数等)を用いて実施されてよい。命令を実体的に収録する機械可読媒体はここに記載された方法体系を実施することにおいて使用され得る。例えば、ソフトウェアコードは、メモリに格納されてプロセッサユニットによって実行され得る。メモリは、プロセッサユニットの範囲内あるいはプロセッサユニットの外部に実装され得る。ここで使用されるように、用語「メモリ」は、1タイプの長期、短期、揮発性、不揮発性、またはその他のメモリを指し、特定の、メモリのタイプや、メモリの数や、メモリが保持される媒体のタイプに限定されない。
ファ−ムウェアおよび/またはソフトウェアに実装される場合、関数は1つまたは複数の命令またはコードとしてコンピュータ可読媒体に格納され得る。具体例は、データ構造で符号化されたコンピュータ可読媒体およびコンピュータプログラムで符号化されたコンピュータ可読媒体を含む。コンピュータ可読媒体は物理的なコンピュータ記憶媒体を含む。記憶媒体は、コンピュータによってアクセスできる利用可能な媒体でよい。例としておよび限定ではなく、こうしたコンピュータ可読媒体は、RAM、ROM、EEPROM、CD−ROM、または他の光学ディスク記憶装置、他の磁気ディスク記憶装置または他の磁気記憶デバイス、あるいは所望のプログラムコードを命令やデータ構造の形式で格納するために使用可能でコンピュータによってアクセス可能な他の媒体を備え、ここで使用されるようなディスク(disk)およびディスク(disc)は、コンパクトディスク(CD)、レーザディスク(登録商標)、光ディスク、デジタル多目的ディスク(DVD)、フロッピー(登録商標)ディスクおよびブルーレイディスクを含み、ここでディスク(disk)が通常、磁気的にデータを再生する一方で、ディスク(disc)はレーザを用いて光学的にデータを再生する。上記の組合せはまた、コンピュータ可読媒体の範疇に含まれる。
コンピュータ可読媒体上の記憶装置に加え、命令および/またはデータは、通信装置に含まれる伝送媒体上の信号として提供され得る。例えば、通信装置は、命令およびデータを示す信号を有するトランシーバを含んでよい。命令およびデータは、請求項において概説された機能を1つまたは複数のプロセッサに実施させるように構成される。
特定の回路が明らかにされたが、本開示の観点が開示された回路の一部で実行され得ることが当業者によって認識されるはずである。さらに、確実な周知回路は本開示への集中を維持するために説明されていない。
本開示と本開示の利点が詳細に説明されたが、様々な修正、代替、および改変がここで添付の請求項で定義されるような開示技術から逸脱することなく為されてよい。例えば、「より上に(above)」および「より下に(below)」などの関係を示す用語は、回路基板または電子デバイスに対して使用される。もちろん、回路基板または電子デバイスが上下逆になった場合、より上に(above)はより下(below)になり、その逆もあり得る。さらに、横向きであれば、より上に(above)とより下に(below)が回路基板または電子デバイスのの複数の側面を指す。さらに、本出願の範囲は、明細書に記載されたプロセス、機械、製造、物質組成、手段、方法およびステップの特定の実施例に限定されるようにすることを意図するものでない。当業者が本開示から容易に認識するはずなので、ここに記載された対応する実施例と実質的に同じ機能を行うまたは実質的に同じ結果を達成する現存のまたは後に開発される工程、機械、製造、物質組成、手段、方法およびステップが本開示従って利用され得る。従って、添付の請求項は、こういった工程、機械、製造、物質組成、手段、方法およびステップをそれら範囲内に含むことが意図される。
本開示と本開示の利点が詳細に説明されたが、様々な修正、代替、および改変がここで添付の請求項で定義されるような開示技術から逸脱することなく為されてよい。例えば、「より上に(above)」および「より下に(below)」などの関係を示す用語は、回路基板または電子デバイスに対して使用される。もちろん、回路基板または電子デバイスが上下逆になった場合、より上に(above)はより下(below)になり、その逆もあり得る。さらに、横向きであれば、より上に(above)とより下に(below)が回路基板または電子デバイスのの複数の側面を指す。さらに、本出願の範囲は、明細書に記載されたプロセス、機械、製造、物質組成、手段、方法およびステップの特定の実施例に限定されるようにすることを意図するものでない。当業者が本開示から容易に認識するはずなので、ここに記載された対応する実施例と実質的に同じ機能を行うまたは実質的に同じ結果を達成する現存のまたは後に開発される工程、機械、製造、物質組成、手段、方法およびステップが本開示従って利用され得る。従って、添付の請求項は、こういった工程、機械、製造、物質組成、手段、方法およびステップをそれら範囲内に含むことが意図される。
以下に本件出願当初の特許請求の範囲に記載された発明を付記する。
[C1]
回路ブロックにおいて使用するための電源スイッチであって、
静電気放電(ESD)保護回路と、
少なくとも1つのコンポーネントを前記ESD保護回路と共用する電源スイッチ回路と、
を備える電源スイッチ。
[C2]
前記少なくとも1つのコンポーネントは少なくとも1つのトランジスタを備える、C1の電源スイッチ。
[C3]
前記少なくとも1つのトランジスタに結合される適応ボディバイアス回路をさらに備える、C2の電源スイッチ。
[C4]
前記電源スイッチ回路はヘッドスイッチ回路を備える、C1の電源スイッチ。
[C5]
前記電源スイッチ回路はフットスイッチ回路を備える、C1の電源スイッチ。
[C6]
移動電話、セットトップボックス、音楽プレーヤー、映像プレーヤー、エンターテーメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム(PCS)ユニット、ポータブルデータユニット、および固定位置データユニットのうちの少なくとも1つに集積される、C1の電源スイッチ。
[C7]
回路を製造する方法であって、
静電気放電(ESD)保護回路をデポジットすることと、
少なくとも1つのコンポーネントを前記ESD保護回路と共用する電源スイッチ回路をデポジットすることと、
を備える方法。
[C8]
前記少なくとも1つのコンポーネントは少なくとも1つのトランジスタを備える、C7の方法。
[C9]
前記少なくとも1つのトランジスタに結合される適応ボディバイアス回路をデポジットすることをさらに備える、C8の方法。
[C10]
前記電源スイッチ回路はヘッドスイッチ回路を備える、C7の方法。
[C11]
前記電源スイッチ回路はフットスイッチ回路を備える、C7の方法。
[C12]
移動電話、セットトップボックス、音楽プレーヤー、映像プレーヤー、エンターテーメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム(PCS)ユニット、ポータブルデータユニット、および固定位置データユニットのうちの少なくとも1つを用いて前記方法を実施することをさらに備える、C7の方法。
[C13]
静電気放電(ESD)保護手段と、
少なくとも1つのコンポーネントを前記ESD保護手段と共用する電源スイッチ手段と、
を備える装置。
[C14]
前記少なくとも1つのコンポーネントは少なくとも1つのトランジスタを備える、C13の装置。
[C15]
前記少なくとも1つのトランジスタに結合される適応ボディバイアス手段をさらに備える、C14の装置。
[C16]
前記電源スイッチ手段はヘッドスイッチ手段を備える、C13の装置。
[C17]
前記電源スイッチ手段はフットスイッチ手段を備える、C13の装置。
[C18]
前記装置を移動電話、セットトップボックス、音楽プレーヤー、映像プレーヤー、エンターテーメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム(PCS)ユニット、ポータブルデータユニット、および固定位置データユニットのうちの少なくとも1つに集積するための手段をさらに備える、C13の装置。

Claims (18)

  1. 回路ブロックにおいて使用するための電源スイッチであって、
    静電気放電(ESD)保護回路と、
    少なくとも1つのコンポーネントを前記ESD保護回路と共用する電源スイッチ回路と、
    を備える電源スイッチ。
  2. 前記少なくとも1つのコンポーネントは少なくとも1つのトランジスタを備える、請求項1の電源スイッチ。
  3. 前記少なくとも1つのトランジスタに結合される適応ボディバイアス回路をさらに備える、請求項2の電源スイッチ。
  4. 前記電源スイッチ回路はヘッドスイッチ回路を備える、請求項1の電源スイッチ。
  5. 前記電源スイッチ回路はフットスイッチ回路を備える、請求項1の電源スイッチ。
  6. 移動電話、セットトップボックス、音楽プレーヤー、映像プレーヤー、エンターテーメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム(PCS)ユニット、ポータブルデータユニット、および固定位置データユニットのうちの少なくとも1つに集積される、請求項1の電源スイッチ。
  7. 回路を製造する方法であって、
    静電気放電(ESD)保護回路をデポジットすることと、
    少なくとも1つのコンポーネントを前記ESD保護回路と共用する電源スイッチ回路をデポジットすることと、
    を備える方法。
  8. 前記少なくとも1つのコンポーネントは少なくとも1つのトランジスタを備える、請求項7の方法。
  9. 前記少なくとも1つのトランジスタに結合される適応ボディバイアス回路をデポジットすることをさらに備える、請求項8の方法。
  10. 前記電源スイッチ回路はヘッドスイッチ回路を備える、請求項7の方法。
  11. 前記電源スイッチ回路はフットスイッチ回路を備える、請求項7の方法。
  12. 移動電話、セットトップボックス、音楽プレーヤー、映像プレーヤー、エンターテーメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム(PCS)ユニット、ポータブルデータユニット、および固定位置データユニットのうちの少なくとも1つを用いて前記方法を実施することをさらに備える、請求項7の方法。
  13. 静電気放電(ESD)保護手段と、
    少なくとも1つのコンポーネントを前記ESD保護手段と共用する電源スイッチ手段と、
    を備える装置。
  14. 前記少なくとも1つのコンポーネントは少なくとも1つのトランジスタを備える、請求項13の装置。
  15. 前記少なくとも1つのトランジスタに結合される適応ボディバイアス手段をさらに備える、請求項14の装置。
  16. 前記電源スイッチ手段はヘッドスイッチ手段を備える、請求項13の装置。
  17. 前記電源スイッチ手段はフットスイッチ手段を備える、請求項13の装置。
  18. 前記装置を移動電話、セットトップボックス、音楽プレーヤー、映像プレーヤー、エンターテーメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム(PCS)ユニット、ポータブルデータユニット、および固定位置データユニットのうちの少なくとも1つに集積するための手段をさらに備える、請求項13の装置。
JP2014540095A 2011-11-01 2012-11-01 埋込型静電気放電(esd)保護および適応ボディバイアスを用いるブロック電源スイッチ Active JP5823631B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/286,498 2011-11-01
US13/286,498 US8988839B2 (en) 2011-11-01 2011-11-01 Block power switch with embedded electrostatic discharge (ESD) protection and adaptive body biasing
PCT/US2012/063095 WO2013067205A1 (en) 2011-11-01 2012-11-01 Block power switch with embedded electrostatic discharge (esd) protection and adaptive body biasing

Publications (3)

Publication Number Publication Date
JP2015504594A true JP2015504594A (ja) 2015-02-12
JP2015504594A5 JP2015504594A5 (ja) 2015-06-18
JP5823631B2 JP5823631B2 (ja) 2015-11-25

Family

ID=47436167

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014540095A Active JP5823631B2 (ja) 2011-11-01 2012-11-01 埋込型静電気放電(esd)保護および適応ボディバイアスを用いるブロック電源スイッチ

Country Status (8)

Country Link
US (1) US8988839B2 (ja)
EP (1) EP2774179B1 (ja)
JP (1) JP5823631B2 (ja)
KR (1) KR101516303B1 (ja)
CN (1) CN103907186B (ja)
ES (1) ES2814350T3 (ja)
IN (1) IN2014CN02460A (ja)
WO (1) WO2013067205A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9300352B2 (en) * 2013-01-30 2016-03-29 Broadcom Corporation Transceiver with board-level configuration of on-chip or external transmit/receive switch
US9466599B2 (en) 2013-09-18 2016-10-11 Nxp B.V. Static current in IO for ultra-low power applications
US9647551B2 (en) 2015-08-14 2017-05-09 Qualcomm Incorporated Switched power control circuits for controlling the rate of providing voltages to powered circuits, and related systems and methods
KR20170052751A (ko) * 2015-11-03 2017-05-15 삼성전자주식회사 반도체 장치에서의 통합 보호회로
US10262829B2 (en) 2015-12-14 2019-04-16 General Electric Company Protection circuit assembly and method for high voltage systems
US10277268B2 (en) * 2017-06-02 2019-04-30 Psemi Corporation Method and apparatus for switching of shunt and through switches of a transceiver
TWI695559B (zh) * 2018-12-20 2020-06-01 大陸商北京集創北方科技股份有限公司 靜電放電防護電路、感測裝置及電子裝置
DE102020104129A1 (de) * 2019-05-03 2020-11-05 Taiwan Semiconductor Manufacturing Co., Ltd. Logikpufferschaltung und verfahren
US10979049B2 (en) * 2019-05-03 2021-04-13 Taiwan Semiconductor Manufacturing Company Ltd. Logic buffer circuit and method

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH023272A (ja) * 1988-06-20 1990-01-08 Oki Electric Ind Co Ltd 過電流保護機能付き半導体集積回路
JP2000323688A (ja) * 1999-05-07 2000-11-24 Nec Ic Microcomput Syst Ltd 半導体集積回路装置
JP2009081307A (ja) * 2007-09-26 2009-04-16 Toshiba Corp Esd保護回路
JP2011172257A (ja) * 2011-04-01 2011-09-01 Texas Instr Japan Ltd 半導体集積回路
US20110255200A1 (en) * 2010-04-19 2011-10-20 Fu-Yi Tsai Electrostatic discharge circuit for integrated circuit with multiple power domain

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6236250B1 (en) * 1999-11-10 2001-05-22 Intel Corporation Circuit for independent power-up sequencing of a multi-voltage chip
JP3899984B2 (ja) * 2002-04-09 2007-03-28 富士電機デバイステクノロジー株式会社 過電圧保護回路
TW563298B (en) * 2002-05-29 2003-11-21 Ind Tech Res Inst Latchup protection circuit for integrated circuits on chip
TW536803B (en) * 2002-06-19 2003-06-11 Macronix Int Co Ltd Gate equivalent potential circuit and method for input/output electrostatic discharge protection
US7092307B2 (en) * 2003-04-02 2006-08-15 Qualcomm Inc. Leakage current reduction for CMOS memory circuits
KR100761358B1 (ko) * 2004-06-03 2007-09-27 주식회사 하이닉스반도체 반도체 기억 소자 및 그의 내부 전압 조절 방법
JP4647294B2 (ja) * 2004-11-26 2011-03-09 ルネサスエレクトロニクス株式会社 半導体装置
JP2006311507A (ja) * 2005-03-28 2006-11-09 Matsushita Electric Ind Co Ltd 電源スイッチ回路
TWI278093B (en) 2005-07-15 2007-04-01 Novatek Microelectronics Corp Level shifter ESD protection circuit with power-on-sequence consideration
JP4896137B2 (ja) 2005-09-19 2012-03-14 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア Esd保護回路
US7477495B2 (en) 2005-12-13 2009-01-13 Silicon Laboratories, Inc. System and method of ESD protection of integrated circuit components
CN100561818C (zh) * 2006-04-27 2009-11-18 北京中星微电子有限公司 一种抗击电源电压突变的保护电路
JP4723443B2 (ja) * 2006-09-13 2011-07-13 Okiセミコンダクタ株式会社 半導体集積回路
JP2009076664A (ja) * 2007-09-20 2009-04-09 Fujitsu Ltd 静電気放電保護回路
JP2009206506A (ja) * 2008-01-31 2009-09-10 Sanyo Electric Co Ltd 素子搭載用基板およびその製造方法、半導体モジュールおよびこれを搭載した携帯機器
JP5388632B2 (ja) 2008-03-14 2014-01-15 株式会社半導体エネルギー研究所 半導体装置
US7826188B2 (en) * 2008-06-17 2010-11-02 International Business Machines Corporation Methods, design structures, and systems for current mode logic (CML) differential driver ESD protection circuitry
JP2010003982A (ja) * 2008-06-23 2010-01-07 Fujitsu Ltd 電気回路
GB2464771B (en) * 2008-10-31 2013-11-20 Cambridge Silicon Radio Ltd Low voltage protection
KR20110002167A (ko) * 2009-07-01 2011-01-07 주식회사 동부하이텍 Esd 보호 회로
US8400743B2 (en) * 2010-06-30 2013-03-19 Advanced Micro Devices, Inc. Electrostatic discharge circuit
US8742827B2 (en) * 2011-05-24 2014-06-03 Arm Limited Power gating circuit

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH023272A (ja) * 1988-06-20 1990-01-08 Oki Electric Ind Co Ltd 過電流保護機能付き半導体集積回路
JP2000323688A (ja) * 1999-05-07 2000-11-24 Nec Ic Microcomput Syst Ltd 半導体集積回路装置
JP2009081307A (ja) * 2007-09-26 2009-04-16 Toshiba Corp Esd保護回路
US20110255200A1 (en) * 2010-04-19 2011-10-20 Fu-Yi Tsai Electrostatic discharge circuit for integrated circuit with multiple power domain
JP2011172257A (ja) * 2011-04-01 2011-09-01 Texas Instr Japan Ltd 半導体集積回路

Also Published As

Publication number Publication date
WO2013067205A1 (en) 2013-05-10
CN103907186B (zh) 2017-05-31
IN2014CN02460A (ja) 2015-08-07
ES2814350T3 (es) 2021-03-26
EP2774179A1 (en) 2014-09-10
KR20140099887A (ko) 2014-08-13
JP5823631B2 (ja) 2015-11-25
CN103907186A (zh) 2014-07-02
US8988839B2 (en) 2015-03-24
EP2774179B1 (en) 2020-07-01
KR101516303B1 (ko) 2015-05-04
US20130105951A1 (en) 2013-05-02

Similar Documents

Publication Publication Date Title
JP5823631B2 (ja) 埋込型静電気放電(esd)保護および適応ボディバイアスを用いるブロック電源スイッチ
JP5934407B2 (ja) ダイレベルの静電放電(esd)保護用の電圧切替え可能な誘電体
KR101600960B1 (ko) 공유-확산 표준 셀 및 그 제조방법
US8441850B2 (en) Magnetic random access memory (MRAM) layout with uniform pattern
CN104285255B (zh) 配置成在掉电事件期间保持在非编程状态的电路
CN106463509A (zh) 基于负微分电阻的存储器
US9083176B2 (en) Electrostatic discharge clamp with disable
US9391062B2 (en) Apparatuses, circuits, and methods for protection circuits for dual-direction nodes
US9406627B2 (en) Mixed mode RC clamps
US8780658B2 (en) Leakage reduction in memory devices
US11322935B2 (en) High speed ESP protection circuit

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150420

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20150420

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150513

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20150514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150519

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150812

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150908

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151007

R150 Certificate of patent or registration of utility model

Ref document number: 5823631

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250