JP2011172257A - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JP2011172257A JP2011172257A JP2011082101A JP2011082101A JP2011172257A JP 2011172257 A JP2011172257 A JP 2011172257A JP 2011082101 A JP2011082101 A JP 2011082101A JP 2011082101 A JP2011082101 A JP 2011082101A JP 2011172257 A JP2011172257 A JP 2011172257A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- power supply
- transistor
- supply voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electronic Switches (AREA)
- Logic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【解決手段】 論理回路10と電源電圧Vddの供給端子との間にスイッチング回路20を設ける。動作時に、スイッチング回路20のトランジスタMP0のゲートに0Vの電圧を印加し、チャネル領域に電源電圧Vddと同じかまたは僅かに低いバイアス電圧VBを印加することで、トランジスタMP0のしきい値電圧を低くし、その電流駆動能力を大きくする。待機時にトランジスタMP0のゲートに電源電圧Vddと同じ電圧を印加し、ソースに電源電圧より低い電圧を印可し、チャネル領域に電源電圧Vddと同じかまたはそれより高いバルクバイアス電圧VBを印加し、トランジスタMP0のドレイン電流を最少化することにより、論理回路10の電流経路を遮断し、リーク電流の発生を抑制する。
【選択図】 図1
Description
Current Valley:リーク電流の谷)と呼ぶ。
図10は、本発明の半導体集積回路において、Iddq測定を実施可能な回路の一例を示している。図示のように、この測定回路は、複数のフリップフロップ(FF)で構成されたスキャンパス回路、メモリ、論理回路、周辺回路などそれぞれの部分回路、及び各部分回路に駆動電流を供給するスイッチング回路によって構成されている。
Claims (9)
- 所定の処理を行なう機能回路と、
電源電圧制御信号に応じて第1の電源電圧または上記第1の電源電圧よりも高い第2の電源電圧を供給する電圧供給回路と、
上記電圧供給回路の電圧供給端子と上記機能回路の電圧入力端子との間に接続され、ゲート端子に印加される導通制御信号に応じて上記機能回路への電源供給を制御するトランジスタと、
上記電源電圧制御信号および上記導通制御信号を供給する制御回路と、
を有し、
上記機能回路が待機状態にあるときには上記電圧供給回路が上記第1の電源電圧を供給し、上記機能回路が動作状態にあるときには上記電圧供給回路が上記第2の電源電圧を供給する、半導体集積回路。 - 上記トランジスタがpMOSトランジスタで構成され、上記機能回路が待機状態にあるときに上記導通制御信号の電圧レベルが上記第1の電源電圧よりも高いレベルである、請求項1に記載の半導体集積回路。
- 上記機能回路が待機状態にあるときに上記トランジスタのチャネル領域に印加されるバイアス電圧が上記第1の電源電圧または上記第1の電源電圧よりも高い電圧であり、
上記機能回路が動作状態にあるときに上記バイアス電圧が上記第2の電源電圧または上記第2の電源電圧よりも低い電圧である、請求項2に記載の半導体集積回路。 - 所定の処理を行なう機能回路と、
電源電圧制御信号に応じて第1の電源電圧または上記第1の電源電圧よりも高い第2の電源電圧を供給する電圧供給回路と、
上記電圧供給回路の電圧供給端子と上記機能回路の電圧入力端子との間に接続され、ゲート端子に印加される導通制御信号に応じて上記機能回路への電源供給を制御するトランジスタと、
上記電源電圧制御信号および上記導通制御信号を供給する制御回路と、
を有し、
上記機能回路が待機状態にあるときには上記電圧供給回路が上記第2の電源電圧を供給し、上記機能回路が動作状態にあるときには上記電圧供給回路が上記第1の電源電圧を供給する、半導体集積回路。 - 上記トランジスタがnMOSトランジスタで構成され、上記機能回路が待機状態にあるときに上記導通制御信号の電圧レベルが上記第2の電源電圧よりも低いレベルである、請求項4に記載の半導体集積回路。
- 上記機能回路が待機状態にあるときに上記トランジスタのチャネル領域に印加されるバイアス電圧が上記第2の電源電圧または上記第2の電源電圧よりも低い電圧であり、
上記機能回路が動作状態にあるときに上記バイアス電圧が上記第1の電源電圧または上記第1の電源電圧よりも高い電圧である、請求項5に記載の半導体集積回路。 - 所定の処理を行なう複数の機能回路と、
それぞれが上記複数の機能回路の各々に対応し、上記機能回路の電源電圧入力端子と電源電圧供給端子との間に接続されている複数のスイッチング回路と、
それぞれが上記複数のスイッチング回路の各々に対応する複数のラッチ回路が縦続接続されているスキャンパス回路と、
を有し、
上記スイッチング回路の制御端子に上記ラッチ回路に記憶されているデータに応じた電圧信号が印加され、当該電圧信号に応じて上記スイッチング回路が導通または非導通状態となる、半導体集積回路。 - nMOSトランジスタおよびpMOSトランジスタを含み、所定の処理を行なう機能回路と、
上記機能回路のトランジスタの駆動能力に対応する制御データを生成するデータ生成回路と、
上記制御データに応じて電圧値の異なる電源電圧を供給する電圧供給回路と、上記電圧供給回路の電圧供給端子と上記機能回路の電圧入力端子との間に接続され、ゲート端子に印加される導通制御信号に応じて上記機能回路への電圧供給を制御するトランジスタと、
を有する半導体集積回路。 - 上記データ生成回路が上記制御データを設定するためのヒューズ回路を有する、請求項8に記載の半導体集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011082101A JP5338840B2 (ja) | 2011-04-01 | 2011-04-01 | 半導体集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011082101A JP5338840B2 (ja) | 2011-04-01 | 2011-04-01 | 半導体集積回路 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001225043A Division JP4910259B2 (ja) | 2001-07-25 | 2001-07-25 | 半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011172257A true JP2011172257A (ja) | 2011-09-01 |
JP5338840B2 JP5338840B2 (ja) | 2013-11-13 |
Family
ID=44685823
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011082101A Expired - Lifetime JP5338840B2 (ja) | 2011-04-01 | 2011-04-01 | 半導体集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5338840B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013126043A (ja) * | 2011-12-13 | 2013-06-24 | Fujitsu Ltd | 電力供給装置、及び、電子装置 |
JP2015504594A (ja) * | 2011-11-01 | 2015-02-12 | クゥアルコム・インコーポレイテッドQualcomm Incorporated | 埋込型静電気放電(esd)保護および適応ボディバイアスを用いるブロック電源スイッチ |
CN109842407A (zh) * | 2017-11-27 | 2019-06-04 | 爱思开海力士有限公司 | 电源门控控制系统及其控制方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02199851A (ja) * | 1989-01-30 | 1990-08-08 | Hitachi Ltd | 半導体装置 |
JPH03233375A (ja) * | 1989-12-27 | 1991-10-17 | Mitsubishi Electric Corp | スキャンパス回路 |
JPH08271584A (ja) * | 1995-03-28 | 1996-10-18 | Toshiba Microelectron Corp | 集積回路のテスト用回路 |
JPH0944277A (ja) * | 1995-07-25 | 1997-02-14 | Mitsubishi Electric Corp | マイクロコンピュータ |
JPH11214962A (ja) * | 1997-11-19 | 1999-08-06 | Mitsubishi Electric Corp | 半導体集積回路装置 |
-
2011
- 2011-04-01 JP JP2011082101A patent/JP5338840B2/ja not_active Expired - Lifetime
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02199851A (ja) * | 1989-01-30 | 1990-08-08 | Hitachi Ltd | 半導体装置 |
JPH03233375A (ja) * | 1989-12-27 | 1991-10-17 | Mitsubishi Electric Corp | スキャンパス回路 |
JPH08271584A (ja) * | 1995-03-28 | 1996-10-18 | Toshiba Microelectron Corp | 集積回路のテスト用回路 |
JPH0944277A (ja) * | 1995-07-25 | 1997-02-14 | Mitsubishi Electric Corp | マイクロコンピュータ |
JPH11214962A (ja) * | 1997-11-19 | 1999-08-06 | Mitsubishi Electric Corp | 半導体集積回路装置 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015504594A (ja) * | 2011-11-01 | 2015-02-12 | クゥアルコム・インコーポレイテッドQualcomm Incorporated | 埋込型静電気放電(esd)保護および適応ボディバイアスを用いるブロック電源スイッチ |
JP2013126043A (ja) * | 2011-12-13 | 2013-06-24 | Fujitsu Ltd | 電力供給装置、及び、電子装置 |
CN109842407A (zh) * | 2017-11-27 | 2019-06-04 | 爱思开海力士有限公司 | 电源门控控制系统及其控制方法 |
CN109842407B (zh) * | 2017-11-27 | 2022-12-06 | 爱思开海力士有限公司 | 电源门控控制系统及其控制方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5338840B2 (ja) | 2013-11-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4910259B2 (ja) | 半導体集積回路 | |
US7436206B2 (en) | Semiconductor integrated circuit | |
JP2008153415A (ja) | 半導体集積回路およびその製造方法 | |
US9746501B1 (en) | Apparatus for voltage detection in an integrated circuit | |
TWI585762B (zh) | 靜態隨機存取記憶體及其操作方法 | |
JP5338840B2 (ja) | 半導体集積回路 | |
TWI528718B (zh) | 輸出緩衝器 | |
US10446219B2 (en) | Memory device and methods for controlling a memory assist function | |
US8520463B2 (en) | Semiconductor integrated circuit | |
TWI826457B (zh) | 位準移位閂鎖電路 | |
US10120967B2 (en) | Methods and apparatuses for SW programmable adaptive bias control for speed and yield improvement in the near/sub-threshold domain | |
JP2006146868A (ja) | 半導体装置用の内部電圧発生器 | |
US20180197600A1 (en) | Semiconductor device | |
US9479171B2 (en) | Methods, circuits, devices and systems for integrated circuit voltage level shifting | |
CN103684394A (zh) | 半导体装置 | |
KR20090025789A (ko) | 코어전압 발생회로 | |
JP3567160B2 (ja) | 半導体集積回路 | |
KR20140002915A (ko) | 전원 회로 | |
JP2014093585A (ja) | 半導体集積回路 | |
CN110581703B (zh) | 电平转换锁存器电路 | |
JP2011182056A (ja) | 半導体集積回路 | |
US10491208B2 (en) | Semiconductor device including CMOS circuit and operation method thereof | |
US8228752B2 (en) | Memory circuit and method for controlling memory circuit | |
TWI603328B (zh) | 鎖存電路以及半導體記憶裝置 | |
KR0179911B1 (ko) | 반도체 메모리의 3상태 로직회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110406 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110411 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121204 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130204 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130402 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130709 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130722 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5338840 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |