JP2015500616A - 直交インパルス性ノイズ除去装置 - Google Patents
直交インパルス性ノイズ除去装置 Download PDFInfo
- Publication number
- JP2015500616A JP2015500616A JP2014547434A JP2014547434A JP2015500616A JP 2015500616 A JP2015500616 A JP 2015500616A JP 2014547434 A JP2014547434 A JP 2014547434A JP 2014547434 A JP2014547434 A JP 2014547434A JP 2015500616 A JP2015500616 A JP 2015500616A
- Authority
- JP
- Japan
- Prior art keywords
- output
- input
- channel
- delay circuit
- inputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000008030 elimination Effects 0.000 title 1
- 238000003379 elimination reaction Methods 0.000 title 1
- 238000000034 method Methods 0.000 claims abstract description 17
- 238000009499 grossing Methods 0.000 claims description 29
- 238000001514 detection method Methods 0.000 claims description 24
- 238000004364 calculation method Methods 0.000 claims description 8
- 239000000654 additive Substances 0.000 abstract description 5
- 230000000996 additive effect Effects 0.000 abstract description 5
- 230000000694 effects Effects 0.000 abstract description 4
- 230000003111 delayed effect Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 239000012634 fragment Substances 0.000 description 2
- 230000004807 localization Effects 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
- H04B1/12—Neutralising, balancing, or compensation arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/34—Muting amplifier when no signal is present or when only weak signals are present, or caused by the presence of noise signals, e.g. squelch systems
- H03G3/345—Muting during a short period of time when noise pulses are detected, i.e. blanking
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
- H04B1/30—Circuits for homodyne or synchrodyne receivers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Noise Elimination (AREA)
- Peptides Or Proteins (AREA)
Abstract
Description
しかし、インパルス性ノイズは多様な特性を有する場合があるため、インパルス性ノイズの検出は複雑な課題である。従来技術において、ランダムインパルス性干渉を打ち消すよう設計された既知の方法及び装置が存在する。例えば、米国特許第7,706,542号において、装置は、ノイズ抽出部、ホールド部、ノイズ平滑化部、ホールド制御信号生成部、ローパスフィルタ、コンパレータ、及び絶対値回路を含有するが、本装置は、搬送波又は中間周波数の期間よりも持続時間がはるかに短いインパルス性ノイズを除去することを意図している。また、本装置は、デジタル変調による無線システムにおいて直ちに使用できない。更に、米国特許第7,103,122号において、ノイズ検出器、スイッチ、ホールド回路、及び他の構成要素を備える雑音消去器が開示されている。本特許において、ノイズの持続時間は、搬送波発振の期間よりもはるかに短いと想定されている。米国特許第7,573,959号及び第7,236,545号に記載の、同期符号分割多元接続(SCDMA)システム(インパルス及びバーストノイズ及び/又は歪みを軽減するSCDMAにおけるチップ消去及び処理)のストローブ及びインパルス性ノイズ処理部は、遅延ブロック及びインパルス性ノイズ検出ブロックを含有するが、かかる部は、持続時間が限られたインパルス性ノイズを除去するよう設計されている。
Claims (22)
- 直交インパルス性ノイズを除去する装置であって、
所定の同相信号及び第1のインパルス性ノイズを含む入力同相信号を受信し、
フィルタリングされた入力同相信号を生成するように、構成された第1のローパスフィルタと、
所定の直交信号及び第2のインパルス性ノイズを含む入力直交信号を受信し、フィルタリングされた入力直交信号を生成するように、構成された第2のローパスフィルタと、
前記フィルタリングされた同相信号を受信し、
前記フィルタリングされた直交信号を受信し、
前記フィルタリングされた同相信号及び前記フィルタリングされた直交信号に基づき、制御信号を生成するように、構成されたノイズ検出部と、
前記フィルタリングされた同相信号を受信し、
前記制御信号を受信し、
前記制御信号に基づき、前記フィルタリングされた同相信号から前記第1のインパルス性ノイズを除去して前記所定の同相信号を出力するように、構成された第1のチャネルインパルス性ノイズ除去装置と、
前記フィルタリングされた直交信号を受信し、
前記制御信号を受信し、
前記制御信号に基づき、前記フィルタリングされた直交信号から前記第1のインパルス性ノイズを除去して前記所定の直交信号を出力するように、構成された第2のチャネルインパルス性ノイズ除去装置と、を備える、直交インパルス性ノイズを除去する装置。 - 前記ノイズ検出部から受信した前記制御信号の一部に代えて、インパルス性干渉を0次補間器に置き換えた信号から得た機能を用いるように構成された制御インパルス発生装置を更に備える、請求項1に記載の装置。
- 前記第1のチャネルインパルス性ノイズ除去装置及び前記第2のチャネルインパルス性ノイズ除去装置のそれぞれは、
遅延回路であって、少なくとも1つの入力及び少なくとも1つの出力を有し、前記遅延回路への前記少なくとも1つの入力が、前記同相チャネルインパルス性ノイズ除去装置及び前記直交チャネルインパルス性ノイズ除去装置のそれぞれへの前記入力である、遅延回路と、
被制御補間器であって、複数の入力及び少なくとも1つの出力を有し、前記被制御補間器への前記複数の入力の少なくとも1つが、前記遅延回路からの前記少なくとも1つの出力であり、前記被制御補間器への前記複数の入力の少なくとも他の1つが、少なくとも1つの他のソースからの出力であり、前記被制御補間器からの前記少なくとも1つの出力が、前記同相チャネルインパルス性ノイズ除去装置及び前記直交チャネルインパルス性ノイズ除去装置のそれぞれからの前記出力である、被制御補間器と、を備える、請求項1に記載の装置。 - 前記第1のチャネルインパルス性ノイズ除去装置及び前記第2のチャネルインパルス性ノイズ除去装置のそれぞれは、
第1の遅延回路であって、少なくとも1つの入力及び少なくとも1つの出力を有し、前記第1の遅延回路への前記少なくとも1つの入力が、前記同相チャネルインパルス性ノイズ除去装置及び前記直交チャネルインパルス性ノイズ除去装置のそれぞれへの前記入力であり、前記第1の遅延回路からの前記少なくとも1つの出力が、前記第2の遅延回路及び前記被制御補間器のそれぞれへの入力である、第1の遅延回路と、
第2の遅延回路であって、少なくとも1つの入力及び少なくとも1つの出力を有し、前記第2の遅延回路への前記少なくとも1つの入力が、前記第1の遅延回路からの出力であり、前記第2の遅延回路からの前記少なくとも1つの出力が、前記スイッチへの入力である、第2の遅延回路と、
被制御補間器であって、複数の入力及び少なくとも1つの出力を有し、前記被制御補間器への前記複数の入力の前記少なくとも1つが、前記第1の遅延回路からの出力であり、前記被制御補間器への前記複数の入力の前記少なくとも他の1つが、前記ノイズ検出部からの入力であり、前記被制御補間器からの前記少なくとも1つの出力が、前記平滑化フィルタへの入力である、被制御補間器と、
平滑化フィルタであって、少なくとも1つの入力及び少なくとも1つの出力を有し、前記平滑化フィルタへの前記少なくとも1つの入力が、前記被制御補間器からの前記出力であり、前記平滑化フィルタからの前記少なくとも1つの出力が、前記スイッチへの入力である、平滑化フィルタと、
スイッチであって、複数の入力及び少なくとも1つの出力を有し、前記スイッチへの前記複数の入力の第1が、前記第2の遅延回路からの出力であり、前記スイッチへの前記複数の入力の第2が、前記平滑化フィルタからの出力であり、前記スイッチへの前記複数の入力の第3が、前記制御インパルス発生装置からの出力であり、前記スイッチからの前記少なくとも1つの出力が、前記同相チャネルインパルス性ノイズ除去装置及び前記直交チャネルインパルス性ノイズ除去装置のそれぞれからの出力である、スイッチと、を備える、請求項1に記載の装置。 - 前記被制御補間器は、サンプルホールド部及びスイッチを有し、前記サンプルホールド部は、複数の入力及び少なくとも1つの出力を有し、前記サンプルホールド部への前記複数の入力の少なくとも1つは、前記被制御補間器への第1の入力であり、前記サンプルホールド部への前記複数の入力の少なくとも他の1つは、前記被制御補間器への第2の入力であり、前記サンプルホールド部からの前記少なくとも1つの出力は、前記スイッチへの第1の入力であり、前記スイッチは、複数の入力及び少なくとも1つの出力を有し、前記スイッチへの前記複数の入力の第1は、前記サンプルホールド部の前記少なくとも1つの出力であり、前記スイッチへの前記複数の入力の第2は、前記被制御補間器への前記第1の入力であり、前記スイッチへの前記複数の入力の第3は、前記被制御補間器への前記第2の入力である、請求項4に記載の装置。
- 前記ノイズ検出部は、
閾値生成部と、
論理ブロックと、
第1のチャネル及び第2のチャネルであって、前記第1のチャネル及び前記第2のチャネルのそれぞれが、係数算出部、コンパレータ、及びインパルス発生装置を備え、前記第1のチャネル及び前記第2のチャネルのそれぞれが、前記論理ブロックに接続され、前記閾値生成部の出力が、前記第1のチャネル及び前記第2のチャネルの各コンパレータへの少なくとも1つの入力である、第1のチャネル及び第2のチャネルと、を備える、請求項1に記載の装置。 - 前記第1のチャネル及び前記第2のチャネルのそれぞれの前記インパルス発生装置は、バックエッジ発生装置と、遅延部と、第1の論理ブロックと、第2の論理ブロックと、トリガと、を備え、前記インパルス発生装置への前記入力は、前記バックエッジ発生装置、前記第1の論理ブロック、及び前記トリガへの少なくとも1つの入力であり、前記バックエッジ発生装置からの出力は、前記遅延部への入力であり、前記遅延部からの出力は、前記第2の論理ブロックへの第1の入力であり、前記第2の論理ブロックからの出力は前記トリガへの入力であり、前記トリガからの前記出力は、前記第1のチャネル及び前記第2のチャネルのそれぞれの前記インパルス発生装置からの前記出力であり、前記第1の論理ブロックからの出力は、前記第2の論理ブロックへの第2の入力である、請求項6に記載の装置。
- 前記遅延部は、
複数のトリガと、
複数の論理ブロックと、
バックエッジ発生装置と、
複数のフロントエッジ発生装置と、
複数の遅延回路と、を備え、前記遅延部への前記入力は、前記複数のトリガへの入力であり、前記複数のトリガの第1からの出力は、(i)前記複数の論理ブロックの第1及び(ii)前記複数のフロントエッジ発生装置の第1を介した前記複数の遅延回路の第1への入力であり、前記複数の遅延回路の前記第1からの出力は、 前記複数のトリガの前記第1への第2の入力であり、
前記複数のトリガの第2からの出力は、(i)前記複数の論理ブロックの前記第1及び(ii)順次に接続された前記複数のフロントエッジ発生装置の第2及び前記複数の遅延回路の第2を介した前記複数の論理ブロックの前記第2への入力であり、前記複数の論理ブロックの前記第2は、前記複数のフロントエッジ発生装置の前記第1からの第2の入力を有し、前記複数の論理ブロックの前記第2からの出力は、前記複数のトリガの前記第2への入力であり、前記複数の論理ブロックの前記第1からの出力は、前記バックエッジ発生装置への入力であり、前記バックエッジ発生装置からの前記出力は、前記遅延部からの前記出力である、請求項7に記載の装置。 - 前記複数のフロントエッジ発生装置のそれぞれは、
遅延回路と、
複数の論理部と、を備え、前記フロントエッジ発生装置への前記入力は、前記遅延回路及び前記複数の論理部のそれぞれへの入力であり、前記遅延回路からの出力は、前記複数の論理部の第1への入力であり、前記複数の論理部の前記第1からの出力は、前記複数の論理部の前記第2への入力であり、前記複数の論理部の前記第2からの出力は、前記複数のフロントエッジ発生装置のそれぞれからの前記出力である、請求項8に記載の装置。 - 前記複数のバックエッジ発生装置のそれぞれは、
遅延回路と、
複数の論理部と、を備え、前記複数のバックエッジ発生装置のそれぞれへの前記入力は、(i)前記遅延回路への入力及び(ii)前記複数の論理部の第1への前記複数の入力の第1であり、前記遅延回路からの出力は、前記複数の論理部の前記第1への前記複数の入力の第2であり、前記複数の論理部の前記第1からの出力は、前記複数の論理部の前記第2への前記複数の入力の第1であり、前記遅延回路からの前記出力は、前記複数の論理部の前記第2への前記複数の入力の第2であり、前記複数の論理部の前記第2からの出力は、前記複数のバックエッジ発生装置のそれぞれからの前記出力である、請求項8に記載の装置。 - 前記制御インパルス発生装置は、平滑化フィルタと、リレー回路と、を備え
前記制御インパルス発生装置への入力は、前記平滑化フィルタへの入力であり、前記平滑化フィルタからの出力は、前記リレー回路への入力であり、前記リレー回路からの出力は、前記制御インパルス発生装置からの前記出力である、請求項2に記載の装置。 - 直交インパルス性ノイズを除去する方法であって、
第1のローパスフィルタが、所定の同相信号及び第1のインパルス性ノイズを有する入力同相信号を受信する工程と、
前記第1のローパスフィルタが、フィルタリングされた入力同相信号を生成する工程と、第2のローパスフィルタが、所定の直交信号及び第2のインパルス性ノイズを有する入力直交信号を受信する工程と、前記第2のローパスフィルタが、フィルタリングされた入力直交信号を生成する工程と、
ノイズ検出部が、前記フィルタリングされた同相信号及び前記フィルタリングされた直交信号を受信する工程と、
前記フィルタリングされた同相信号及び前記フィルタリングされた直交信号に基づき、前記ノイズ検出部が、制御信号を生成する工程と、
第1のチャネルインパルス性ノイズ除去装置が、前記フィルタリングされた同相信号及び前記制御信号を受信する工程と、
前記制御信号に基づき、前記第1のチャネルインパルス性ノイズ除去装置が、前記フィルタリングされた同相信号から前記第1のインパルス性ノイズを除去して前記所定の同相信号を出力する工程と、
第2のチャネルインパルス性ノイズ除去装置が、前記フィルタリングされた直交信号を受信する工程と、
前記第2のチャネルインパルス性ノイズ除去装置が、前記制御信号を受信する工程と、
前記制御信号に基づき、前記第2のチャネルインパルス性ノイズ除去装置が、前記フィルタリングされた直交信号から前記第1のインパルス性ノイズを除去して前記所定の直交信号を出力する工程と、を含む、方法。 - 前記受信信号の一部に代えて、0次補間によって補償されたインパルス性干渉を含む信号から得た機能を用いることにより、制御インパルス発生装置が2次制御信号を生成する工程を更に含む、請求項12に記載の方法。
- 前記第1のチャネルインパルス性ノイズ除去装置及び前記第2のチャネルインパルス性ノイズ除去装置のそれぞれは、
遅延回路であって、少なくとも1つの入力及び少なくとも1つの出力を有し、前記遅延回路への前記少なくとも1つの入力が、前記同相チャネルインパルス性ノイズ除去装置及び前記直交チャネルインパルス性ノイズ除去装置のそれぞれへの前記入力である、遅延回路と、
被制御補間器であって、複数の入力及び少なくとも1つの出力を有し、前記被制御補間器への前記複数の入力の少なくとも1つが、前記遅延回路からの前記少なくとも1つの出力であり、前記被制御補間器への前記複数の入力の少なくとも他の1つが、少なくとも1つの他のソースからの出力であり、前記被制御補間器からの前記少なくとも1つの出力が、前記同相チャネルインパルス性ノイズ除去装置及び前記直交チャネルインパルス性ノイズ除去装置のそれぞれからの前記出力である、被制御補間器と、を備える、請求項12に記載の方法。 - 前記第1のチャネルインパルス性ノイズ除去装置及び前記第2のチャネルインパルス性ノイズ除去装置のそれぞれは、
第1の遅延回路であって、少なくとも1つの入力及び少なくとも1つの出力を有し、前記第1の遅延回路への前記少なくとも1つの入力が、前記同相チャネルインパルス性ノイズ除去装置及び前記直交チャネルインパルス性ノイズ除去装置のそれぞれへの前記入力であり、前記第1の遅延回路からの前記少なくとも1つの出力が、前記第2の遅延回路及び前記被制御補間器のそれぞれへの入力である、第1の遅延回路と、
第2の遅延回路であって、少なくとも1つの入力及び少なくとも1つの出力を有し、前記第2の遅延回路への前記少なくとも1つの入力が、前記第1の遅延回路からの出力であり、前記第2の遅延回路からの前記少なくとも1つの出力が、前記スイッチへの入力である、第2の遅延回路と、
被制御補間器であって、複数の入力及び少なくとも1つの出力を有し、前記被制御補間器への前記複数の入力の前記少なくとも1つが、前記第1の遅延回路からの出力であり、前記被制御補間器への前記複数の入力の前記少なくとも他の1つが、前記ノイズ検出部からの入力であり、前記被制御補間器からの前記少なくとも1つの出力が、前記平滑化フィルタへの入力である、被制御補間器と、
平滑化フィルタであって、少なくとも1つの入力及び少なくとも1つの出力を有し、前記平滑化フィルタへの前記少なくとも1つの入力が、前記被制御補間器からの前記出力であり、前記平滑化フィルタからの前記少なくとも1つの出力が、前記スイッチへの入力である、平滑化フィルタと、
スイッチであって、複数の入力及び少なくとも1つの出力を有し、前記スイッチへの前記複数の入力の第1が、前記第2の遅延回路からの出力であり、前記スイッチへの前記複数の入力の第2が、前記平滑化フィルタからの出力であり、前記スイッチへの前記複数の入力の第3が、前記制御インパルス発生装置からの出力であり、前記スイッチからの前記少なくとも1つの出力が、前記同相チャネルインパルス性ノイズ除去装置及び前記直交チャネルインパルス性ノイズ除去装置のそれぞれからの出力である、スイッチと、を備える、請求項12に記載の方法。 - 前記被制御補間器は、サンプルホールド部及びスイッチを備え、前記サンプルホールド部は、複数の入力及び少なくとも1つの出力を有し、前記サンプルホールド部への前記複数の入力の少なくとも1つは、前記被制御補間器への第1の入力であり、前記サンプルホールド部への前記複数の入力の少なくとも他の1つは、前記被制御補間器への第2の入力であり、前記サンプルホールド部からの前記少なくとも1つの出力は、前記スイッチへの第1の入力であり、前記スイッチは、複数の入力及び少なくとも1つの出力を有し、前記スイッチへの前記複数の入力の第1は、前記サンプルホールド部の前記少なくとも1つの出力であり、前記スイッチへの前記複数の入力の第2は、前記被制御補間器への前記第1の入力であり、前記スイッチへの前記複数の入力の第3は、前記被制御補間器への前記第2の入力である、請求項15に記載の方法。
- 前記ノイズ検出部は、
閾値生成部と、
論理ブロックと、
第1のチャネル及び第2のチャネルであって、前記第1のチャネル及び前記第2のチャネルのそれぞれが、係数算出部、コンパレータ、及びインパルス発生装置を備え、前記第1のチャネル及び前記第2のチャネルのそれぞれが、前記論理ブロックに接続され、前記閾値生成部の出力が、前記第1のチャネル及び前記第2のチャネルの各コンパレータへの少なくとも1つの入力である、第1のチャネル及び第2のチャネルと、を備える、請求項12に記載の方法。 - 前記第1のチャネル及び前記第2のチャネルのそれぞれの前記インパルス発生装置は、バックエッジ発生装置と、遅延部と、第1の論理ブロックと、第2の論理ブロックと、トリガと、を備え、前記インパルス発生装置への前記入力は、前記バックエッジ発生装置、前記第1の論理ブロック、及び前記トリガへの少なくとも1つの入力であり、前記バックエッジ発生装置からの出力は、前記遅延部への入力であり、前記遅延部からの出力は、前記第2の論理ブロックへの第1の入力であり、前記第2の論理ブロックからの出力は前記トリガへの入力であり、前記トリガからの前記出力は、前記第1のチャネル及び前記第2のチャネルのそれぞれの前記インパルス発生装置からの前記出力であり、前記第1の論理ブロックからの出力は、前記第2の論理ブロックへの第2の入力である、請求項17に記載の方法。
- 前記遅延部は、
複数のトリガと、
複数の論理ブロックと、
バックエッジ発生装置と、
複数のフロントエッジ発生装置と、
複数の遅延回路と、を有し、前記遅延部への前記入力は、前記複数のトリガへの入力であり、前記複数のトリガの第1からの出力は、(i)前記複数の論理ブロックの第1及び(ii)前記複数のフロントエッジ発生装置の第1を介した前記複数の遅延回路の第1への入力であり、
前記複数の遅延回路の前記第1からの出力は、前記複数のトリガの前記第1への第2の入力であり、
前記複数のトリガの第2からの出力は、(i)前記複数の論理ブロックの前記第1及び(ii)順次に接続された前記複数のフロントエッジ発生装置の第2及び前記複数の遅延回路の第2を介した前記複数の論理ブロックの前記第2への入力であり、前記複数の論理ブロックの前記第2は、前記複数のフロントエッジ発生装置の前記第1からの第2の入力を有し、前記複数の論理ブロックの前記第2からの出力は、前記複数のトリガの前記第2への入力であり、前記複数の論理ブロックの前記第1からの出力は、前記バックエッジ発生装置への入力であり、前記バックエッジ発生装置からの前記出力は、前記遅延部からの前記出力である、請求項18に記載の方法。 - 前記複数のフロントエッジ発生装置のそれぞれは、
遅延回路と、
複数の論理部と、を備え、前記フロントエッジ発生装置への前記入力は、前記遅延回路及び前記複数の論理部のそれぞれへの入力であり、前記遅延回路からの出力は、前記複数の論理部の第1への入力であり、前記複数の論理部の前記第1からの出力は、前記複数の論理部の前記第2への入力であり、前記複数の論理部の前記第2からの出力は、前記複数のフロントエッジ発生装置のそれぞれからの前記出力である、請求項19に記載の方法。 - 前記バックエッジ発生装置のそれぞれは、
遅延回路と、
複数の論理部と、を備え、前記複数のバックエッジ発生装置のそれぞれへの前記入力は、(i)前記遅延回路への入力及び(ii)前記複数の論理部の第1への前記複数の入力の第1であり、前記遅延回路からの出力は、前記複数の論理部の前記第1への前記複数の入力の第2であり、前記複数の論理部の前記第1からの出力は、前記複数の論理部の前記第2への前記複数の入力の第1であり、前記遅延回路からの前記出力は、前記複数の論理部の前記第2への前記複数の入力の第2であり、前記複数の論理部の前記第2からの出力は、前記複数のバックエッジ発生装置のそれぞれからの前記出力である、請求項19に記載の方法。 - 前記制御インパルス発生装置は、平滑化フィルタと、リレー回路と、を備え
前記制御インパルス発生装置への入力は、前記平滑化フィルタへの入力であり、
前記平滑化フィルタからの出力は、前記リレー回路への入力であり、
前記リレー回路からの出力は、前記制御インパルス発生装置からの前記出力である、請求項2に記載の装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2011150834 | 2011-12-14 | ||
RU2011150834/08A RU2491570C1 (ru) | 2011-12-14 | 2011-12-14 | Квадратурный компенсатор импульсных помех |
PCT/US2012/069530 WO2013090593A1 (en) | 2011-12-14 | 2012-12-13 | Quadrature impulse noise remover |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015500616A true JP2015500616A (ja) | 2015-01-05 |
JP2015500616A5 JP2015500616A5 (ja) | 2015-07-16 |
Family
ID=47522920
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014547434A Pending JP2015500616A (ja) | 2011-12-14 | 2012-12-13 | 直交インパルス性ノイズ除去装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US9191048B2 (ja) |
EP (1) | EP2792077B1 (ja) |
JP (1) | JP2015500616A (ja) |
CA (1) | CA2859448A1 (ja) |
RU (1) | RU2491570C1 (ja) |
WO (1) | WO2013090593A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9960867B1 (en) * | 2017-04-18 | 2018-05-01 | Topcon Positioning Systems, Inc. | Method and apparatus for estimating the current signal-to-thermal noise ratio and signal-to-pulse noise ratio |
RU2736625C1 (ru) * | 2020-04-17 | 2020-11-19 | Акционерное общество «Всероссийский научно-исследовательский институт радиотехники» (АО «ВНИИРТ») | Способ защиты эхо-сигналов от несинхронных импульсных помех в приемном канале радиолокационных станций и устройство для его осуществления |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5212827A (en) * | 1991-02-04 | 1993-05-18 | Motorola, Inc. | Zero intermediate frequency noise blanker |
JPH06509923A (ja) * | 1992-06-12 | 1994-11-02 | サムスン エレクトロニクス カンパニー リミテッド | テレビジョン受信機のための雑音減少装置及び方法 |
JPH0946254A (ja) * | 1995-07-27 | 1997-02-14 | Matsushita Electric Ind Co Ltd | 受信装置 |
WO2007049552A1 (ja) * | 2005-10-25 | 2007-05-03 | Matsushita Electric Industrial Co., Ltd. | 音声信号復調装置 |
JP2012244461A (ja) * | 2011-05-20 | 2012-12-10 | Icom Inc | 通信機、通信機の制御方法及びコンピュータプログラム |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4311963A (en) * | 1978-07-18 | 1982-01-19 | Matsushita Electric Industrial Co., Ltd. | Noise pulse suppressing system |
US5826180A (en) * | 1994-08-08 | 1998-10-20 | Nice Systems Ltd. | Near homodyne radio frequency receiver |
RU2100903C1 (ru) * | 1996-01-24 | 1997-12-27 | Владимир Васильевич Перьков | Способ компенсации внутриканальных аддитивных радиопомех в приемниках амплитудно-модулированных, частотно- и фазоманипулированных радиосигналов и устройство для его осуществления |
US6577851B1 (en) * | 1999-11-16 | 2003-06-10 | Motorola, Inc. | Impulse noise blanker |
US7236545B2 (en) | 2001-06-08 | 2007-06-26 | Broadcom Corporation | Chip blanking and processing in SCDMA to mitigate impulse and burst noise and/or distortion |
US7103122B2 (en) | 2001-08-23 | 2006-09-05 | Pioneer Corporation | Noise canceller |
US7336939B2 (en) * | 2003-05-21 | 2008-02-26 | Broadcom Corporation | Integrated tracking filters for direct conversion and low-IF single conversion broadband filters |
US7706542B2 (en) * | 2005-03-28 | 2010-04-27 | Pioneer Corporation | Noise removal device |
US7573959B2 (en) | 2005-12-25 | 2009-08-11 | Mediatek Inc. | Method and apparatus for removing impulse noise |
-
2011
- 2011-12-14 RU RU2011150834/08A patent/RU2491570C1/ru not_active IP Right Cessation
-
2012
- 2012-12-13 JP JP2014547434A patent/JP2015500616A/ja active Pending
- 2012-12-13 WO PCT/US2012/069530 patent/WO2013090593A1/en active Application Filing
- 2012-12-13 EP EP12813188.5A patent/EP2792077B1/en active Active
- 2012-12-13 US US14/343,641 patent/US9191048B2/en active Active
- 2012-12-13 CA CA2859448A patent/CA2859448A1/en not_active Abandoned
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5212827A (en) * | 1991-02-04 | 1993-05-18 | Motorola, Inc. | Zero intermediate frequency noise blanker |
JPH06509923A (ja) * | 1992-06-12 | 1994-11-02 | サムスン エレクトロニクス カンパニー リミテッド | テレビジョン受信機のための雑音減少装置及び方法 |
JPH0946254A (ja) * | 1995-07-27 | 1997-02-14 | Matsushita Electric Ind Co Ltd | 受信装置 |
WO2007049552A1 (ja) * | 2005-10-25 | 2007-05-03 | Matsushita Electric Industrial Co., Ltd. | 音声信号復調装置 |
JP2012244461A (ja) * | 2011-05-20 | 2012-12-10 | Icom Inc | 通信機、通信機の制御方法及びコンピュータプログラム |
Also Published As
Publication number | Publication date |
---|---|
EP2792077A1 (en) | 2014-10-22 |
EP2792077B1 (en) | 2017-07-05 |
CA2859448A1 (en) | 2013-06-20 |
RU2011150834A (ru) | 2013-06-20 |
US9191048B2 (en) | 2015-11-17 |
US20140226769A1 (en) | 2014-08-14 |
RU2491570C1 (ru) | 2013-08-27 |
WO2013090593A1 (en) | 2013-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4975085B2 (ja) | 受信装置および方法 | |
US8077820B2 (en) | Detection of frequency correction bursts and the like | |
JPWO2008126356A1 (ja) | Ofdm受信装置及びofdm受信方法 | |
KR102341877B1 (ko) | 송신기와 수신기 및 해당 방법들 | |
KR101096635B1 (ko) | 주파수 오프셋 에러 보상 장치 및 이를 포함하는 수신기 | |
JP2017111143A (ja) | アーチファクト信号を低減する、信号の、特に、cdma信号のノイズ分布の整形 | |
US20180249472A1 (en) | Co-channel interference cancellation method and apparatus | |
KR101495473B1 (ko) | 비인과적 직교 주파수 분할 다중 테이퍼진 피크 억제 | |
JP2015500616A (ja) | 直交インパルス性ノイズ除去装置 | |
JP2007104589A (ja) | 動的dcオフセット除去装置及び動的dcオフセット除去方法 | |
JP2010050834A (ja) | Ofdmデジタル信号等化装置、等化方法及び中継装置 | |
JP2015204572A (ja) | 通信システム、受信装置および半導体装置 | |
JP2011199391A (ja) | 伝送路応答推定器 | |
JP6367159B2 (ja) | 送受信機 | |
TW201742382A (zh) | 脈衝雜訊偵測電路與方法 | |
JP2010252249A (ja) | 受信装置及びノイズ除去方法 | |
JP6297244B1 (ja) | 受信装置 | |
JP2008079117A (ja) | 受信装置、中継装置のサンプリングクロック制御方法 | |
JP6289598B2 (ja) | 受信装置 | |
JP6374476B2 (ja) | 受信装置 | |
JP6092687B2 (ja) | 受信装置 | |
JP2012044483A (ja) | 受信装置および受信方法 | |
CN111064685A (zh) | 一种载波同步方法、装置及设备 | |
JP2008312186A (ja) | Ofdm受信装置用のマルチパス遅延量推定装置、ofdm受信装置およびデジタル放送受信装置 | |
JP2017077022A (ja) | 受信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140711 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150527 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150527 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20150527 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20150629 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150707 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150901 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151201 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160809 |