JP2015225868A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】導電性突起物同士を熱圧着すると半導体基板間で位置ずれが生じやすく、半導体基板間の隙間に導電性突起物がマイグレーションで伸びてショートしやすくなる。【解決手段】第１半導体基板上に、第１絶縁膜と、前記第１絶縁膜を貫通するとともに前記第１絶縁膜の表面に対して低い表面を有する第１コンタクトプラグと、を形成する工程と、第２半導体基板上に、第２絶縁膜と、前記第２絶縁膜を貫通するとともに前記第２絶縁膜の表面に対して低い表面を有する第２コンタクトプラグと、を形成する工程と、前記第１絶縁膜と前記第２絶縁膜とを貼り合わせるとともに、加熱により前記第１コンタクトプラグと前記第２コンタクトプラグとを膨張させて接合させる工程と、を含む。【選択図】図１

Description

本発明は、半導体装置の製造方法に関する。

高機能のチップを作るため、例えば、貫通電極（ＴＳＶ；Through Substrate Via）を有する複数の半導体基板を積み重ねて実装したＣＯＣ（Chip on Chip）という手法を用いる場合がある。ＣＯＣは、複数の半導体基板を貼り合わせて接合することで製造することができる。複数の半導体基板を貼り合わせて接合する方法として、例えば、上部半導体基板と下部半導体基板のそれぞれの対向面に導電性突起物（ヴィアコンタクト、バンプ、電極、端子等）を形成し、高温高圧下で導電性突起物同士を熱圧着する方法がある（例えば、特許文献１〜３参照）。

特開２００６−３１９２４３号公報 特開２００２−１９８４８５号公報 特開２００５−２３６２４５号公報

以下の分析は、本願発明者により与えられる。

しかしながら、導電性突起物同士を熱圧着する方法では、以下のような問題がある。第１に、導電性突起物同士を熱圧着すると、導電性突起物の熱膨張や、基板の搬送によって半導体基板間で位置ずれが生じやすいといった問題がある。第２に、導電性突起物同士を熱圧着すると、半導体基板間の隙間に導電性突起物がマイグレーション（ストレスマイグレーション、エレクトロマイグレーション）で伸び、導電性突起物間が繋がってショートしやすくなるといった問題がある。

本発明の一視点においては、半導体装置の製造方法において、第１半導体基板上に、第１絶縁膜と、前記第１絶縁膜を貫通するとともに前記第１絶縁膜の表面に対して凹んだ表面を有する第１コンタクトプラグと、を形成する工程と、第２半導体基板上に、第２絶縁膜と、前記第２絶縁膜を貫通するとともに前記第２絶縁膜の表面に対して凹んだ表面を有する第２コンタクトプラグと、を形成する工程と、前記第１絶縁膜と前記第２絶縁膜とを貼り合わせるとともに、加熱により前記第１コンタクトプラグと前記第２コンタクトプラグとを膨張させて接合させる貼り合わせ工程と、を含むことを特徴とする。

本発明によれば、コンタクトプラグ同士の位置ずれを防止することができ、高い位置精度の接合が可能となる。また、絶縁膜間に隙間がなく、コンタクトプラグのマイグレーションを防止することができる。

本発明の実施形態１に係る半導体装置の製造方法を模式的に示したフローチャートである。 本発明の実施形態１に係る半導体装置の製造方法を模式的に示した工程断面図である。 本発明の実施形態１に係る半導体装置の製造方法を模式的に示した図２に続く工程断面図である。 本発明の実施形態１に係る半導体装置の製造方法を模式的に示した図３に続く工程断面図である。 本発明の実施形態１に係る半導体装置の製造方法において接合用コンタクトプラグを形成した後の構成を模式的に示した拡大部分断面図である。 本発明の実施形態１に係る半導体装置の製造方法において接合用コンタクトプラグを形成した後の半導体基板のグローバル段差及び局所段差を測定するためのサンプルの平面構成を模式的に示した平面図である。 本発明の実施形態１に係る半導体装置の製造方法において接合用のコンタクトプラグを形成した後の半導体基板のグローバル段差の測定結果を示したグラフである。 本発明の実施形態１に係る半導体装置の製造方法において接合用のコンタクトプラグを形成した後の半導体基板の局所段差の測定結果を示した写真及びグラフである。 比較例に係る半導体装置の製造方法により第１半導体基板と第２半導体基板とを接合したときの２つの例を模式的に示した断面図である。 本発明の実施形態１に係る半導体装置の製造方法を応用した第１変形例のウェハ同士を接合する模式的に示した斜視図である。 本発明の実施形態１に係る半導体装置の製造方法を応用した第２変形例の第１半導体基板の構成を模式的に示した断面図である。 本発明の実施形態１に係る半導体装置の製造方法を応用した第２変形例の第２半導体基板の構成を模式的に示した断面図である。 本発明の実施形態１に係る半導体装置の製造方法を応用した第２変形例の第１半導体基板と第２半導体基板との位置合わせた時の状態を模式的に示した断面図である。 本発明の実施形態１に係る半導体装置の製造方法を応用した第２変形例の第１半導体基板と第２半導体基板とを貼り合わせて第２半導体基板の裏面を切削した時の状態を模式的に示した断面図である。 本発明の実施形態１に係る半導体装置の製造方法を応用した第３変形例の半導体基板の積層体を配線基板に実装したときの構成を模式的に示した断面図である。 本発明の実施形態２に係る半導体装置の製造方法を模式的に示したフローチャートである。 本発明の実施形態２に係る半導体装置の製造方法における貼り合わせの際の保護絶縁膜の状態の変化を模式的に示した工程断面図である。

［実施形態１］
本発明の実施形態１に係る半導体装置の製造方法について図面を用いて説明する。図１は、本発明の実施形態１に係る半導体装置の製造方法を模式的に示したフローチャートである。図２〜図４は、本発明の実施形態１に係る半導体装置の製造方法を模式的に示した工程断面図である。図５は、本発明の実施形態１に係る半導体装置の製造方法において接合用コンタクトプラグを形成した後の構成を模式的に示した拡大部分断面図である。

実施形態１に係る半導体装置の製造方法は、第１半導体基板１０及び第２半導体基板２０のそれぞれに保護絶縁膜１１、２１及び接合用コンタクトプラグ１４、２４を形成し、その後、第１半導体基板１０と第２半導体基板２０とを熱圧着処理で貼り合わせて接合する方法である。実施形態１に係る半導体装置の製造方法は、以下のようにして行う。なお、第１半導体基板１０及び第２半導体基板２０には半導体素子（図示せず）及び回路（図示せず）の一方又は両方が形成されているものとする。

まず、第１半導体基板１０及び第２半導体基板２０に接合用コンタクトプラグ１４、２４を形成する工程として、以下の工程（図１のステップＡ１〜Ａ６、ステップＢ１〜Ｂ６）を行う。以下では、第１半導体基板１０をベースに説明するが、第２半導体基板２０についても同様である。

［ヴィア形成］
まず、第１半導体基板１０の表面１０ａ上に保護絶縁膜１１（例えば、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜、カーボン含有シリコン酸化膜、カーボン含有シリコン窒化膜等）を成膜し、その後、リソグラフィ技術及びドライエッチング技術を用いて、保護絶縁膜１１の所定の位置に、第１半導体基板１０に通ずるヴィア１２を形成する（図１のステップＡ１、Ｂ１、図２（Ａ）参照）。

［バリア膜形成］
次に、ヴィア１２の底面１２ａ及び側面１２ｂを含む保護絶縁膜１１の表面１１ａにバリア膜１３（例えば、ＴａＮ、ＴｉＮ、ＷＮ等）を薄く成膜する（図１のステップＡ２、Ｂ２、図２（Ｂ）参照）。

［シード膜形成］
次に、バリア膜１３の表面（ヴィア１２の底面１２ａ及び側面１２ｂの表面も含む）に、スパッタによりシード膜１４ａ（例えば、銅）を薄く成膜する（図１のステップＡ３、Ｂ３、図２（Ｃ）参照）。

［めっき膜形成］
次に、バリア膜１３の表面（ヴィア１２内の部分も含む）に、電界めっき処理によりヴィア１２を埋設するようにめっき膜１４ｂ（シード膜１４ａを含む、例えば、銅）を成膜する（図１のステップＡ４、Ｂ４、図３（Ａ）参照）。

なお、めっき膜１４ｂ（シード膜１４ａを含む）は、銅以外にもニッケル、アルミニウム、タングステン、チタン、スズ、銀等の他の金属材料や、それらの金属の複合材料を用いてもよい。ステップＡ３及びステップＡ４は、めっき膜１４ｂ（シード膜１４ａを含む）に使用する材料に応じて違う工程となってもよい。

［平坦化（ＣＭＰ）］
次に、ＣＭＰ（Chemical Mechanical Polishing）により、保護絶縁膜１１の表面１１ａが露出するまでめっき膜（図３（Ａ）の１４ｂ）を研磨し平坦化することによって接合用コンタクトプラグ１４を形成し、その後、アルカリ有機洗浄薬液を用いて保護絶縁膜１１の表面１１ａを洗浄する（図１のステップＡ５、Ｂ５、図３（Ｂ）参照）。

ここで、保護絶縁膜１１の表面１１ａの平坦度（「グローバル段差」と称す）を任意の点から１ｍｍの範囲で７ｎｍ以下（好ましくは５ｎｍ以下）とし、保護絶縁膜１１の表面１１ａに対する接合用コンタクトプラグ１４の表面１４ｃとの段差（「局所段差」と称す；図５のＬ）が所定値となるように、研磨条件（例えば、スラリー、研磨時間、研磨圧力など）を調整する。局所段差Ｌは、保護絶縁膜１１の膜厚の０．０１〜０．５％とし、望ましくは保護絶縁膜１１の膜厚の０．０２〜０．３３％である。局所段差Ｌが保護絶縁膜１１の膜厚の０．５％を超えると接合用コンタクトプラグ１４、２４の膨張が不足して接合できない。一方、局所段差Ｌが保護絶縁膜１１の膜厚の０．０１％未満となると接合用コンタクトプラグ１４、２４の膨張による応力が大きくなり、保護絶縁膜１１、２１間に剥がれが生じて保護絶縁膜１１、２１間に隙間ができてマイグレーションの原因となる可能性がある。接合用コンタクトプラグの高さが５００ｎｍの場合、局所段差Ｌは、０．０５〜２．５ｎｍとし、好ましくは０．１〜１．６５ｎｍである。また、保護絶縁膜１１の表面１１ａのバリア膜１３を研磨するときにコロイダルシリカを含有するスラリーにＨ_２Ｏ_２を添加して、接合用コンタクトプラグ１４の表面１４ｃを保護絶縁膜１１の表面１１ａよりリセス（凹みを形成）させる。スラリーには、ＢＴＡ（Benzo Triazole；ベンゾトリアゾール）等のＣｕ腐食防止剤を含有しないスラリーを用いることが望ましい。

また、接合用コンタクトプラグ１４がＣｕの場合、アルカリ系有機洗浄薬液を用いて洗浄を行うことで、Ｃｕの表面に膜厚が１ｎｍ程度のＣｕ_２Ｏからなる保護膜が形成される。

［裏面エッチ・洗浄］
次に、裏面エッチ装置を用いて第１半導体基板１０の裏面（表面１１ａに対して反対側の面）に付着しためっき膜（図示せず、図３（Ａ）の１４ｂと同様な膜）を除去し、その後、第１半導体基板１０を純水で洗浄する（図１のステップＡ６、Ｂ６参照）。

次に、第１半導体基板１０と第２半導体基板２０とを貼り合わせる工程として、以下の工程（図１のステップＣ１〜Ｃ２）を行う。

［コンタクトプラグ位置合わせ］
まず、第１半導体基板１０の接合用コンタクトプラグ１４と、第２半導体基板２０の接合用コンタクトプラグ２４とを向き合うようにして位置合わせする（図１のステップＣ１、図４（Ａ）参照）。

［熱圧着処理（コンタクトプラグ接合）］
次に、位置合わせした第１半導体基板１０と第２半導体基板２０とを合わせた状態で熱圧着処理することによって第１半導体基板１０と第２半導体基板２０とを貼り合わせて接合する（図１のステップＣ２、図４（Ｂ）参照）。

ここで、熱圧着処理では、熱圧着接合装置を用いて半導体基板１０、２０同士を上下から圧力を加えて２００〜３５０℃の範囲で１０〜６０分の熱処理を行う。熱圧着処理によって、保護絶縁膜１１、２１を接合するとともに、接合用コンタクトプラグ１４、２４を膨張させて接合する。

また、接合用コンタクトプラグ１４、２４の表面（図４（Ａ）の１４ｃ、２４ｃ）は図４（Ａ）の段階で純度の高い状態となっているため、熱圧着処理により接合用コンタクトプラグ１４、２４の表面１４ｃ、２４ｃが互いに接合して一体化してコンタクトプラグ接合面３１が形成される。保護絶縁膜１１、２１の表面（図４（Ａ）の１１ａ、２１ａ）についても、熱圧着処理により互いに接合して一体化して絶縁膜接合面３０が形成される。

さらに、接合用コンタクトプラグ１４、２４の膨張量は、『プラグの高さ×温度×熱膨張係数』から算出できる。

なお、絶縁膜同士の接合は、チップ単位で接合する場合では知られておらず、絶縁膜同士の接合を用いて半導体基板ほどの大面積の接合は行われていなかった。発明者は、絶縁膜同士の接合を半導体基板の貼り合わせに使用することを思い立ち、数々の検討の結果、上記保護絶縁膜の表面の平坦度は１ｍｍの範囲での段差（グローバル段差）を７ｎｍ以下にし、かつ、保護絶縁膜１１、２１の膜厚が５００ｎｍの場合、局所段差が０．０５〜２．５ｎｍ、さらに好ましくは０．１〜１．６５ｎｍのときに、貼り合わせが好ましいことを見出した。

次に、本発明の実施形態１に係る半導体装置の製造方法において接合用のコンタクトプラグを形成した後の半導体基板のグローバル段差及び局所段差の計測結果について説明する。図６は、本発明の実施形態１に係る半導体装置の製造方法において接合用コンタクトプラグを形成した後の半導体基板のグローバル段差及び局所段差を測定するためのサンプルの平面構成を模式的に示した平面図である。図７は、本発明の実施形態１に係る半導体装置の製造方法において接合用のコンタクトプラグを形成した後の半導体基板のグローバル段差の測定結果を示したグラフである。図８は、本発明の実施形態１に係る半導体装置の製造方法において接合用のコンタクトプラグを形成した後の半導体基板の局所段差の測定結果を示した写真及びグラフである。

実施形態１に係る半導体装置の製造方法におけるステップＡ１〜ステップＡ６により図６のような接合面（保護絶縁膜の表面１１ａ、接合用コンタクトプラグの表面１４ｃ、配線表面１４ｄ（断面は接合用コンタクトプラグ１４と同様））を有する半導体基板をサンプルとしてグローバル段差及び局所段差を計測した。なお、保護絶縁膜はシリコン酸化膜であり、接合用コンタクトプラグ及び配線は銅である。計測の結果、グローバル段差（保護絶縁膜の表面１１ａの平坦度）は、任意の点から１ｍｍの範囲で６．３ｎｍであった（図７参照）。また、局所段差（保護絶縁膜の表面１１ａに対する接合用コンタクトプラグの表面１４ｃとの段差）は、２．１ｎｍであった（図８参照）。

次に、発明者が検討した比較例に係る半導体装置の製造方法の問題点について図面を用いて説明する。図９は、比較例に係る半導体装置の製造方法により第１半導体基板と第２半導体基板とを接合したときの２つの例を模式的に示した断面図である。

比較例に係る半導体装置の製造方法では、貼り合わせ前の段階で、図９（Ａ）、（Ｂ）のように、第１半導体基板１０上の保護絶縁膜１１から接合用コンタクトプラグ１５が突出している。同様に、第２半導体基板２０上の保護絶縁膜２１からも接合用コンタクトプラグ２５が突出している。保護絶縁膜１１、２１から突出した接合用コンタクトプラグ１５と接合用コンタクトプラグ２５とを対向して貼り合わせた後、高い温度で熱しながら圧力をかけることにより接合用コンタクトプラグ１５、２５同士を接合させた場合、保護絶縁膜１１、２１間の隙間に接合用コンタクトプラグ１５、２５がマイグレーションで伸びて隣り合う接合用コンタクトプラグ１５、２５間でショートが起きやすく（図９（Ａ）参照）、搬送時の振動や熱膨張によって位置ずれが生じやすい（図９（Ｂ）参照）。

次に、本発明の実施形態１に係る半導体装置の製造方法の応用例について図面を用いて説明する。図１０は、本発明の実施形態１に係る半導体装置の製造方法を応用した第１変形例のウェハ同士を接合する模式的に示した斜視図である。図１１は、本発明の実施形態１に係る半導体装置の製造方法を応用した第２変形例の第１半導体基板の構成を模式的に示した断面図である。図１２は、本発明の実施形態１に係る半導体装置の製造方法を応用した第２変形例の第２半導体基板の構成を模式的に示した断面図である。図１３は、本発明の実施形態１に係る半導体装置の製造方法を応用した第２変形例の第１半導体基板と第２半導体基板との位置合わせた時の状態を模式的に示した断面図である。図１４は、本発明の実施形態１に係る半導体装置の製造方法を応用した第２変形例の第１半導体基板と第２半導体基板とを貼り合わせて第２半導体基板の裏面を切削した時の状態を模式的に示した断面図である。図１５は、本発明の実施形態１に係る半導体装置の製造方法を応用した第３変形例の半導体基板の積層体を配線基板に実装したときの構成を模式的に示した断面図である。

［第１変形例］
貼り合わせは、個片化した半導体基板（半導体チップ）同士を貼り合わせることも可能であるが、重ね合わせ精度の観点から、図１０のようにウェハ５０、５１（ステップＡ１〜Ａ６により製造したウェハ）同士を貼り合わせることが好ましい。なお、図１０では、保護絶縁膜、バリア膜、接合用コンタクトプラグを省略している。

［第２変形例］
ステップＡ１〜Ａ６により図１１のようなセンスアンプなどのＣＭＯＳトランジスタが形成された第１半導体基板１０を製造し、ステップＢ１〜Ｂ６により図１２のようなＮＭＯＳトランジスタとキャパシタを備えるメモリが形成された第２半導体基板２０を製造し、その後、ステップＣ１により図１３のように第１半導体基板１０と第２半導体基板２０とを位置合わせし、その後、ステップＣ２により第１半導体基板１０と第２半導体基板２０とを貼り合わせて熱圧着処理を行い、その後、第１半導体基板１０の裏面側の基板１０ｂを研削し、外部と信号のやり取りを行うための貫通電極１０ｃを露出させる。ここで、貼り合わせる半導体基板はメモリを有する半導体基板同士でもよい。また、ステップＡ１〜Ａ６により基板１０ｂの上面に配された保護絶縁膜（図示せず）と、貫通電極１０ｃと接続された接合用コンタクトプラグ（図示せず）と、を形成し、その後、他の半導体基板（図示せず；ステップＢ１〜Ｂ６により製造された半導体基板）を貼り合わせて、熱圧着処理により貫通電極１０ｃ同士を電気的に接続することも可能である。なお、第１半導体基板１０と第２半導体基板２０との位置合わせでは、第１半導体基板１０の保護絶縁膜１１に位置決め凸部１６及び位置決め凹部１７を形成するとともに、第２半導体基板２０の保護絶縁膜２１に位置決め凸部２６及び位置決め凹部２７を形成しておき、位置決め凸部１６を位置決め凹部２７に挿入するとともに、位置決め凸部２６を位置決め凹部１７に挿入するようにしてもよい。なお、図１１〜図１３では局所段差（保護絶縁膜１１の表面に対する接合用コンタクトプラグ１４の表面との段差）及びバリア膜を省略している。

［第３変形例］
実施形態１に係る半導体装置の製造方法により図１５のようにロジックチップ７０、メモリチップ８０、９０、１００、１１０を積層して貼り合わせることができる。配線基板６０の接続パッド６４上にバンプ７５を介してロジックチップ７０がフリップチップ実装されている。ロジックチップ７０上の保護絶縁膜７１及び接合用コンタクトプラグ７４は、メモリチップ８０の保護絶縁膜８１ａ及び接合用コンタクトプラグ８４ａと貼り合わされている。メモリチップ８０の保護絶縁膜８１ｂ及び接合用コンタクトプラグ８４ｂは、メモリチップ９０の保護絶縁膜９１ａ及び接合用コンタクトプラグ９４ａと貼り合わされている。メモリチップ９０の保護絶縁膜９１ｂ及び接合用コンタクトプラグ９４ｂは、メモリチップ１００の保護絶縁膜１０１ａ及び接合用コンタクトプラグ１０４ａと貼り合わされている。メモリチップ９０の保護絶縁膜９１ｂ及び接合用コンタクトプラグ９４ｂは、メモリチップ１００の保護絶縁膜１０１ａ及び接合用コンタクトプラグ１０４ａと貼り合わされている。メモリチップ１００の保護絶縁膜１０１ｂ及び接合用コンタクトプラグ１０４ｂは、メモリチップ１１０の保護絶縁膜１１１及び接合用コンタクトプラグ１１４と貼り合わされている。チップ７０、８０、９０、１００、１１０のそれぞれは、貫通電極７０ａ、８０ａ、９０ａ、１００ａ、及び、接合用コンタクトプラグ７４、８４ａ、８４ｂ、９４ａ、９４ｂ、１０４ａ、１０４ｂ、１１４を通じて電気的に接続されており、バンプ７５、接続パッド６４を通じて配線基板６０とも電気的に接続される。なお、最上段のメモリチップ１１０には、貫通電極を設けなくてもよい。

なお、配線基板６０は、下面にランド６１及び絶縁膜６２が形成されており、ランド６１上にはんだボール６３が形成されており、上面に接続パッド６４及び絶縁膜６５が形成されている。また、配線基板６０とロジックチップ７０との間には、アンダーフィル樹脂１２０が充填されている。また、チップ７０、８０、９０、１００、１１０は、配線基板６０上にて、封止樹脂１２１によって封止されている。さらに、図１５では、バリア膜を省略している。

実施形態１によれば、貼り合わせる半導体基板１０、２０の保護絶縁膜１１、２１の表面１１ａ、２１ａに対して接合用コンタクトプラグ１４、２４の表面１４ｃ、２４ｃより低くし、保護絶縁膜１１、２１同士を接合して、接合用コンタクトプラグ１４、２４同士を膨張させて接合することにより、接合用コンタクトプラグ１４、２４同士の位置ずれを防止することができ、高い位置精度の接合が可能となる。また、実施形態１によれば、保護絶縁膜１１、２１同士が接合しているので、保護絶縁膜１１、２１間に隙間がなく、接合用コンタクトプラグ１４、２４のマイグレーションを防止することができる。また、実施形態１によれば、保護絶縁膜１１、２１の表面１１ａ、２１ａのプラズマ処理を行わなくてもよいので、汚染物による絶縁膜同士の接合面が汚染されることがなく、接合時のコストが削減できる。さらに、実施形態１によれば、低い温度での接合が可能となり、デバイスの特性悪化を防ぐことができる。

［実施形態２］
本発明の実施形態２に係る半導体装置の製造方法について図面を用いて説明する。図１６は、本発明の実施形態２に係る半導体装置の製造方法を模式的に示したフローチャートである。

実施形態２は、実施形態１の変形例であり、貼り合わせ工程における熱圧着処理（図１のステップＣ２）の代わりにプラズマ処理及び熱処理を行うようにしたものである。なお、第１半導体基板及び第２半導体基板の接合用コンタクトプラグ形成工程（ステップＡ１〜Ａ６、ステップＢ１〜Ｂ６）及びグローバル段差並びに局所段差については、実施形態１と同様である。

接合用コンタクトプラグ形成工程（ステップＡ１〜Ａ６、ステップＢ１〜Ｂ６）の後、第１半導体基板１０と第２半導体基板２０とを貼り合わせる工程として、以下の工程（図１６のステップＤ１〜Ｄ３）を行う。

まず、半導体基板１０、２０の保護絶縁膜１１、２１の表面１１ａ、２１ａにプラズマ処理を行う（ステップＤ１；参考として図４（Ａ）参照）。

ここで、プラズマ処理では、大気圧に対して減圧した減圧雰囲気（例えば、５００ｍＴ（６６．６５Ｐａ））でマイクロ波により生成されたプラズマ（例えば、３０Ｗ）を照射することで、保護絶縁膜１１、２１の表面１１ａ、２１ａを活性化することができる。このとき、接合用コンタクトプラグ１４、２４の表面も酸化膜等が除去され、純度の高い表面となり、接合されやすくなる。プラズマとして、例えば、Ｎ_２プラズマ、Ｏ_２プラズマ、Ｈ_２プラズマ、ＮＨ_３プラズマ等を用いることができる。

［コンタクトプラグ位置合わせ］
次に、常圧雰囲気にして、第１半導体基板１０の接合用コンタクトプラグ１４と、第２半導体基板２０の接合用コンタクトプラグ２４とを向き合うようにして位置合わせして、接触させる（図１６のステップＤ２、参考として図４（Ａ）参照）。

ここで、保護絶縁膜１１、２１同士を接触させることで、活性化している保護絶縁膜１１、２１の表面１１ａ、２１ａが共有結合を形成し、保護絶縁膜１１、２１が一体化する。

［アニール］
次に、位置合わせした第１半導体基板１０と第２半導体基板２０とを合わせた状態で、アニール炉を用いて比較的低い温度（例えば、２００℃〜３００℃）のバッチ処理で１時間アニールすることによって、第１半導体基板１０と第２半導体基板２０とを貼り合わせて接合する（図１６のステップＤ３、図４（Ｂ）参照）。

これにより、絶縁膜接合面３０の接合強度がさらに向上するとともに、接合用コンタクトプラグ１４、２４が膨張し、接合用コンタクトプラグ１４、２４同士が接触して接合する。

なお、半導体基板同士の貼り合わせは、絶縁膜接合面３０が受け持ち、電気的接続をコンタクトプラグ接合面３１が受け持っているため、必ずしも、接合用コンタクトプラグ１４、２４同士を向き合わせる必要はない。すなわち、接合用コンタクトプラグ１４又は２４と配線との組合せ、又は、配線と配線との組合せでもよく、さらに、接合用コンタクトプラグ１４又は２４に対向して、ヴィアコンタクトプラグや配線が無い個所があってもよい。

次に、保護絶縁膜１１、２１の表面１１ａ、２１ａの活性化ついて図面を用いて説明する。図１７は、本発明の実施形態２に係る半導体装置の製造方法における貼り合わせの際の保護絶縁膜の状態の変化を模式的に示した工程断面図である。

保護絶縁膜１１、２１がシリコン酸化膜の場合、図１７（Ａ）のように、大気中に放置された保護絶縁膜１１の表面１１ａと保護絶縁膜２１の最表面のＳｉＯ_２分子４０の結合手４２には終端原子４１（酸素、水素等）が結合しているが、減圧雰囲気の下、プラズマを照射することで、図１７（Ｂ）のように、終端原子４１が取り除かれＳｉＯ_２分子４０の結合手４２が未結合の状態となる。このようにＳｉＯ_２分子４０の結合手４２を未結合の状態とすることを、表面を活性化すると称する。減圧雰囲気を保持したまま、第２半導体基板２０に第１半導体基板１０を接触させることで、図１７（Ｃ）のように、保護絶縁膜１１、２１の結合手４２同士が共有結合を形成し、保護絶縁膜１１、２１が一体化して、結合面４３が形成される。

実施形態２によれば、接合用コンタクトプラグ１４、２４同士を接合した後に、接合用コンタクトプラグ１４、２４同士を接合することで、次工程への搬送時の振動や熱膨張による応力によりズレが発生することがなくなり、接合用コンタクトプラグ１４、２４同士を接合する際に位置ずれを防止でき、高い位置精度の接合が可能となる。また、実施形態２によれば、保護絶縁膜１１、２１同士を接合した後に接合用コンタクトプラグ１４、２４同士の接合を行うので、保護絶縁膜１１、２１同士に隙間を作ることなく、半導体基板１０、２０同士の接合の際にマイグレーションを防止することができる。また、実施形態２によれば、実施形態１よりも保護絶縁膜１１、２１同士の接合が強固になる。また、実施形態２によれば、接合用コンタクトプラグ１４、２４の表面１４ｃ、２４ｃはプラズマ処理により純度の高い表面となっているため、２００〜３００℃の低温熱処理でも接合することができるので、デバイスの特性劣化を抑えることができる。さらに、実施形態２によれば、熱処理をバッチで行えるので、枚様式に比べ、１枚当たり短時間の熱処理ができ、生産性を向上させることができ、製造コストを抑えることができる。つまり、電極同士のみを接合させる技術では高温（３００〜４００℃）でウェハ一枚ごとに長時間（３０分／１枚）熱処理を行っていたため熱処理時間で２５枚で１２．５時間かかっていたが、実施形態２によれば、複数のウェハをバッチで熱処理が行えるため、熱処理時間は２５枚でも１時間となり、製造コストを抑えることができる。

なお、本出願において図面参照符号を付している場合は、それらは、専ら理解を助けるためのものであり、図示の態様に限定することを意図するものではない。

（付記）
本発明の一視点においては、半導体装置の製造方法において、第１半導体基板上に、第１絶縁膜と、前記第１絶縁膜を貫通するとともに前記第１絶縁膜の表面に対して凹んだ表面を有する第１コンタクトプラグと、を形成する工程と、第２半導体基板上に、第２絶縁膜と、前記第２絶縁膜を貫通するとともに前記第２絶縁膜の表面に対して凹んだ表面を有する第２コンタクトプラグと、を形成する工程と、前記第１絶縁膜と前記第２絶縁膜とを貼り合わせるとともに、加熱により前記第１コンタクトプラグと前記第２コンタクトプラグとを膨張させて接合させる貼り合わせ工程と、を含むことを特徴とする。

本発明の前記半導体装置の製造方法において、前記第１コンタクトプラグの表面と前記第１絶縁膜の表面との差は、前記第１絶縁膜の膜厚の０．０１％以上かつ０．５％以下であり、前記第２コンタクトプラグの表面と前記第２絶縁膜の表面との差は、前記第２絶縁膜の膜厚の０．０１％以上、０．５％以下であることが好ましい。

本発明の前記半導体装置の製造方法において、前記第１コンタクトプラグの表面と前記第１絶縁膜の表面との差は、前記第１絶縁膜の膜厚の０．０２％以上かつ０．３３％以下であり、前記第２コンタクトプラグの表面と前記第２絶縁膜の表面との差は、前記第２絶縁膜の膜厚の０．０２％以上、０．３３％以下であることが好ましい。

本発明の前記半導体装置の製造方法において、前記第１絶縁膜及び前記第２絶縁膜のそれぞれの表面の平坦度は、任意の点から１ｍｍの範囲で７ｎｍ以下であることが好ましい。

本発明の前記半導体装置の製造方法において、前記第１絶縁膜及び前記第２絶縁膜のそれぞれの表面の平坦度は、任意の点から１ｍｍの範囲で５ｎｍ以下であることが好ましい。

本発明の前記半導体装置の製造方法において、前記貼り合わせ工程では、前記第１コンタクトプラグと前記第２コンタクトプラグとを接合させる際に前記第１半導体基板と前記第２半導体基板とを圧着させて加熱する熱圧着処理を行うことが好ましい。

本発明の前記半導体装置の製造方法において、前記熱圧着処理では、２００℃以上かつ３５０℃以下の温度に加熱することが好ましい。

本発明の前記半導体装置の製造方法において、前記貼り合わせ工程では、前記第１絶縁膜と前記第２絶縁膜とを貼り合わせる前に、前記第１絶縁膜の表面、及び、前記第２絶縁膜の表面のそれぞれに対してプラズマ処理を行うことが好ましい。

本発明の前記半導体装置の製造方法において、前記プラズマ処理では、前記第１絶縁膜の表面、及び、前記第２絶縁膜の表面のそれぞれに対してＮ_２、Ｏ_２、Ｈ_２、ＮＨ_３のうちの少なくとも１つを含むプラズマを照射することが好ましい。

本発明の前記半導体装置の製造方法において、前記プラズマ処理では、前記第１絶縁膜の表面、及び、前記第２絶縁膜の表面のそれぞれに対してＮ_２を含むプラズマを照射することが好ましい。

本発明の前記半導体装置の製造方法において、前記貼り合わせ工程では、前記第１コンタクトプラグと前記第２コンタクトプラグとを接合させる際に２００℃以上かつ３００℃以下の温度に加熱する熱処理を行うことが好ましい。

本発明の前記半導体装置の製造方法において、前記プラズマ処理は、大気圧に対して減圧した減圧雰囲気で行い、前記熱処理は、常圧雰囲気にした状態で行うことが好ましい。

本発明の前記半導体装置の製造方法において、前記第１絶縁膜及び前記第２絶縁膜は、それぞれシリコン酸化膜を含むことが好ましい。

本発明の前記半導体装置の製造方法において、前記第１コンタクトプラグ及び前記第２のコンタクトプラグは、それぞれＣｕを含むことが好ましい。

本発明の前記半導体装置の製造方法において、前記第１絶縁膜及び前記第１コンタクトプラグを形成する工程では、前記第１半導体基板上に第１膜厚の前記第１絶縁膜を形成する工程と、前記第１絶縁膜に第１ヴィアを形成し、前記第１ヴィア内を含む前記第１絶縁膜上に第１金属を形成する工程と、前記第１絶縁膜が露出するまで前記第１金属を除去することにより前記第１ヴィア内に前記第１金属からなる前記第１コンタクトプラグを形成する工程と、を含み、前記第２絶縁膜及び前記第２コンタクトプラグを形成する工程では、前記第２半導体基板上に第２膜厚の前記第２絶縁膜を形成する工程と、前記第２絶縁膜に第２ヴィアを形成し、前記第２ヴィア内を含む前記第２絶縁膜上の第２金属を形成する工程と、前記第２絶縁膜が露出するまで前記第２金属を除去することにより前記第２ヴィア内に前記第２金属からなる第２コンタクトプラグを形成する工程と、を含み、前記第１コンタクトプラグを形成する工程では、前記第１コンタクトプラグの表面が前記第１絶縁膜の表面よりも低くなるように前記第１金属を除去し、前記第２コンタクトプラグを形成する工程では、前記第２コンタクトプラグの表面が前記第２絶縁膜の表面よりも低くなるように前記第２金属を除去することが好ましい。

本発明の前記半導体装置の製造方法において、前記第１ヴィア及び前記第１金属を形成する工程では、前記第１ヴィアを形成した後であって前記第１金属を形成する前に、前記第１ヴィア内を含む前記第１絶縁膜上に第１バリア膜を形成し、前記第２ヴィア及び前記第２金属を形成する工程では、前記第２ヴィアを形成した後であって前記第２金属を形成する前に、前記第２ヴィア内を含む前記第２絶縁膜上に第２バリア膜を形成し、前記第１コンタクトプラグを形成する工程では、前記第１絶縁膜が露出するまで前記第１金属及び前記第１バリア膜を除去することにより前記第１ヴィア内に前記第１金属からなる前記第１コンタクトプラグを形成し、前記第２コンタクトプラグを形成する工程では、前記第２絶縁膜が露出するまで前記第２金属及び前記第２バリア膜を除去することにより前記第２ヴィア内に前記第２金属からなる前記第２コンタクトプラグを形成することが好ましい。

本発明の前記半導体装置の製造方法において、前記第１コンタクトプラグを形成する工程では、ＣＭＰにより前記第１金属及び前記第１バリア膜を除去し、前記第２コンタクトプラグを形成する工程では、ＣＭＰにより前記第２金属及び前記第２バリア膜を除去することが好ましい。

本発明の前記半導体装置の製造方法において、前記ＣＭＰでは、コロイダルシリカを含有するスラリーを用いることが好ましい。

本発明の前記半導体装置の製造方法において、前記スラリーは、Ｈ_２Ｏ_２が添加されていることが好ましい。

本発明の前記半導体装置の製造方法において、前記第１コンタクトプラグを形成する工程では、前記ＣＭＰを行った後に、洗浄薬液を用いて前記第１絶縁膜及び前記第１コンタクトプラグを洗浄し、前記第２コンタクトプラグを形成する工程では、前記ＣＭＰを行った後に、洗浄薬液を用いて前記第２絶縁膜及び前記第２コンタクトプラグを洗浄することが好ましい。

本発明の前記半導体装置の製造方法において、前記洗浄薬液は、アルカリ系有機洗浄薬液であることが好ましい。

なお、本発明の全開示（特許請求の範囲及び図面を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の全開示の枠内において種々の開示要素（各請求項の各要素、各実施形態ないし実施例の各要素、各図面の各要素等を含む）の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲及び図面を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。また、本願に記載の数値及び数値範囲については、明記がなくともその任意の中間値、下位数値、及び、小範囲が記載されているものとみなされる。

１０ 第１半導体基板
１０ａ 表面
１０ｂ 基板
１０ｃ 貫通電極
１０ｄ 裏面
１１ 保護絶縁膜
１１ａ 表面
１２ ヴィア
１２ａ 底面
１２ｂ 側面
１３ バリア膜
１４、１５ 接合用コンタクトプラグ
１４ａ シード膜
１４ｂ めっき膜
１４ｃ 表面
１４ｄ 配線表面
１６ 位置決め凸部
１７ 位置決め凹部
２０ 第２半導体基板
２０ａ 表面
２０ｄ 裏面
２１ 保護絶縁膜
２１ａ 表面
２２ 接合用ヴィア
２３ バリア膜
２４、２５ 接合用コンタクトプラグ
２４ｃ 表面
２６ 位置決め凸部
２７ 位置決め凹部
３０ 絶縁膜接合面
３１、３２ コンタクトプラグ接合面
４０ ＳｉＯ_２分子
４１ 終端原子（水素原子，酸素原子）
４２ 結合手
４３ 結合面
５０ 第１ウェハ
５１ 第２ウェハ
６０ 配線基板
６１ ランド
６２ 絶縁膜
６３ はんだボール
６４ 接続パッド
６５ 絶縁膜
７０ ロジックチップ
７０ａ 貫通電極
７１ 保護絶縁膜
７３ バリア膜
７４ 接合用コンタクトプラグ
７５ バンプ
８０ メモリチップ
８０ａ 貫通電極
８１ａ、８１ｂ 保護絶縁膜
８３ａ、８３ｂ バリア膜
８４ａ、８４ｂ 接合用コンタクトプラグ
９０ メモリチップ
９０ａ 貫通電極
９１ａ、９１ｂ 保護絶縁膜
９３ａ、９３ｂ バリア膜
９４ａ、９４ｂ 接合用コンタクトプラグ
１００ メモリチップ
１００ａ 貫通電極
１０１ａ、１０１ｂ 保護絶縁膜
１０３ａ、１０３ｂ バリア膜
１０４ａ、１０４ｂ 接合用コンタクトプラグ
１１０ メモリチップ
１１１ 保護絶縁膜
１１３ バリア膜
１１４ 接合用コンタクトプラグ
１２０ アンダーフィル樹脂
１２１ 封止樹脂

Claims (20)

1. 第１半導体基板上に、第１絶縁膜と、前記第１絶縁膜を貫通するとともに前記第１絶縁膜の表面に対して凹んだ表面を有する第１コンタクトプラグと、を形成する工程と、
   第２半導体基板上に、第２絶縁膜と、前記第２絶縁膜を貫通するとともに前記第２絶縁膜の表面に対して凹んだ表面を有する第２コンタクトプラグと、を形成する工程と、
   前記第１絶縁膜と前記第２絶縁膜とを貼り合わせるとともに、加熱により前記第１コンタクトプラグと前記第２コンタクトプラグとを膨張させて接合させる貼り合わせ工程と、
   を含むことを特徴とする半導体装置の製造方法。
2. 前記第１コンタクトプラグの表面と前記第１絶縁膜の表面との差は、前記第１絶縁膜の膜厚の０．０１％以上かつ０．５％以下であり、
   前記第２コンタクトプラグの表面と前記第２絶縁膜の表面との差は、前記第２絶縁膜の膜厚の０．０１％以上、０．５％以下であることを特徴とする請求項１記載の半導体装置の製造方法。
3. 前記第１コンタクトプラグの表面と前記第１絶縁膜の表面との差は、前記第１絶縁膜の膜厚の０．０２％以上かつ０．３３％以下であり、
   前記第２コンタクトプラグの表面と前記第２絶縁膜の表面との差は、前記第２絶縁膜の膜厚の０．０２％以上、０．３３％以下であることを特徴とする請求項２記載の半導体装置の製造方法。
4. 前記第１絶縁膜及び前記第２絶縁膜のそれぞれの表面の平坦度は、任意の点から１ｍｍの範囲で７ｎｍ以下であることを特徴とする請求項１乃至３のいずれか一に記載の半導体装置の製造方法。
5. 前記貼り合わせ工程では、前記第１コンタクトプラグと前記第２コンタクトプラグとを接合させる際に前記第１半導体基板と前記第２半導体基板とを圧着させて加熱する熱圧着処理を行うことを特徴とする請求項１乃至４のいずれか一に記載の半導体装置の製造方法。
6. 前記熱圧着処理では、２００℃以上かつ３５０℃以下の温度に加熱することを特徴とする請求項５記載の半導体装置の製造方法。
7. 前記貼り合わせ工程では、前記第１絶縁膜と前記第２絶縁膜とを貼り合わせる前に、前記第１絶縁膜の表面、及び、前記第２絶縁膜の表面のそれぞれに対してプラズマ処理を行うことを特徴とする請求項１乃至４のいずれか一に記載の半導体装置の製造方法。
8. 前記プラズマ処理では、前記第１絶縁膜の表面、及び、前記第２絶縁膜の表面のそれぞれに対してＮ_２、Ｏ_２、Ｈ_２、ＮＨ_３のうちの少なくとも１つを含むプラズマを照射することを特徴とする請求項７記載の半導体装置の製造方法。
9. 前記プラズマ処理では、前記第１絶縁膜の表面、及び、前記第２絶縁膜の表面のそれぞれに対してＮ_２を含むプラズマを照射することを特徴とする請求項８記載の半導体装置の製造方法。
10. 前記貼り合わせ工程では、前記第１コンタクトプラグと前記第２コンタクトプラグとを接合させる際に２００℃以上かつ３００℃以下の温度に加熱する熱処理を行うことを特徴とする請求項７又は８記載の半導体装置の製造方法。
11. 前記プラズマ処理は、大気圧に対して減圧した減圧雰囲気で行い、
    前記熱処理は、常圧雰囲気にした状態で行うことを特徴とする請求項１０記載の半導体装置の製造方法。
12. 前記第１絶縁膜及び前記第２絶縁膜は、それぞれシリコン酸化膜を含むことを特徴とする請求項１乃至１１のいずれか一に記載の半導体装置の製造方法。
13. 前記第１コンタクトプラグ及び前記第２のコンタクトプラグは、それぞれＣｕを含むことを特徴とする請求項１乃至１２のいずれか一に記載の半導体装置の製造方法。
14. 前記第１絶縁膜及び前記第１コンタクトプラグを形成する工程では、
    前記第１半導体基板上に第１膜厚の前記第１絶縁膜を形成する工程と、
    前記第１絶縁膜に第１ヴィアを形成し、前記第１ヴィア内を含む前記第１絶縁膜上に第１金属を形成する工程と、
    前記第１絶縁膜が露出するまで前記第１金属を除去することにより前記第１ヴィア内に前記第１金属からなる前記第１コンタクトプラグを形成する工程と、
    を含み、
    前記第２絶縁膜及び前記第２コンタクトプラグを形成する工程では、
    前記第２半導体基板上に第２膜厚の前記第２絶縁膜を形成する工程と、
    前記第２絶縁膜に第２ヴィアを形成し、前記第２ヴィア内を含む前記第２絶縁膜上の第２金属を形成する工程と、
    前記第２絶縁膜が露出するまで前記第２金属を除去することにより前記第２ヴィア内に前記第２金属からなる第２コンタクトプラグを形成する工程と、
    を含み、
    前記第１コンタクトプラグを形成する工程では、前記第１コンタクトプラグの表面が前記第１絶縁膜の表面よりも低くなるように前記第１金属を除去し、
    前記第２コンタクトプラグを形成する工程では、前記第２コンタクトプラグの表面が前記第２絶縁膜の表面よりも低くなるように前記第２金属を除去することを特徴とする請求項１乃至１３のいずれか一に記載の半導体装置の製造方法。
15. 前記第１ヴィア及び前記第１金属を形成する工程では、前記第１ヴィアを形成した後であって前記第１金属を形成する前に、前記第１ヴィア内を含む前記第１絶縁膜上に第１バリア膜を形成し、
    前記第２ヴィア及び前記第２金属を形成する工程では、前記第２ヴィアを形成した後であって前記第２金属を形成する前に、前記第２ヴィア内を含む前記第２絶縁膜上に第２バリア膜を形成し、
    前記第１コンタクトプラグを形成する工程では、前記第１絶縁膜が露出するまで前記第１金属及び前記第１バリア膜を除去することにより前記第１ヴィア内に前記第１金属からなる前記第１コンタクトプラグを形成し、
    前記第２コンタクトプラグを形成する工程では、前記第２絶縁膜が露出するまで前記第２金属及び前記第２バリア膜を除去することにより前記第２ヴィア内に前記第２金属からなる前記第２コンタクトプラグを形成することを特徴とする請求項１３又は１４記載の半導体装置の製造方法。
16. 前記第１コンタクトプラグを形成する工程では、ＣＭＰにより前記第１金属及び前記第１バリア膜を除去し、
    前記第２コンタクトプラグを形成する工程では、ＣＭＰにより前記第２金属及び前記第２バリア膜を除去することを特徴とする請求項１５記載の半導体装置の製造方法。
17. 前記ＣＭＰでは、コロイダルシリカを含有するスラリーを用いることを特徴とする請求項１６記載の半導体装置の製造方法。
18. 前記スラリーは、Ｈ_２Ｏ_２が添加されていることを特徴とする請求項１７記載の半導体装置の製造方法。
19. 前記第１コンタクトプラグを形成する工程では、前記ＣＭＰを行った後に、洗浄薬液を用いて前記第１絶縁膜及び前記第１コンタクトプラグを洗浄し、
    前記第２コンタクトプラグを形成する工程では、前記ＣＭＰを行った後に、洗浄薬液を用いて前記第２絶縁膜及び前記第２コンタクトプラグを洗浄することを特徴とする請求項１６又は１７記載の半導体装置の製造方法。
20. 前記洗浄薬液は、アルカリ系有機洗浄薬液であることを特徴とする請求項１９記載の半導体装置の製造方法。