JP2015225534A - アナログ出力回路 - Google Patents

Abstract

【課題】現状のバックアップ機能を損なうことなく、従来よりも用品物量を削減したアナログ出力回路を提供する。
【解決手段】アナログ出力回路５０Ａは、指令値を出力する制御装置１と前記指令値に基づき生成される操作信号により制御される被制御対象２との間で伝送可能に２重化されて接続されるアナログ入出力部１３ｘ，１３ｙと、アノードが第１のアナログ入出力部１３ｘの出力側と接続される一方、カソードが被制御対象の入力側と接続される第１のダイオード５１ｘと、アノードが第２のアナログ入出力部１３ｙの出力側と接続される一方、カソードが第１のアナログ入出力部１３ｘのカソードと被制御対象の入力側との間に設けられる接点と接続される第２のダイオード５１ｙと、一端がアナログ入出力部の操作信号入力側と接続され、他端が被制御対象の操作信号出力側と接続される第１の抵抗９とを具備する。
【選択図】 図１

Description

本発明は、アナログ出力回路に関する。

制御システムの一例である原子力発電所におけるプロセス制御システムでは、例えば、比例制御（Ｐ制御）、積分制御（Ｉ制御）、および微分制御（Ｄ制御）を用いた、いわゆるＰＩＤ（Proportional Integral Derivative）制御により被制御対象を駆動し、タービンの安定運転に必要な水位、温度、圧力、流量に関する制御ループのプロセス制御を行っている。また、このようなプロセス制御システムでは、単一故障時においても制御を継続可能とするために、被制御対象への操作量出力部が多重化されている。

特開２０１１−１０３０７１号公報

被制御対象に与える信号がアナログ信号である場合、例えば、多重化されたアナログ出力回路が被制御対象への操作量出力部として適用される。この多重化されたアナログ出力回路は、電流突合せ方式を採用する場合、３重化構成が必須となる。以下、従来の３重化電流突合せ方式を採用するアナログ出力回路について概説する。

図６は、従来のアナログ出力回路の一例として３重化電流突合せ方式を採用するアナログ出力回路１００の構成を示す概略図である。

アナログ出力回路１００は、例えば、図５に示されるように、制御装置１と被制御対象２との間に設けられ、相互に情報を伝送するプロセス入出力手段としてのアナログ入出力部１３を、伝送媒体の一例であるケーブル４，５，６，７（７ｘ，７ｙ，７ｚ），８（８ｘ，８ｙ，８ｚ）と、抵抗９と、調節抵抗１１（１１ｘ，１１ｙ，１１ｚ）とを用いて接続して構成される。

制御装置１とケーブル４を介して接続されるプロセス入出力部３は、３重化されたアナログ入出力部１３（１３ｘ，１３ｙ，１３ｚ）で構成される。

アナログ入出力部１３ｘは、制御装置１とケーブル４を介して接続される一方、他のアナログ入出力部１３ｙ，１３ｚ、および被制御対象２のそれぞれとケーブル７ｘを介して接続される。他のアナログ入出力部１３ｙ，１３ｚについてもアナログ入出力部１３ｘと同様である。すなわち、アナログ入出力部１３ｙは、他のアナログ入出力部１３ｚ，１３ｘ、および被制御対象２のそれぞれとケーブル７ｙを介して接続され、アナログ入出力部１３ｚは、他のアナログ入出力部１３ｘ，１３ｙ、および被制御対象２のそれぞれとケーブル７ｚを介して接続される。

また、被制御対象２は、抵抗９、および各アナログ入出力部１３ｘ，１３ｙ，１３ｚとケーブル５を介して接続される。また、抵抗９は、ケーブル６を介して調節抵抗１１（１１ｘ，１１ｙ，１１ｚ）に接続される。さらに、各調節抵抗１１ｘ，１１ｙ，１１ｚは、それぞれ、ケーブル８ｘ，８ｙ，８ｚを介してアナログ入出力部１３ｘ，１３ｙ，１３ｚに接続される。

上述したように構成されるアナログ出力回路１００が被制御対象を制御する（駆動させる）際の動作について説明する。

制御装置１がＰＩＤ制御を行い、被制御対象２の操作量の指令値ａ（ａｘ，ａｙ，ａｚ）をプロセス入出力手段（アナログ入出力部１３）へケーブル４を介して送信し、プロセス入出力手段における各アナログ入出力部１３ｘ，１３ｙ，１３ｚが指令値ａｘ，ａｙ，ａｚを受信し、アナログ入出力部１３ｘ，１３ｙ，１３ｚ内で指令値ａｘ，ａｙ，ａｚを電流値に変換して被制御対象２への操作信号ｃ（ｃｘ，ｃｙ，ｃｚ）を出力する。各アナログ入出力部１３ｘ，１３ｙ，１３ｚから出力される操作信号ｃｘ，ｃｙ，ｃｚは、例えばケーブル６ｘ上の設けられる操作信号突合せ部１５で突き合わされ、ケーブル６ｘを介して電流値が加算された操作信号ｄが被制御対象２に入力される。

被制御対象２に入力された操作信号ｄは、抵抗９の前後の、ケーブル５とケーブル６とを介してアナログ入出力部１３ｘ，１３ｙ，１３ｚに戻る。アナログ入出力部１３は、操作信号ｄが戻ってくる２点の電位差から被制御対象２に入力された操作信号ｄの電流を検出し、ケーブル４を介して制御装置１に被制御対象２に入力された操作信号ｂ（ｂｘ，ｂｙ，ｂｚ）を送信する。

制御装置１は、操作指令値ａと入力される操作信号ｂとを比較することで、被制御対象２に実際に入力された操作信号ｄを監視し、操作信号ｂが操作指令値ａを出力した場合に入力される操作信号として適切か否か、すなわち、プロセス入出力手段としてのアナログ入出力部１３が正常に動作しているか否かを監視する。

３重化されたアナログ入出力部１３（１３ｘ，１３ｙ，１３ｚ）のうち、１つが故障して正常な操作信号ｃが出力されなくなった場合、残りの２つで被制御対象２の駆動制御を継続する。より具体的に説明すれば、アナログ入出力部１３が多重化（３重化）されているアナログ出力回路１００において、アナログ入出力部１３ｘ，１３ｙ，１３ｚの何れか１つ（例えば、アナログ入出力部１３ｘ）に故障が発生すると、アナログ入出力部１３の電流が通常時と逆方向に流れる故障モードとなる。

例えば、アナログ入出力部１３ｘ等、アナログ入出力部１３の１つに故障が発生した場合、この逆方向に流れる電流を相殺しつつ被制御対象２へは正しい操作信号ｄを出力するように調節することができないと被制御対象２の駆動制御を継続することができない。

そこで、残り２つのアナログ入出力部（アナログ入出力部１３ｙ，１３ｚ）で、逆方向に流れる電流を相殺する電流と被制御対象２への操作信号を出力する動作、すなわち、３重化されたアナログ入出力部１３（１３ｘ，１３ｙ，１３ｚ）から出力される操作信号ｃが同じ値となるように、調節抵抗１１ｘ，１１ｙ，１１ｚの抵抗値が調節される。このような故障発生時の調節動作を可能とするため、アナログ出力回路１００では、アナログ入出力部１３の３重化構成が必須となっている実情がある。

しかしながら、アナログ入出力部１３が３重化構成となっているアナログ出力回路１００では、用品物量が多くなるため、コスト、故障率、設置スペース、消費電流、および保守点検期間の増加につながっている。コスト、故障率、設置スペース、消費電流、および保守点検期間を少しでも減らすためには、バックアップ機能を損なうことなく、いかに用品物量を削減するかが課題となっている。

本発明の実施形態は、上述した事情を考慮してなされたものであり、従来のアナログ出力回路におけるバックアップ機能を損なうことなく、従来よりも用品物量を削減したアナログ出力回路を提供することを目的とする。

本発明の実施形態に係るアナログ出力回路は、上述した課題を解決するため、制御演算を行って指令値を出力する制御装置と前記指令値に基づき生成される操作信号によって制御される被制御対象との間で伝送可能に２重化されて接続されるアナログ入出力部と、アノードが前記２重化されたアナログ入出力部の一方である第１のアナログ入出力部の出力側と接続され、カソードが前記被制御対象の入力側と接続される第１のダイオードと、アノードが前記２重化されたアナログ入出力部の他方である第２のアナログ入出力部の出力側と接続され、カソードが前記第１のダイオードのカソードと前記被制御対象の入力側との間に設けられる接点と接続され、この接点を介して前記被制御対象の入力側と接続される第２のダイオードと、一端が前記被制御対象から戻る前記操作信号が入力される前記２重化されたアナログ入出力部の前記操作信号入力側と接続され、他端が前記被制御対象から戻る前記操作信号が出力される前記被制御対象の前記操作信号出力側と接続される第１の抵抗と、を具備することを特徴とする。

本発明の実施形態によれば、従来のアナログ出力回路におけるバックアップ機能を損なうことなく、従来よりも用品物量を削減することができる。

第１の実施形態に係るアナログ出力回路の構成を示す構成図。 第１の実施形態に係るアナログ出力回路におけるアナログ入出力部の構成をより詳細に示す構成図。 第２の実施形態に係るアナログ出力回路におけるアナログ入出力部の構成をより詳細に示す構成図。 第３の実施形態に係るアナログ出力回路の構成を示す構成図。 第３の実施形態に係るアナログ出力回路における、コンパレータ、オンディレイタイマ、およびアナログスイッチの動作を示すタイムチャート。 従来のアナログ出力回路（３重化電流突合せ方式を採用するアナログ出力回路）の構成を示す構成図。

以下、本発明の実施形態に係るアナログ出力回路について、図面を参照して説明する。なお、以下の説明では、発明の概要において参照した図６に例示されるアナログ出力回路１００と同じ構成要素については、同じ符号を付して重複する説明を省略する。また、ｘ系統とｙ系統とを区別して説明する必要がない場合には、符号の末尾に付されるｘ，ｙを省略して記す。

［第１の実施形態］
図１は、第１の実施形態に係るアナログ出力回路の一例であるアナログ出力回路５０Ａの装置構成を概略的に示す構成図である。

アナログ出力回路５０Ａは、例えば、ｘ系統とｙ系統とで２重化（冗長化）されており、ｘ系統およびｙ系統の何れか一方が常用系として、他方（残り）が待機系として動作する。

アナログ出力回路５０Ａは、例えば、比例制御（Ｐ制御）、積分制御（Ｉ制御）、および微分制御（Ｄ制御）を用いたＰＩＤ制御による制御演算を行って指令値を出力する制御装置１と被制御対象２との間で伝送可能に２重化されて接続されるアナログ入出力部１３（１３ｘ，１３ｙ）と、アナログ入出力部１３と被制御対象２との間に順方向をアナログ入出力部１３から被制御対象２へ向かう方向として直列に接続されるダイオード５１（５１ｘ，５１ｙ）と、操作信号ｄが被制御対象２からアナログ入出力部１３へ戻るライン（ケーブル６）の被制御対象２とアナログ入出力部１３との間に接続される抵抗９とを具備する。

伝送媒体の一例であるケーブル４，５，６は、それぞれ、制御装置１とプロセス入出力手段としてのアナログ入出力部１３、被制御対象２とアナログ入出力部１３、および抵抗９とアナログ入出力部１３、を伝送可能に接続している。また、伝送媒体の一例であるケーブル５２（５２ｘ，５２ｙ），５３（５３ｘ，５３ｙ）は、それぞれ、アナログ入出力部１３（１３ｘ，１３ｙ）の出力側とダイオード５１（５１ｘ，５１ｙ）のアノード、およびダイオード５１（５１ｘ，５１ｙ）のカソードと被制御対象２の入力側、を伝送可能に接続している。

アナログ入出力部１３は、同様に構成されるアナログ入出力部１３ｘとアナログ入出力部１３ｙとで２重化されており、ケーブル４を介して、ＰＩＤ制御演算等の制御演算を行って指令値を出力する制御装置１と指令値に基づき生成される操作信号によって制御される被制御対象２との間で伝送可能に接続される。

ダイオード５１のアノード（陽極：ｐ型半導体側）は、アナログ入出力部１３の出力側と接続される。ダイオード５１のカソード（陰極：ｎ型半導体側）は、被制御対象２の入力側と接続される。

より詳細には、第１のダイオードとしてのダイオード５１ｘは、アノードがアナログ入出力部１３ｘの操作信号ｃｘを出力する出力側と接続され、カソードが被制御対象２の入力側と接続される。また、第２のダイオードとしてのダイオード５１ｙは、アノードがアナログ入出力部１３ｙの操作信号ｃｙを出力する出力側と接続され、カソードがダイオード５１ｘのカソードと被制御対象２の入力側との間に設けられる接点（操作信号突合せ部）１５と接続され、接点１５を介して被制御対象２の入力側と接続される。

抵抗９は、その一端が被制御対象２から戻る操作信号ｄが入力されるアナログ入出力部１３の操作信号入力側と接続され、その他端が被制御対象２から戻る操作信号ｄが出力される被制御対象２の操作信号出力側と接続される。

続いて、実施形態に係るアナログ出力回路の一例であるアナログ出力回路５０Ａ（図１）の作用（動作）について概説する。

アナログ出力回路５０Ａでは、通常時、制御装置１から被制御対象２の操作量の指令値ａｘ，ａｙを、それぞれ、アナログ入出力部１３ｘ，１３ｙが受け取る。アナログ入出力部１３ｘ，１３ｙは、指令値ａｘ，ａｙに基づき、被制御対象２への操作信号ｃｘ，ｃｙを出力する。各アナログ入出力部１３ｘ，１３ｙから出力される操作信号ｃｘ，ｃｙは、接点（操作信号突合せ部）１５で突き合わされ、加算された操作信号ｄがケーブル６ｘを介して被制御対象２に入力される。

また、被制御対象２に入力された操作信号ｄは、抵抗９の前後の、ケーブル５とケーブル６とを介して、それぞれ、アナログ入出力部１３ｘ，１３ｙに戻る。アナログ入出力部１３ｘ，１３ｙは、入力された操作信号ｄに基づいて、被制御対象２に入力された操作信号ｄを示す操作信号ｂｘ，ｂｙを生成し、この操作信号ｂｘ，ｂｙを送信する。

一方、２重化されたアナログ入出力部１３ｘ，１３ｙのうち、例えば、アナログ入出力部１３ｙ等、１つが故障して正常な操作信号ｃが出力されなくなった場合、アナログ出力回路５０Ａでは、アナログ入出力部１３ｘ等の残る健全な（故障していない）１つが被制御対象２の駆動制御を継続する。

より具体的に説明すれば、２重化されているアナログ入出力部１３ｘ，１３ｙの何れか１つ（例えば、アナログ入出力部１３ｘ）に故障が発生すると、アナログ入出力部１３ｘ，１３ｙの電流が通常時と逆方向に流れようとする（故障モード）。アナログ出力回路５０Ａでは、故障モードとなった場合に、ダイオード５１ｘ，５１ｙによって逆方向に流れようとする電流が抑制される。従って、アナログ入出力部１３ｘが故障した例では、健全な（故障していない）アナログ入出力部１３ｙによって、被制御対象２の制御が継続される。

続いて、アナログ出力回路５０Ａにおけるアナログ入出力部１３（１３ｘ，１３ｙ）のより具体的な構成を例示し、例示されるアナログ出力回路５０Ａの回路素子（抵抗９，２２，２３等）に具体的な値を設定した場合の作用（動作）について説明する。

図２は、実施形態に係るアナログ出力回路の一例であるアナログ出力回路５０Ａにおけるアナログ入出力部１３（１３ｘ，１３ｙ）の構成をより詳細に示す構成図である。なお、図２では、図１に示される制御装置１側の構成を省略して示している。

アナログ入出力部１３（１３ｘ，１３ｙ）は、例えば、演算増幅器（オペアンプ）２１と、抵抗２２，２３とを備え、反転増幅回路を構成する。アナログ入出力部１３では、演算増幅器２１の非反転入力端子（＋）が接地され、反転入力端子（−）には抵抗２２が制御装置（図２において図示せず）と直列に接続される。また、抵抗２３を介して、演算増幅器２１の反転入力端子（−）と抵抗２２との接点と、被制御対象２と抵抗９との接点とが接続される。さらに、演算増幅器２１の出力端子とダイオード５１（５１ｘ，５１ｙ）のアノードとが接続される。

ここで、図２に例示されるアナログ出力回路５０Ａにおけるアナログ入出力部１３（１３ｘ，１３ｙ）において、指令値ａｘ，ａｙを０〜１００％に相当する−１〜−５Ｖの電圧とし、当該電圧が入力されるアナログ入出力部１３（１３ｘ，１３ｙ）により被制御対象２に４〜２０ｍＡの電流を流すような制御を行う場合を想定し、アナログ出力回路５０Ａ上の各抵抗９，２２，２３は、それぞれ、２５０Ω，２０ｋΩ，２０ｋΩ、被制御対象２のインピーダンスは２００Ωとする。

通常時の動作例として、指令値ａｘ，ａｙが１００％出力に相当する−５Ｖである場合を説明すると、アナログ入出力部１３（１３ｘ，１３ｙ）に入力される電圧は、各抵抗で分圧され、ケーブル５には抵抗９による電圧５Ｖが発生し、ケーブル５３ｘ，５３ｙには被制御対象２による電圧４Ｖがさらに加算されて９Ｖが発生し、ケーブル５２ｘ，５２ｙには、それぞれ、ダイオード５１ｘ，５１ｙによる順方向電圧（一般的には０．６〜０．８Ｖとされるが、ここでは０．６Ｖとする。）が加算されて９．６Ｖが発生する。

アナログ入出力部１３ｘ，１３ｙに接続される抵抗が全く同じ場合、ダイオード５１ｘ，５１ｙには、それぞれ、１０ｍＡの電流が流れ、操作信号突合せ部１５にて各ダイオード５１ｘ，５１ｙに流れる電流が加算され、被制御対象２には２０ｍＡの電流が流れる。

抵抗２３と抵抗９との大きさの比（２００００：２５０）より、抵抗９には１９．７５ｍＡの電流が流れ、アナログ入出力部１３ｘ，１３ｙにおける抵抗２３には０．２５ｍＡの電流が流れる。このように、故障の発生していない通常時においては、アナログ入出力部１３ｘ，１３ｙから出力される電流の加算値が被制御対象２へ供給される。

一方、２つのアナログ入出力部１３ｘ，１３ｙのうち、片方（例えば、アナログ入出力部１３ｘ）が故障し、故障モードとなった場合の動作例として、ケーブル５２ｘの電圧が０Ｖとなった場合を説明すると、故障していない（正常な）アナログ入出力部１３ｙにより、ケーブル５には抵抗９による電圧５Ｖが発生し、ケーブル５３（５３ｘ，５３ｙ）には被制御対象２による電圧４Ｖが加算されて９Ｖの電圧が発生する。

ケーブル５３（５３ｘ，５３ｙ）の電圧９Ｖに対し、ケーブル５２ｘの電圧は０Ｖであるため、電流は通常時と逆方向（ケーブル５２ｘ，５３ｘにおいて、被制御対象２からアナログ入出力部１３ｘへ向かう方向）に流れようとするが、ダイオード５１ｘにより電流は逆方向に流れない。また、正常なアナログ入出力部１３ｙ側のダイオード５１ｙには２０ｍＡの電流が流れ、被制御対象２にも２０ｍＡの電流が流れる。

なお、アナログ入出力部１３ｙが故障して故障モードとなった場合については、アナログ入出力部１３ｘが故障して故障モードとなった場合の説明に対して、符号の末尾のｘとｙとを入れ替えて読めばよい。

このように、アナログ出力回路５０Ａでは、アナログ入出力部１３ｘ，１３ｙのうち、一方が故障したとしても、故障していない他方から被制御対象２へ正常時と同じ操作信号ｄが供給される。

アナログ出力回路５０Ａによれば、アナログ入出力部１３（１３ｘ，１３ｙ，１３ｚ）が３重化された３重化電流突合せ方式を採用するアナログ出力回路１００と同様の機能を１つ少ない２重化のアナログ入出力部１３（１３ｘ，１３ｙ）によって実現することができる。従って、アナログ出力回路５０Ａでは、アナログ入出力部１３ｚに関係する用品が不要となり、アナログ出力回路５０Ａを構成するのに必要な用品物量を削減することができる。

［第２の実施形態］
本発明の第２の実施形態に係るアナログ出力回路は、第１の実施形態に係るアナログ出力回路に対して、プロセス入出力手段としてのアナログ入出力部１３（１３ｘ，１３ｙ）の構成が相違するが、その他の点は実質的に相違しない。そこで、第２の実施形態の説明では、構成の相違するアナログ入出力部５４（図３）を中心に説明する。

図３は、第２の実施形態に係るアナログ出力回路の一例であるアナログ出力回路５０Ｂにおけるアナログ入出力部１３，５４の構成をより詳細に示す構成図である。なお、図３では、図２と同様に、図１に示される制御装置１側の構成を省略して示している。

第２の実施形態に係るアナログ出力回路として例示されるアナログ出力回路５０Ｂは、アナログ出力回路５０Ａに対して、例えばアナログ入出力部１３ｙ等のアナログ入出力部１３（１３ｘ，１３ｙ）の一方の代わりに、アナログ入出力部５４を備える。すなわち、アナログ出力回路５０Ｂでは、２重化されたプロセス入出力手段が、アナログ入出力部５４側の系統（常用系）と、アナログ入出力部１３側の系統（待機系）とで構成される。

アナログ入出力部５４は、アナログ入出力部１３に対して、一端が抵抗２３の演算増幅器２１側に、他端が演算増幅器２１の反転入力端子（−）と抵抗２２との間に設けられる接点に接続される抵抗５５をさらに設けて構成される。すなわち、アナログ入出力部５４は、アナログ入出力部１３に対して、演算増幅器２１の反転入力端子（−）と抵抗２２との間に設けられる接点と抵抗２３との間に抵抗５５を直列に接続して構成される。

続いて、実施形態に係るアナログ出力回路の一例であるアナログ出力回路５０Ｂ（図３）の回路素子（抵抗９，２２，２３，５５等）に具体的な値を設定して、アナログ出力回路５０Ｂの作用（動作）を説明する。

図３に例示されるアナログ出力回路５０Ｂにおけるアナログ入出力部１３，５４において、指令値ａｘ，ａｙを０〜１００％に相当する−１〜−５Ｖの電圧とし、当該電圧が入力されるアナログ入出力部１３（１３ｘ，１３ｙ）により被制御対象２に４〜２０ｍＡの電流を流すような制御を行う場合を想定し、アナログ出力回路５０Ｂ上の各抵抗９，２２，２３，５５は、それぞれ、２５０Ω，２０ｋΩ，２０ｋΩ，１００Ω、被制御対象２のインピーダンスは２００Ωとする。

通常時の動作例として、指令値ａｘ，ａｙが１００％出力に相当する−５Ｖである場合を説明すると、アナログ出力回路５０Ｂでは、アナログ入出力部１３内に抵抗５５が追設されるため、ケーブル５２ｘ，５２ｙに発生する電圧が相違する。

より具体的には、ケーブル５２ｘには９．６Ｖの電圧が発生し、ケーブル５２ｙには９．６７５Ｖの電圧が発生する。このとき、ケーブル５３ｘには、９．０７５Ｖの電圧が発生し、ケーブル５２ｘとケーブル５３ｘとの電位差は０．５２５Ｖとなる。この電位差は、ダイオード５１ｘの電圧降下分（順方向電圧）０．６Ｖ未満であるため、ダイオード５１ｘには電流が流れない。

一方、ダイオード５１ｙでは、ケーブル５２ｙとケーブル５３ｙとの電位差は０．６Ｖとなり、ダイオード５１ｙの電圧降下分（順方向電圧）０．６Ｖ以上となるため、ダイオード５１ｙには電流が流れる。この例では、ダイオード５１ｙに２０ｍＡの電流が流れ、被制御対象２にも２０ｍＡの電流が流れる。

このように、アナログ出力回路５０Ｂにおいて、アナログ入出力部１３に対して抵抗５５が追設されるアナログ入出力部５４側の系統ではアナログ入出力部５４からダイオード５１ｙへ向けて電流が流れる一方、アナログ入出力部１３側の系統ではアナログ入出力部１３からダイオード５１ｘへ向けて電流が流れない。すなわち、アナログ出力回路５０Ｂでは、故障の発生していない通常時において、アナログ入出力部５４側が常用系として動作し、アナログ入出力部１３側が待機系として動作する。

従って、アナログ出力回路５０Ｂについてもアナログ出力回路５０Ａと同様に、通常時においては、アナログ入出力部１３，５４から出力される電流の加算値（この例では、アナログ入出力部１３から出力される電流は０ｍＡであり、実質的には、被制御対象２へ供給される電流とアナログ入出力部５４から出力される電流とは等しくなる）が被制御対象２へ供給される。

続いて、常用系として動作しているアナログ入出力部５４が故障し、故障モードとなった場合の動作例として、ケーブル５２ｘの電圧が０Ｖとなった場合を説明すると、故障していない（正常な）アナログ入出力部１３により、ケーブル５には抵抗９による電圧５Ｖが発生し、ケーブル５３（５３ｘ，５３ｙ）には被制御対象２による電圧４Ｖが加算されて９Ｖの電圧が発生する。

ケーブル５３（５３ｘ，５３ｙ）の電圧９Ｖに対し、ケーブル５２ｙの電圧は０Ｖであるため、電流は通常時と逆方向に流れようとするが、ダイオード５１ｙにより電流は逆方向に流れない。また、正常なアナログ入出力部１３側のダイオード５１ｙには２０ｍＡの電流が流れ、被制御対象２にも２０ｍＡの電流が流れる。

このように、常用系としてのアナログ入出力部５４と待機系としてのアナログ入出力部１３とを備えるアナログ出力回路５０Ｂでは、常用系（アナログ入出力部５４）が故障したとしても、故障していない待機系（アナログ入出力部１３）から被制御対象２へ正常時と同じ操作信号ｄが供給される。

アナログ出力回路５０Ｂによれば、アナログ出力回路５０Ａと同様に、アナログ入出力部１３（１３ｘ，１３ｙ，１３ｚ）が３重化された３重化電流突合せ方式を採用するアナログ出力回路１００と同様の機能を１つ少ない２重化のアナログ入出力部１３（１３ｘ，１３ｙ）によって実現することができ、従来よりもアナログ出力回路５０Ｂを構成するのに必要な用品物量を削減することができる。

また、アナログ出力回路５０Ｂによれば、アナログ入出力部１３の代わりに、抵抗５５を追設して構成されるアナログ入出力部５４を設けることで、アナログ入出力部５４を常用系に、アナログ入出力部１３を待機系に限定することができる。

従って、アナログ出力回路５０Ｂでは、アナログ出力回路１００を設置（適用）する場合に必要となる現地での調整作業を省略することができる。具体的に説明すると、アナログ出力回路１００では、各アナログ入出力部１３ｘ，１３ｙ，１３ｚから被制御対象２までのケーブルインピーダンスが異なることから各調節抵抗１１ｘ，１１ｙ，１１ｚで操作信号ｃｘ，ｃｙ，ｃｚを調整する調整作業が生じているが、当該調整作業がアナログ出力回路５０Ｂでは不要となる。故に、アナログ出力回路５０Ｂを設置（適用）する場合、アナログ出力回路１００を設置（適用）する場合に対して、現地での点検および調整の時間（手間）を短縮することができる。

［第３の実施形態］
図４は、第３の実施形態に係るアナログ出力回路の一例であるアナログ出力回路５０Ｃの装置構成を概略的に示す構成図である。

アナログ出力回路５０Ｃは、アナログ出力回路５０Ａに対して、遮断回路をさらに具備する点で相違するが、その他の点では実質的に相違しない。そこで、第３の実施形態の説明では、上記相違点を中心に説明し、アナログ出力回路５０Ａと同一の構成要素には同一の符号を付して、説明を省略する。

アナログ出力回路５０Ｃは、例えば、アナログ出力回路５０Ａと同様に、アナログ入出力部１３（１３ｘ，１３ｙ）と、ダイオード５１（５１ｘ，５１ｙ）と、抵抗９とを具備し、さらに、遮断回路とを具備する。

アナログ出力回路５０Ｃが具備する遮断回路は、例えば、ダイオード５１（５１ｘ，５１ｙ）のアノードとアナログ入出力部１３（１３ｘ，１３ｙ）との間に直列に接続される抵抗５６（５６ｘ，５６ｙ）に生じる電位差を検出する電位差検出器５７（５７ｘ，５７ｙ）と、比較器（コンパレータ）５８（５８ｘ，５８ｙ）と、オンディレイタイマ５９（５９ｘ，５９ｙ）と、アナログスイッチ６１（６１ｘ，６１ｙ）とを備えて構成される。

電位差検出器５７（５７ｘ，５７ｙ）は、抵抗５６（５６ｘ，５６ｙ）に生じる電位差を検出し、検出した電位差を比較器５８（５８ｘ，５８ｙ）へ与える。

比較器５８（５８ｘ，５８ｙ）は、電位差検出器５７（５７ｘ，５７ｙ）が検出する電位差と設定される基準値（閾値）とを比較し、比較結果（電位差検出器５７が検出する電位差が基準値を超えているか否か）を示す信号を出力する。例えば、設定される基準値は、制御範囲の上限値である。

比較器５８は、例えば、電位差検出器５７が検出する電位差が基準値を超えている場合にはオン信号（Ｈレベルの信号）を、電位差検出器５７が検出する電位差が基準値以下の場合にはオフ信号（Ｌレベルの信号）を、比較結果を示す信号として出力する。

オンディレイタイマ５９（５９ｘ，５９ｙ）は、設定時間ｔｄ（図５）を超えてオン信号が入力された場合にオン信号を出力する。オンディレイタイマ５９の出力は、アナログスイッチ６１（６１ｘ，６１ｙ）に与えられる。

アナログスイッチ６１（６１ｘ，６１ｙ）は、例えば、通常時には閉じている常閉型スイッチであり、入力される信号が異常を示す信号である場合、閉じている接点を開放する。例えば、アナログ出力回路５０Ｃでは、電位差検出器５７が検出する電位差が基準値を超えている場合には異常と判定し、アナログスイッチ６１を開放して異常と判定されるアナログ入出力部１３からの出力を遮断する。

続いて、図４に示されるアナログ出力回路５０Ｃを例にして、アナログ出力回路５０Ｃの作用（動作）について説明する。

アナログ出力回路５０Ｃでは、通常時においては、遮断回路を具備していないアナログ出力回路（図４に例示されるアナログ出力回路５０Ｃではアナログ出力回路５０Ａ）と同様に動作する。

一方、アナログ入出力部１３（１３ｘ，１３ｙ）のうち、例えば、アナログ入出力部１３ｘ等の一方が故障したことに起因してアナログ入出力部１３ｘからの出力が制御範囲を超えている場合（故障モードの場合）、アナログ出力回路５０Ｃでは、抵抗５６の前後の電圧が電位差検出器５７に入力され、抵抗５６における電位差が検出される。検出された電位差は、比較器５８に入力され、入力が設定される基準値（閾値）を超えているか否かによって異常（故障）の有無が監視される。

比較器５８は、比較結果、すなわち、電位差検出器５７が検出する電位差が基準値を超えているか否かを示す信号を出力する。ここで、設定される基準値が制御範囲の上限値であれば、この基準値を超えているか否かを判定することで、アナログ入出力部１３からの出力が制御範囲を超えているか否かを判定することができる。

比較器５８は、例えば、電位差検出器５７が検出する電位差が基準値を超えているという比較結果を得た場合にはオン信号（Ｈレベルの信号）を、電位差検出器５７が検出する電位差が基準値以下の場合にはオフ信号（Ｌレベルの信号）を出力する。アナログ入出力部１３ｘが故障している（アナログ入出力部１３ｙは健全な）場合、比較器５８ｘはオン信号を、比較器５８ｙはオフ信号を出力する。

図４に例示されるアナログ出力回路５０Ｃでは、比較器５８の出力は、オンディレイタイマ５９を介してアナログスイッチ６１へ入力される。アナログスイッチ６１は、通常時には閉じており、故障等の異常を示す信号が入力され場合、閉じている接点を開放する。このアナログスイッチ６１の開放操作によって、アナログ入出力部１３からの制御範囲を超える出力は遮断される。

故障したアナログ入出力部１３ｘからの出力がアナログスイッチ６１ｘで遮断されることで、故障していないアナログ入出力部１３ｙ側のダイオード５１ｙの後の電圧が下がり、アナログ入出力部１３ｙからの操作信号ｃｙが被制御対象２に入力されるので、アナログ入出力部１３ｘから制御範囲を超える出力が生じたとしても、制御を継続することができる。

続いて、遮断回路を構成する比較器（コンパレータ）５８、オンディレイタイマ５９、およびアナログスイッチ６１の動作タイミングについて説明する。

図５は、第３の実施形態に係るアナログ出力回路としてのアナログ出力回路５０Ｃにおける、比較器（コンパレータ）５８、オンディレイタイマ５９、およびアナログスイッチ６１の動作を示すタイムチャートである。

機器の外乱等により、瞬間的に異常な電圧Ｄｉが比較器５８で検出される場合がある。そこで、比較器５８とアナログスイッチ６１の間にオンディレイタイマ５９を設ける。比較器５８とアナログスイッチ６１の間にオンディレイタイマ５９を設けることで、異常検出信号の出力を、異常な電圧がある程度の時間継続して検出される場合に限定し、瞬間的に異常な電圧Ｄｉによる影響を除外することができる。すなわち、機器の外乱等による異常の誤検出を防止することができる。

アナログ出力回路５０Ｃによれば、電位差検出器５７、比較器５８、およびアナログスイッチ６１を備える遮断回路を具備するので、アナログ入出力部１３からの出力が制御範囲を超えた値となる故障モードが発生したとしても、被制御対象２の駆動制御を継続することができる。

また、上記遮断回路がオンディレイタイマ５９をさらに備えることで、異常検出信号の出力を、異常な電圧がある程度の時間継続して検出される場合に限定し、機器の外乱等による異常の誤検出を防止することができる。

なお、図４に例示されるアナログ出力回路５０Ｃは、アナログ出力回路５０Ａに対して、遮断回路をさらに具備する構成であるが、アナログ出力回路５０Ｂに対して、遮断回路をさらに具備する構成でもよい。また、図４に例示されるアナログ出力回路５０Ｃは、遮断回路をｘ系統側とｙ系統側との両方に設けているが、片方（ｘ系統側またはｙ系統側）に設ける構成でもよい。

さらに、図４に例示されるアナログ出力回路５０Ｃは、オンディレイタイマ５９を備えているが、オンディレイタイマ５９を必ずしも備えている必要はない。すなわち、比較器５８の出力を、オンディレイタイマ５９を介さずにアナログスイッチ６１に直接与える構成とすることもできる。

以上、アナログ出力回路５０Ａ〜５０Ｃによれば、例えば、アナログ出力回路１００等の従来のアナログ出力回路におけるバックアップ機能を損なうことなく、従来よりも用品物量を削減することができる。

また、アナログ出力回路５０Ｂ等のアナログ入出力部１３とアナログ入出力部５４とを備えるアナログ出力回路によれば、常用系アナログ入出力部をアナログ入出力部１３に、待機系アナログ入出力部をアナログ入出力部５４に限定することができる。従って、操作信号ｄの調整作業が不要となるため、現地での点検および調整の時間（手間）を短縮することができる。

さらに、アナログ出力回路５０Ｃ等の電位差検出器５７、比較器５８、およびアナログスイッチ６１を備える遮断回路を具備するアナログ出力回路によれば、アナログ入出力部１３からの出力が制御範囲を超えた値となる故障モードが発生したとしても、被制御対象２の駆動制御を継続することができる。

また、上記遮断回路がオンディレイタイマ５９をさらに備えることで、異常検出信号の出力を、異常な電圧がある程度の時間継続して検出される場合に限定し、機器の外乱等による異常の誤検出を防止することができる。

なお、本発明は上述した実施形態そのままに限定されるものではなく、実施段階では、上述した実施例以外にも様々な形態で実施することが可能である。本発明は、発明の要旨を逸脱しない範囲で、種々の省略、追加、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１…制御装置、２…被制御対象、４，５，６…ケーブル、７（７ｘ，７ｙ，７ｚ），８（８ｘ，８ｙ，８ｚ）…ケーブル、９…抵抗（第１の抵抗）、１１（１１ｘ，１１ｙ，１１ｚ）…調節抵抗、１３（１３ｘ，１３ｙ，１３ｚ）…アナログ入出力部（プロセス入出力手段）、１５…操作信号突合せ部、２１…演算増幅器、２２，２３…抵抗、５０Ａ，５０Ｂ，５０Ｃ…アナログ出力回路、５１（５１ｘ，５１ｙ）…ダイオード、５２（５２ｘ，５２ｙ，５３（５３ｘ，５３ｙ）…ケーブル、５４…アナログ入出力部、５５…抵抗、５６（５６ｘ，５６ｙ）…抵抗、５７（５７ｘ，５７ｙ）…電位差検出器、５８（５８ｘ，５８ｙ）…コンパレータ（比較器）、５９（５９ｘ，５９ｙ）…オンディレイタイマ、６１ｘ，６１ｙ…アナログスイッチ、１００…アナログ出力回路、Ｄｉ…外乱（ノイズ）、ｔｄ…設定時間。

Claims (7)

1. 制御演算を行って指令値を出力する制御装置と前記指令値に基づき生成される操作信号によって制御される被制御対象との間で伝送可能に２重化されて接続されるアナログ入出力部と、
   アノードが前記２重化されたアナログ入出力部の一方である第１のアナログ入出力部の出力側と接続され、カソードが前記被制御対象の入力側と接続される第１のダイオードと、
   アノードが前記２重化されたアナログ入出力部の他方である第２のアナログ入出力部の出力側と接続され、カソードが前記第１のダイオードのカソードと前記被制御対象の入力側との間に設けられる接点と接続され、この接点を介して前記被制御対象の入力側と接続される第２のダイオードと、
   一端が前記被制御対象から戻る前記操作信号が入力される前記２重化されたアナログ入出力部の前記操作信号入力側と接続され、他端が前記被制御対象から戻る前記操作信号が出力される前記被制御対象の前記操作信号出力側と接続される第１の抵抗と、を具備することを特徴とするアナログ出力回路。
2. 前記２重化されたアナログ入出力部の各々は、１台の演算増幅器と、
   一端が前記演算増幅器の反転入力端子と接続され、他端が前記制御装置と接続される第２の抵抗と、
   一端が前記演算増幅器の反転入力端子と前記第２の抵抗との間に設けられる接点に接続され、他端が前記被制御対象と前記第１の抵抗との間に設けられる接点と接続される第３の抵抗と、を備えることを特徴とする請求項１記載のアナログ出力回路。
3. 前記２重化されたアナログ入出力部の前記第１のアナログ入出力部と前記第２のアナログ入出力部とは、回路構成が異なっており、
   前記第２のアナログ入出力部は、前記第１のアナログ入出力部に対して、前記演算増幅器の反転入力端子と前記第２の抵抗との間に設けられる前記接点と前記第３の抵抗との間に直列に接続される第４の抵抗をさらに備えて構成されることを特徴とする請求項２記載のアナログ出力回路。
4. 前記第１のダイオードのカソードと前記被制御対象の入力側との間に設けられる前記接点よりも前記第１のダイオードのカソード側で前記第１のダイオードと前記被制御対象との接続を遮断する第１の遮断回路、および前記第１のダイオードのカソードと前記被制御対象の入力側との間に設けられる前記接点よりも前記第２のダイオードのカソード側で前記第２のダイオードと前記被制御対象との接続を遮断する第２の遮断回路の少なくとも一方の遮断回路をさらに備えることを特徴とする請求項１から３の何れか１項に記載のアナログ出力回路。
5. 前記第１の遮断回路は、前記第１のダイオードのアノードと前記第１のアナログ入出力部との間に直列に接続される第５の抵抗の両端の電位差と設定される閾値との比較結果に応じて、前記第１のダイオードのカソード側で前記第１のダイオードと前記被制御対象との接続を遮断する第１のアナログスイッチを備え、
   前記第２の遮断回路は、前記第２のダイオードのアノードと前記第２のアナログ入出力部との間に直列に接続される第６の抵抗の両端の電位差と設定される閾値との比較結果に応じて、前記第２のダイオードのカソード側で前記第２のダイオードと前記被制御対象との接続を遮断する第２のアナログスイッチを備えることを特徴とする請求項４記載のアナログ出力回路。
6. 前記第１の遮断回路は、前記第１のダイオードのアノードと前記第１のアナログ入出力部との間に直列に接続される第５の抵抗の両端の電位差を検出する第１の電位差検出器と、
   前記第１の電位差検出器の出力と設定される閾値とを比較する第１の比較器と、
   前記第１の比較器の出力に応じて、前記第１のダイオードのカソード側で前記第１のダイオードと前記被制御対象との接続を遮断する第１のアナログスイッチと、を備え、
   前記第２の遮断回路は、前記第２のダイオードのアノードと前記第２のアナログ入出力部との間に直列に接続される第６の抵抗の両端の電位差を検出する第２の電位差検出器と、
   前記第２の電位差検出器の出力と設定される閾値とを比較する第２の比較器と、
   前記第２の比較器の出力に応じて、前記第２のダイオードのカソード側で前記第２のダイオードと前記被制御対象との接続を遮断する第２のアナログスイッチと、を備えることを特徴とする請求項４記載のアナログ出力回路。
7. 前記第１の比較器の出力が設定時間よりも長い時間継続的にオンとなっている場合に初めてオン信号を出力する第１のオンディレイタイマ、および前記第２の比較器の出力が設定時間よりも長い時間継続的にオンとなっている場合に初めてオン信号を出力する第２のオンディレイタイマの少なくとも一方のオンディレイタイマをさらに備えることを特徴とする請求項５または６に記載のアナログ出力回路。

Images