JP2015216597A - コンパレータシステム - Google Patents
コンパレータシステム Download PDFInfo
- Publication number
- JP2015216597A JP2015216597A JP2014099754A JP2014099754A JP2015216597A JP 2015216597 A JP2015216597 A JP 2015216597A JP 2014099754 A JP2014099754 A JP 2014099754A JP 2014099754 A JP2014099754 A JP 2014099754A JP 2015216597 A JP2015216597 A JP 2015216597A
- Authority
- JP
- Japan
- Prior art keywords
- node
- input
- comparator
- clock
- variable capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/005—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements using switched capacitors, e.g. dynamic amplifiers; using switched capacitors as resistors in differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/131—Digitally controlled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
- H03K5/249—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors using clock signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
- H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/375—Circuitry to compensate the offset being present in an amplifier
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Theoretical Computer Science (AREA)
- Manipulation Of Pulses (AREA)
Abstract
【解決手段】コンパレータシステムは、クロック信号を供給するクロックノード(CLK)と、前記クロック信号に同期して、第1の入力ノードの信号及び第2の入力ノードの信号を比較するコンパレータ(101)と、前記第1の入力ノード及び前記クロックノード間に接続される第1の可変容量(105p)とを有する。
【選択図】図1
Description
102 ラッチ回路
103 閾値コントローラ
104p,104n 抵抗
105p 第1の可変容量
105n 第2の可変容量
Claims (10)
- クロック信号を供給するクロックノードと、
前記クロック信号に同期して、第1の入力ノードの信号及び第2の入力ノードの信号を比較するコンパレータと、
前記第1の入力ノード及び前記クロックノード間に接続される第1の可変容量と
を有することを特徴とするコンパレータシステム。 - 前記第1の入力ノードは、前記コンパレータの正極入力端子に接続され、
前記第2の入力ノードは、前記コンパレータの負極入力端子に接続されることを特徴とする請求項1記載のコンパレータシステム。 - 前記第1の入力ノードは、前記コンパレータの負極入力端子に接続され、
前記第2の入力ノードは、前記コンパレータの正極入力端子に接続されることを特徴とする請求項1記載のコンパレータシステム。 - さらに、前記第2の入力ノード及び前記クロックノード間に接続される第2の可変容量を有することを特徴とする請求項1記載のコンパレータシステム。
- 前記第1の可変容量は、スイッチ及び容量の複数の直接続回路を有することを特徴とする請求項1〜4のいずれか1項に記載のコンパレータシステム。
- 前記第1の可変容量は、前記クロックノードに接続される配線と前記第1の入力ノードに接続される配線との間の距離を変えることにより、前記クロックノードに接続される配線と前記第1の入力ノードに接続される配線との間の寄生容量を変化させることを特徴とする請求項1〜4のいずれか1項に記載のコンパレータシステム。
- 前記クロックノードは、第1のクロックノード、第2のクロックノード及び第3のクロックノードを有し、
前記第1の可変容量は、前記第1のクロックノード及び前記第1の入力ノード間に接続され、
前記第2の可変容量は、前記第2のクロックノード及び前記第2の入力ノード間に接続され、
前記コンパレータのクロック端子は、前記第3のクロックノードに接続されることを特徴とする請求項4記載のコンパレータシステム。 - さらに、キャリブレーションモードでは、前記第1の入力ノードに第1の基準電圧を入力し、前記第2の入力ノードに第2の基準電圧を入力した場合に、前記第1の可変容量の容量値を変化させ、前記コンパレータの出力信号の論理が反転する境界の前記第1の可変容量の容量値を検出し、動作モードでは、前記検出した前記第1の可変容量の容量値を維持するコントローラを有することを特徴とする請求項1〜7のいずれか1項に記載のコンパレータシステム。
- さらに、前記第1の可変容量及び前記第2の可変容量を制御するコントローラを有し、
前記第1の入力ノードは、前記コンパレータの正極入力端子に接続され、
前記第2の入力ノードは、前記コンパレータの負極入力端子に接続され、
前記コントローラは、
キャリブレーションモードでは、前記第1の入力ノードに第1の基準電圧を入力し、前記第2の入力ノードに前記第1の基準電圧より高い第2の基準電圧を入力した場合に、前記第1の可変容量の容量値を変化させ、前記コンパレータの出力信号の論理が反転する境界の前記第1の可変容量の容量値を検出し、動作モードでは、前記検出した前記第1の可変容量の容量値を維持することにより、前記コンパレータシステムに負の閾値を設定し、
キャリブレーションモードでは、前記第1の入力ノードに第1の基準電圧を入力し、前記第2の入力ノードに前記第1の基準電圧より低い第2の基準電圧を入力した場合に、前記第2の可変容量の容量値を変化させ、前記コンパレータの出力信号の論理が反転する境界の前記第2の可変容量の容量値を検出し、動作モードでは、前記検出した前記第2の可変容量の容量値を維持することにより、前記コンパレータシステムに正の閾値を設定することを特徴とする請求項4又は7記載のコンパレータシステム。 - さらに、前記第1の入力ノード及び第3の入力ノード間に接続される第1の抵抗と、
前記第2の入力ノード及び第4の入力ノード間に接続される第2の抵抗とを有することを特徴とする請求項1〜9のいずれか1項に記載のコンパレータシステム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014099754A JP6245063B2 (ja) | 2014-05-13 | 2014-05-13 | コンパレータシステム |
US14/681,376 US9331685B2 (en) | 2014-05-13 | 2015-04-08 | Comparator system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014099754A JP6245063B2 (ja) | 2014-05-13 | 2014-05-13 | コンパレータシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015216597A true JP2015216597A (ja) | 2015-12-03 |
JP6245063B2 JP6245063B2 (ja) | 2017-12-13 |
Family
ID=54539362
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014099754A Expired - Fee Related JP6245063B2 (ja) | 2014-05-13 | 2014-05-13 | コンパレータシステム |
Country Status (2)
Country | Link |
---|---|
US (1) | US9331685B2 (ja) |
JP (1) | JP6245063B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190106023A (ko) * | 2018-03-07 | 2019-09-18 | 삼성전자주식회사 | 반도체 회로 및 반도체 시스템 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10141342B2 (en) * | 2014-09-26 | 2018-11-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and display device |
JP2017046046A (ja) * | 2015-08-24 | 2017-03-02 | 富士通株式会社 | コンパレータ、電子回路、及びコンパレータの制御方法 |
TWI748800B (zh) * | 2020-12-17 | 2021-12-01 | 瑞昱半導體股份有限公司 | 電流導向式比較器與電容控制方法 |
US20230208414A1 (en) * | 2021-12-28 | 2023-06-29 | Credo Technology Group Ltd | Varactor integration-based voltage comparators |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007516410A (ja) * | 2003-06-20 | 2007-06-21 | コミツサリア タ レネルジー アトミーク | 容量性測定用センサ、及び関連する測定方法 |
JP2011077902A (ja) * | 2009-09-30 | 2011-04-14 | Fujitsu Ltd | 電圧比較回路および半導体装置 |
JP2011151452A (ja) * | 2010-01-19 | 2011-08-04 | Fujitsu Ltd | 半導体装置及びオフセット補正方法 |
JP2013046378A (ja) * | 2011-08-26 | 2013-03-04 | Handotai Rikougaku Kenkyu Center:Kk | 弛張発振回路 |
JP2014022963A (ja) * | 2012-07-19 | 2014-02-03 | Renesas Electronics Corp | A/d変換器を備えた半導体集積回路及びa/d変換方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4683234B2 (ja) * | 2004-10-05 | 2011-05-18 | 日本電気株式会社 | 論理回路 |
TWI339495B (en) * | 2006-07-26 | 2011-03-21 | Realtek Semiconductor Corp | A high resolution delay adjustor |
JP5625955B2 (ja) | 2010-03-26 | 2014-11-19 | 富士通株式会社 | 増幅回路及びその増幅回路を含むアナログデジタル変換回路 |
US8866498B2 (en) * | 2011-08-29 | 2014-10-21 | Robert Bosch Gmbh | Surface charge reduction technique for capacitive sensors |
JP5688586B2 (ja) | 2011-09-21 | 2015-03-25 | 富士通株式会社 | コンパレータシステム、アナログデジタルコンバータおよびコンパレータの閾値補正方法。 |
US9190961B1 (en) * | 2014-04-29 | 2015-11-17 | Hong Kong Applied Science & Technology Research Institute Company, Limited | Digitally-programmable gain amplifier with direct-charge transfer and offset cancellation |
-
2014
- 2014-05-13 JP JP2014099754A patent/JP6245063B2/ja not_active Expired - Fee Related
-
2015
- 2015-04-08 US US14/681,376 patent/US9331685B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007516410A (ja) * | 2003-06-20 | 2007-06-21 | コミツサリア タ レネルジー アトミーク | 容量性測定用センサ、及び関連する測定方法 |
JP2011077902A (ja) * | 2009-09-30 | 2011-04-14 | Fujitsu Ltd | 電圧比較回路および半導体装置 |
JP2011151452A (ja) * | 2010-01-19 | 2011-08-04 | Fujitsu Ltd | 半導体装置及びオフセット補正方法 |
JP2013046378A (ja) * | 2011-08-26 | 2013-03-04 | Handotai Rikougaku Kenkyu Center:Kk | 弛張発振回路 |
JP2014022963A (ja) * | 2012-07-19 | 2014-02-03 | Renesas Electronics Corp | A/d変換器を備えた半導体集積回路及びa/d変換方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190106023A (ko) * | 2018-03-07 | 2019-09-18 | 삼성전자주식회사 | 반도체 회로 및 반도체 시스템 |
KR102574330B1 (ko) * | 2018-03-07 | 2023-09-01 | 삼성전자주식회사 | 반도체 회로 및 반도체 시스템 |
Also Published As
Publication number | Publication date |
---|---|
US9331685B2 (en) | 2016-05-03 |
US20150333746A1 (en) | 2015-11-19 |
JP6245063B2 (ja) | 2017-12-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6245063B2 (ja) | コンパレータシステム | |
KR101995389B1 (ko) | 위상 혼합 회로, 이를 포함하는 반도체 장치 및 반도체 시스템 | |
US8643358B2 (en) | Oscillator | |
US20170063363A1 (en) | Comparator, electronic circuit, and method of controlling comparator | |
JP5814542B2 (ja) | 発振回路 | |
US7737748B2 (en) | Level shifter of semiconductor device and method for controlling duty ratio in the device | |
US9645623B2 (en) | Semiconductor integrated circuit and method of controlling power supply | |
KR102351700B1 (ko) | 전위 변환 회로 및 표시 패널 | |
US9985621B2 (en) | Output circuit and integrated circuit | |
US20190052228A1 (en) | Rail-To-Rail Source Follower | |
US20070018696A1 (en) | Transmitting circuit and semiconductor integrated circuit | |
US20150341040A1 (en) | Clock Generator and Switch-capacitor Circuit Comprising the Same | |
JP6237310B2 (ja) | 半導体集積回路 | |
US10305625B2 (en) | Data recovery circuit | |
JP6244714B2 (ja) | 電子回路 | |
US20160164459A1 (en) | Oscillator and semiconductor device including the same | |
US9887552B2 (en) | Fine timing adjustment method | |
KR20130019353A (ko) | 출력 회로 | |
CN109493893B (zh) | 一种时钟产生电路、电荷泵电路及存储器 | |
JP2016127602A (ja) | クロック生成装置 | |
JP6258723B2 (ja) | クロック生成回路及びクロックの位相補正方法 | |
JP2021175162A (ja) | 半導体装置 | |
KR20100131714A (ko) | 반도체 장치의 온도 보상 발진 회로 | |
JP2013168876A (ja) | 時間間隔変換装置 | |
JP2012239285A (ja) | スイッチング電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170206 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170908 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171017 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171030 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6245063 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |