JP2015216165A - 半導体製造方法および半導体製造装置 - Google Patents

半導体製造方法および半導体製造装置 Download PDF

Info

Publication number
JP2015216165A
JP2015216165A JP2014096866A JP2014096866A JP2015216165A JP 2015216165 A JP2015216165 A JP 2015216165A JP 2014096866 A JP2014096866 A JP 2014096866A JP 2014096866 A JP2014096866 A JP 2014096866A JP 2015216165 A JP2015216165 A JP 2015216165A
Authority
JP
Japan
Prior art keywords
plasma
substrate
base material
semiconductor manufacturing
holder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014096866A
Other languages
English (en)
Other versions
JP6120176B2 (ja
Inventor
大 北川
Dai Kitagawa
大 北川
奥村　智洋
Tomohiro Okumura
智洋 奥村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2014096866A priority Critical patent/JP6120176B2/ja
Priority to TW104107554A priority patent/TWI595563B/zh
Priority to US14/682,083 priority patent/US9209043B2/en
Priority to KR1020150049490A priority patent/KR20150128552A/ko
Publication of JP2015216165A publication Critical patent/JP2015216165A/ja
Application granted granted Critical
Publication of JP6120176B2 publication Critical patent/JP6120176B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/6776—Continuous loading and unloading into and out of a processing chamber, e.g. transporting belts within processing chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32403—Treating multiple sides of workpieces, e.g. 3D workpieces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32733—Means for moving the material to be treated
    • H01J37/32752—Means for moving the material to be treated for moving the material across the discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/26—Plasma torches
    • H05H1/30—Plasma torches using applied electromagnetic fields, e.g. high frequency or microwave energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/20—Positioning, supporting, modifying or maintaining the physical state of objects being observed or treated
    • H01J2237/202—Movement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/26—Plasma torches
    • H05H1/32—Plasma torches using an arc
    • H05H1/34—Details, e.g. electrodes, nozzles
    • H05H1/3494—Means for controlling discharge parameters

Abstract

【課題】電磁界によってプラズマを発生させ、そのプラズマを用いて基材上の素子のアニール処理を実行するにあたり、電磁界による素子へのダメージを抑制する。【解決手段】電磁界をプラズマガスに作用させてプラズマＰを発生させるプラズマ発生装置１２に対して素子が形成された基材Ｓを相対的に移動させつつ、基材Ｓをプラズマによって熱処理する半導体製造方法であって、素子が形成された基材Ｓの第１の表面Ｓａに対して反対側の基材Ｓの第２の表面Ｓｂをプラズマ発生装置１２に対向させた状態で、プラズマ発生装置１２のプラズマＰを基材Ｓの第２の表面Ｓｂに照射する。【選択図】図１

Description

本開示は、プラズマを照射して基材を熱処理する半導体製造方法および半導体製造装置に関する。
半導体素子の製造工程において、例えばｎ型半導体とｐ型半導体とを作製するために基材に不純物を導入する不純物導入プロセスが実行される。不純物の導入後、アニール処理プロセス（熱処理）が実行される。
例えば基材としてシリコンウエハを用いる場合、不純物イオンをウエハに衝突させて該ウエハに埋め込むためのイオン導入プロセスと、その埋め込まれた不純物とシリコンとを結合させるためのアニール処理プロセスとが実行される。
半導体素子を微細化および高性能化するためには、基材内深部への不純物の拡散を抑制する必要がある。そのためには、不純物を基材の表面近くの浅い領域に且つ高密度に導入するとともに、不純物とシリコンを結合させるアニール処理プロセスを短時間で行う必要がある。その理由は、長時間熱処理を行うと不純物が基材内の深部にまで拡散し、その結果、良好な半導体素子を作製できないからである。したがって、短時間でアニール処理するための技術が求められている。
例えば、短時間でアニール処理するための技術として、レーザーを用いた加熱技術が使用されている。レーザーを用いた加熱の場合、μsオーダーの短時間で加熱対象物を１０００℃以上まで加熱することが可能である。
しかし、現状のレーザーの連続出力時間には制限があるため、大型の基材の表面にレーザーを走査して加熱を行う場合、レーザーを複数回に分けて照射する必要がある。そのため、異なるタイミングに出射されたレーザーによって走査された基材の複数の部分において、加熱の程度が異なる場合がある。すなわち、基材の加熱ムラが生じる可能性がある。その結果、十分にアニール処理された半導体素子と、不十分にアニール処理された半導体素子とが作製される。
上述のレーザーによるアニール処理の問題を解消することができる、半導体製造装置が特許文献１によって開示されている。特許文献１に記載された半導体製造装置は、プラズマを照射するプラズマトーチユニットの開口の前方を基材が横切るように、プラズマトーチユニットに対して基材を相対的に移動させるように構成されている。プラズマを照射する開口は、基材の移動方向と直交する方向に長いスロット状であって、基材の幅（移動方向と直交する方向のサイズ）に比べて長い。このような開口から照射されたプラズマは、半導体素子が形成された基材の表面上にライン状に照射される。したがって、ライン状のプラズマを基材の表面に一度走査することにより、基材全体が、加熱ムラが発生することなく、一様に加熱される。その結果、基材上の複数の半導体素子が一様にアニール処理される。
特開２０１３−１２０６８４号公報
しかしながら、特許文献１に記載されたプラズマ処理装置の場合、基材に形成された半導体素子がダメージを受ける可能性がある。具体的には、プラズマを発生させるためにコイルが形成する強力な電磁界によって基材の薄膜に形成された半導体素子が静電的なダメージを受ける可能性がある。なお、ここで言う静電的なダメージとは、電磁界によって電荷が半導体素子に蓄積し、その結果として生じる半導体素子の性能低下などである。
そこで、本開示は、電磁界によってプラズマを発生させ、そのプラズマを用いて基材上の半導体素子のアニール処理を実行するにあたり、電磁界による半導体素子へのダメージを抑制することを課題とする。
上述の課題を解決するために、本発明の一態様によれば、
電磁界をプラズマガスに作用させてプラズマを発生させるプラズマ発生装置に対して素子が形成された基材を相対的に移動させつつ、基材をプラズマによって熱処理する半導体製造方法であって、
素子が形成された基材の第１の表面に対して反対側の基材の第２の表面をプラズマ発生装置に対向させた状態で、プラズマ発生装置のプラズマを基材の第２の表面に照射する、半導体製造方法が提供される。
また、本発明の別態様によれば、
半導体素子が形成された基材をプラズマによって熱処理する半導体製造装置であって、
電磁界をプラズマガスに作用させてプラズマを発生させるプラズマ発生装置と、
基材を保持する基材ホルダと、
基材ホルダを移動させる移動機構と、を有し、
半導体素子が形成された基材の第１の表面に対して反対側の基材の第２の表面の法線が水平方向に延在するように且つ第２の表面がプラズマ発生装置に対向するようにプラズマ発生装置に対して基材ホルダを移動機構によって相対的に移動させつつ、プラズマ発生装置のプラズマを基材の第２の表面に照射する、半導体製造装置が提供される。
本開示によれば、電磁界によってプラズマを発生させ、そのプラズマを用いて基材上の半導体素子のアニール処理を実行するにあたり、電磁界による半導体素子へのダメージを抑制することができる。
本発明の実施の形態１に係る半導体製造装置の概略図 図１に示すＢ−Ｂ線に沿った半導体製造装置の断面図 熱処理を開始する前の半導体製造装置を示す図 熱処理中の半導体製造装置を示す図 熱処理が終了した後の半導体製造装置を示す図 本発明の実施の形態２に係る半導体製造装置の概略図 本発明の実施の形態２に係る半導体製造装置によって熱処理された基材の温度分布を示す図 比較例の半導体製造装置における基材の自重による撓みを示す図 比較例の半導体製造装置によって熱処理された基材の温度分布を示す図 本発明の実施の形態３に係る半導体製造装置の概略図 他の実施の形態に係る半導体製造装置における基材のチャック機構を示す断面図 他の実施の形態に係る半導体製造装置における基材の一例のチャック機構を示す上面図 他の実施の形態に係る半導体製造装置における基材の別例のチャック機構を示す上面図
以下、本発明の実施の形態について、図面を参照しながら説明する。
（実施の形態１）
図１は、本発明の実施の形態１に係る半導体製造装置を概略的に示している。図２は、図１におけるＢ−Ｂ線に沿った断面を示している。図３Ａ〜図３Ｃは、半導体製造装置による熱処理（アニール処理）の流れを示している。なお、図中におけるＺ軸方向は鉛直方向を示し、Ｘ軸方向およびＹ軸方向は水平方向を示している。
図１に示す半導体製造装置１０は、基材ＳをプラズマＰによって熱処置するためのプラズマ発生装置として、誘導結合型プラズマトーチユニット１２（以下、「プラズマトーチユニット１２」と称する）と、基材Ｓを保持する基材ホルダ１４とを有する。
基材Ｓは、例えば、半導体の製造においてよく使用されるシリコンウエハである。基材Ｓは、半導体素子（厳密に言えば、アニール処理される前の半導体素子の中間生産物）が形成された薄膜Ｌを第１の表面Ｓａ側に備える。
基材Ｓは基材ホルダ１４に保持され、基材Ｓを保持する基材ホルダ１４はプラズマトーチユニット１２に対して相対的に移動される（送られる）。本実施の形態１の場合、基材Ｓを保持する基材ホルダ１４が、固定されたプラズマトーチユニット１２に対して相対的にＸ軸方向（白抜き矢印方向Ｆ）に移動する。なお、プラズマトーチユニット１２に対して基材ホルダ１４を相対的に移動させる移動機構は、これに限定されるわけではないが、例えば、基材ホルダ１４と接触する外周面を備えて回転する複数のローラ（図示せず）で構成される。また、プラズマトーチユニット１２が固定された基材ホルダ１２に対して相対的に移動してもよい。あるいは、プラズマトーチユニット１２と基材ホルダ１２の両方が移動してもよい。
本実施の形態１の場合、図３Ａに示すように、基材ホルダ１４は、プラズマトーチユニット１２に対向する表面１４ａに、基材Ｓを収容可能であって、基材Ｓの形状と相似な断面形状を備える凹部１４ｂが形成されている。また、基材ホルダ１４は、凹部１４ｂの底と基材ホルダ１４の裏側の表面１４ｃとを連通し、基材Ｓが通過不可能な貫通穴１４ｄを有する。すなわち、凹部１４ｂと貫通孔１４ｄは座ぐり穴を構成している。
理由は後述するが、図１に示すように、基材ホルダ１４は、半導体素子が形成された薄膜Ｌを備える第１の表面Ｓａに対して反対側の基材Ｓの第２の表面Ｓｂがプラズマトーチユニット１２に対向するように該基材Ｓを保持する。すなわち、薄膜Ｌがない側の基材Ｓの第２の表面Ｓｂにプラズマトーチユニット１２からのプラズマＰが照射される。また、基材ホルダ１４は、基材Ｓの薄膜Ｌが形成された第１の表面Ｓａの周縁部を、凹部１４ｂと貫通孔１４ｄとの間の肩部１４ｅによって支持する。これにより、プラズマトーチユニット１２によって加熱された基材Ｓから基材ホルダ１４への熱の移動を抑制している。
また、理由は後述するが、基材ホルダ１４の凹部１４ｂの深さは、図１に示すように、基材ホルダ１４の表面１４ａと基材Ｓの第２の表面Ｓｂとが略同一平面上に位置するように、基材Ｓの厚さと略等しくされている。
プラズマトーチユニット１２は、図１に示すように、電磁界を形成するための導体製のコイル１６と、誘電体製の第１のセラミックスブロック１８と、誘電体製の第２のセラミックスブロック２０とを有する。
コイル１６は、例えば、円形断面を備える銅管と、その銅管を覆い、長方形（または正方形）状の断面を備える銅ブロックとによって構成されている。また、コイル１６は第１のセラミックスブロック１８と第２のセラミックスブロック２０の近傍に配置されている。なお、銅管内には、コイル１６を冷却するための冷媒が流れる。
第１のセラミックスブロック１８と第２のセラミックスブロック５は互いに接触し、その間に、チャンバ２２と、チャンバ２２内に連通するスロット状の開口２４とを画定する。
具体的には、プラズマトーチユニット１２のチャンバ２２および開口２４は、プラズマＰが照射される基材Ｓの第２の表面Ｓｂに対して直交する平面（Ｙ−Ｚ平面）に沿って設けられている。開口２４は、チャンバ２２および開口２４に沿う平面（Ｙ−Ｚ平面）に対して且つ基材Ｓの表面Ｓｂに対して平行な方向（Ｙ軸方向）に長いスロット状の開口である。すなわち、開口２４は、プラズマトーチユニット１２に対する基材Ｓの相対移動方向（送り方向Ｆ）に対して直交する長手方向を備える開口である。
また、開口２４は、プラズマ処理時、基材Ｓの第２の表面Ｓｂに対して平行し、基材Ｓの第２の表面Ｓｂに対して可能な限り接近する。その結果、開口２４は基材Ｓによって実質的に塞がれ、それによりチャンバ２２は実質的に閉じた空間にされる。
コイル１６は、その中心軸が基材Ｓの第２の表面Ｓｂに対して平行に延在するように、且つ、チャンバ２２および開口２４に沿う平面（Ｙ−Ｚ平面）に対して直交するように構成されている（言い換えるとＸ軸方向にコイル１６の中心軸は延在する）。
また、本実施の形態１の場合、コイル１６は、第１のセラミックスブロック１８の外側と、第２のセラミックスブロック２０の外側とに１つずつ配置されている。また、２つのコイル１６それぞれは、高周波電力が印加されたときにそれぞれがチャンバ２２内に形成する高周波電磁界の向きが互いに等しくなるように構成されている。
なお、２つのコイル１６は、いずれか一方だけでも機能しうる。しかしながら、本実施の形態１のように、チャンバ２２を挟むようにコイル１６を２つ設けた方が、チャンバ２２２内に形成される電磁界の強度を強めることができる。
本実施の形態１の場合、図２に示すように、チャンバ２２は環状に構成されている。ここで言う「環状」は、無端状を意味し、円形に限定されるものではない。例えば、チャンバ２２は、開口２４と連通し、開口２４の長手方向（Ｙ軸方向）に延在する直線部２２ａと、直線部２２ａに対して平行に距離をあけて延在する直線部２２ｂと、２つの直線部２２ａ、２２ｂとを連結する直線部２２ｃ、２２ｄとを備える。
このようなプラズマトーチユニット１２のチャンバ２２内に、プラズマガスが導入される。プラズマガスとして種々のものが使用可能であるが、プラズマＰの安定性および着火性、プラズマＰに曝露される部材の寿命などを考慮すると、プラズマガスは不活性ガスを主体とするガスが好ましい。例えば、プラズマガスとして、アルゴン（Ａｒ）ガスが挙げられる。
例えば、プラズマガスとしてアルゴンガスのみを使用する場合、プラズマＰは相当に高温になる（１０，０００Ｋ以上）。
例えば、アルゴンと水素（Ｈ２）の混合ガスを用いる場合、そのプラズマ発生の条件としては、走査速度（基材Ｓの移動速度）＝５０〜３，０００ｍｍ／ｓ、プラズマガス総流量＝１〜１００ＳＬＭ、水素濃度＝０〜１０％、コイル１６に印加する高周波電力＝０．５〜５０ｋＷ程度の値が適切である。ただし、これらの諸量のうち、ガス流量および電力は、プラズマトーチユニット１２の開口２４の長手方向（Ｙ軸方向）の長さ１００ｍｍあたりの値である。したがって、ガス流量や電力などのパラメータは、開口２４の長手方向の長さが１００ｍｍに比べて短いまたは長い場合、それに比例して調整する必要がある。
このような構成のプラズマトーチユニット１２によれば、コイル１６に高周波電力が印加されると、プラズマガスが導入されたチャンバ２２内に高周波電磁界が形成される。それにより、プラズマガスに高周波電磁界が作用し、チャンバ２２内、すなわち第１のセラミックスブロック１８、第２のセラミックスブロック２０、および基材Ｓの第２の表面Ｓｂによって囲まれた空間内にプラズマＰが発生する（プラズマＰが着火する）。発生したプラズマＰは、開口２４を介して基材Ｓの第２の表面Ｓｂに照射される。
なお、プラズマトーチユニット１２は、その開口２４に対して基材Ｓの第２の表面Ｓｂが対向した状態でプラズマＰを着火するわけではない。具体的には、図３Ａに示すように、基材Ｓがプラズマトーチユニット１２の開口２４の前方を送り方向Ｆに横切る前に、プラズマＰは着火される。
具体的には、図３Ａに示すように、基材ホルダ１４の送り方向Ｆの前端および後端それぞれには、耐熱性に優れる第１のセラミックス板２６および第２のセラミックス板２８とが取り付けられている。第１および第２のセラミックス板２６、２８におけるプラズマトーチユニット１２側の表面は、プラズマトーチユニット１２側の基材ホルダ１４の表面１４ａおよび基材Ｓの第２の表面Ｓｂと略同一平面上に位置する。
送り方向Ｆの前側の第１のセラミックス板２６がプラズマトーチユニット１２の開口２４に対向する状態で、プラズマＰが着火される。なお、第１のセラミックス板２６には、冷媒が流れる冷媒配管３０が取り付けられている。この冷媒配管３０により、プラズマＰによって第１のセラミックス板２６が熱的なダメージを受けないように、第１のセラミックス板２６は冷却される。
プラズマＰが着火されると、基材ホルダ１４が送り方向Ｆに搬送され始める（加速し始める）。なお、図３Ｂに示すように、プラズマトーチユニット１２の開口２４の前方を所定の一定速度で基材Ｓの第２の表面Ｓｂが横切るように、基材ホルダ１４は加速される。これにより、基材Ｓの第２の表面Ｓｂ全体に対して、プラズマトーチユニット１２の開口２２から照射されたプラズマＰが一定速度で走査される。
なお、プラズマトーチユニット１２の開口２２は、その長手方向（Ｙ軸方向）のサイズ送り方向Ｆと直交する方向の基材Ｓのサイズに比べて長い。これにより、基材Ｓのサイズに比べて長いライン状にプラズマＰが基材Ｓに照射される。その結果、基材Ｓの第２の表面Ｓｂに対してプラズマＰを一度走査するだけで基材Ｓの第２の表面Ｓｂ全体がプラズマ処理され、基材Ｓの第２の表面Ｓｂ全体を複数回に分けてプラズマＰを走査する場合に比べて、基材Ｓ全体が一様に熱処理される。
また、プラズマＰが走査される第１のセラミックス板２６の表面、基材ホルダ１４の表面１４ａ、および基材Ｓの第２の表面Ｓｂが同一平面上に位置するため、第１のセラミックス板２６から基材Ｓに向かってプラズマトーチユニット１２が相対的に移動している間、チャンバ２４内のプラズマＰの状態が安定する。そのため、移動にともなうプラズマＰの揺動を抑えることができ、基材Ｓに対する熱処理のバラツキを抑制することができる。
プラズマトーチユニット１２の開口２４の前方を基材Ｓが横切った後、基材ホルダ１４は減速される。そして、図３Ｃに示すように、第２のセラミックス板２８がプラズマトーチユニット１２の開口２４に対向する状態で、基材ホルダ１４は停止される。なお、第２のセラミックス板２８も、第１のセラミックス板２６と同様に、冷媒が流れる冷媒配管３２によって冷却されている。
基材Ｓがプラズマトーチユニット１２の開口２４の前方を横切った後に速やかにコイル１６への高周波電力の供給を停止する場合、冷媒配管３２を省略し、第２のセラミックス板２８の冷却を省略することができる。あるいは、冷媒配管３２のみならず第２のセラミックス板２８も省略可能である。
第２のセラミックス板２８にプラズマトーチユニット１２の開口２４が対向した後、コイル１６への高周波電力の供給が停止され、プラズマＰによって熱処理された基材Ｓが基材ホルダ１４から取り出される。
上述したような半導体製造装置１０を用いるプラズマ処理（熱処理）によれば、数十ｍｓから数百ｍｓという短時間の間にプラズマＰが基材１の第２の表面Ｓｂに照射され、第２の表面Ｓｂの温度を瞬時に１０００℃以上に加熱することができる。半導体製造工程においてよく用いられるサイズの基材Ｓ（例えばシリコンウエハ）は、その厚みが数百μｍオーダーであるため、第２の表面Ｓｂが瞬時に１０００℃以上まで加熱されると、基材Ｓ全体も瞬時に同程度の温度になる。その結果、プラズマＰを直接照射することなく、基材Ｓの第１の表面Ｓａの薄膜Ｌに形成された半導体素子（厳密にはアニール処理が実施される前の半導体素子の中間生産物）に対してアニール処理を実行することができる。
また、図１および図２に示すように、アニール処理が必要な半導体素子（その中間生成物）が形成された薄膜ＬとプラズマＰを照射するプラズマトーチユニット１２との間に基材Ｓ本体が存在するため、コイル１６によって形成された高周波電磁界による静電的なダメージを薄膜Ｌに形成された半導体素子はほとんど受けない。
具体的に説明すると、コイル１６によって形成された高周波電磁界により、基材１内に渦電流が発生する。内部に渦電流が発生した基材１が電磁シールドの役割を果たすことにより、コイル１６から薄膜Ｌに形成された半導体素子への電磁波を効果的に遮蔽することができる。それにより、薄膜Ｌ近傍のコイル１６由来の高周波電磁界が相当に弱まる。その結果、コイル１６が形成する高周波電磁界によって基材Ｓの薄膜Ｌに形成された半導体素子は静電的なダメージをほとんど受けず、良好な半導体素子を作製することができる。
なお、発明者は、コイル１６の高周波電磁界による薄膜Ｌに形成された半導体素子への静電的なダメージが基材１の遮蔽効果によって抑制されることを、実験によって実証している。
具体的には，基材Ｓの第１の表面Ｓａの薄膜Ｌ（絶縁薄膜）に半導体素子としてアンテナ比が１００万倍のＭＯＳデバイスを作製した。そのような基材Ｓの第２の表面Ｓｂに対してプラズマＰを照射した。また、比較のために、別の基材Ｓの第１の表面ＳａにプラズマＰを照射した。さらに、それぞれの場合において、ケルビンプローブ法によってプラズマ照射後における基材Ｓの薄膜Ｌの電荷を測定した。
その結果、基材Ｓの第２の表面ＳｂにプラズマＰを照射した場合、第１の表面Ｓａの薄膜Ｌに形成されたＭＯＳデバイスに破壊はみられなかった。また、薄膜Ｌにはほとんど電荷が発生せず、電荷の測定値は±３Ｖ以下であった。
一方、基材Ｓの第１の表面ＳａにプラズマＰを照射した場合、第１の表面Ｓａの薄膜Ｌに形成されたＭＯＳデバイスが破壊されていた。また、薄膜Ｌに、＋１０〜３０Ｖの電荷が発生していた。なお、基材Ｓの第１の表面ＳａにプラズマＰを照射する場合、アンテナ比が１万倍のＭＯＳデバイスでも破壊されることがわかった。
このように、素子が形成された基材の表面に対して反対側の基材の表面にプラズマを照射すれば、素子への静電的なダメージを抑制できることが分かった。
本実施の形態１によれば、電磁界によってプラズマＰを発生させ、そのプラズマＰを用いて基材Ｓ上の半導体素子のアニール処理を実行するにあたり、電磁界による半導体素子へのダメージを抑制することができる。また、半導体素子が形成された第１の表面Ｓａが下方向に向いているため、半導体素子へのコンタミネーションを抑制することができ、その結果、高性能の半導体素子を得ることができる。
（実施の形態２）
本発明の実施の形態２について、図４〜図７を参照しながら説明する。
図４は、本発明の実施の形態２に係る半導体製造装置１１０を概略的に示している。なお、半導体製造装置１１０におけるプラズマ発生装置は、上述の実施の形態１のプラズマトーチユニット１２と同一である。上述の実施の形態１と異なる点は、基材ホルダである。したがって、本実施の形態２に係る基材ホルダについて説明する。
図４に示すように、実施の形態２に係る半導体製造装置１１０の基材ホルダ１１４は、実施の形態１の基材ホルダ１４と異なり、基材Ｓを基材ホルダ１１４に固定するチャック機構を有する。
具体的には、プラズマトーチユニット１２に対向する基材ホルダ１１４の表面１１４ａに形成された凹部１１４ｂ内に基材Ｓが収容され、基材Ｓの第１の表面Ｓａの周縁部が凹部１１４ｂと貫通孔１１４ｄとの間の肩部１１４ｅに支持されている。また、肩部１１４ｅと基材Ｓの第１の表面Ｓａの周縁部との接触を維持するために、チャック機構として、第１の表面Ｓａの周縁部を吸引するための複数の吸引孔１１４ｆが、基材ホルダ１１４ｂに形成されている。この複数の吸引孔１１４ｆの開口は肩部１１４ｅに形成されている。真空ポンプ（図示せず）によって吸引孔１１４ｆに負圧Ａ１が付与され続けることにより、基材Ｓの第１の表面Ｓａの周縁部が基材ホルダ１１４の肩部１１４ｅに固定される。
また、基材ホルダ１１４によって支持されていない基材Ｓの第１の表面Ｓａの部分（すなわち基材ホルダ１１４の肩部１１４ｅと接触する周縁部を除く中央部分）の自重による下方向への撓みを抑制するために、当該部分に、基材ホルダ１１４の貫通孔１１４ｄを介して、例えば正圧ポンプ（図示せず）によって正圧Ａ２が付与されている。例えば、基材Ｓの中心における自重による下方向へのたわみ量が１０μｍ以下になるように、基材Ｓの第１の表面Ｓａの中央部分に向かって正圧Ａ２が付与され続ける。
基材ホルダ１１４によって支持されていない基材Ｓの中央部分の自重による下方向への撓みを抑制しつつ、プラズマ処理（熱処理）を行ったときの基材Ｓの温度分布を図５に示す。図５に示すように、基材Ｓの中央部分の撓みを抑制しつつ熱処理を実行した場合、プラズマトーチユニット１２と基材Ｓの第２の表面Ｓｂとの間の距離が一定に維持された状態でプラズマＰが第２の表面Ｓｂ上に走査される。そのため、プラズマ処理後の温度分布は基材Ｓ全体にわたってほぼ一様である（クロスハッチングによって温度分布を示している）。
一方、図６に示すように、基材ホルダ１１４によって支持されていない基材Ｓの中央部分に正圧Ａ２が付与されていない場合、基材Ｓの中央部分が自重によって下方向に撓む。この場合のプラズマ処理（熱処理）後の基材Ｓの温度分布を図７に示す。
基材ホルダ１１４によって支持されていない基材Ｓの中央部分に正圧Ａ２が付与されていない場合、基材Ｓの中心Ｃに近づくほど、プラズマトーチユニット１２と基材Ｓとの間の距離が増加する。そのため、図７に示すように、基材Ｓの中心Ｃに近づくほど、プラズマ処理後の温度が低い（複数のクロスハッチングによって温度分布を示し、クラスハッチングが緻密であるほど温度が高いことを示す）。したがって、図７に示すように、基材Ｓにおいて、同心円状に異なる温度が分布する。
このように基材Ｓの加熱温度が場所によって異なると、適切にアニール処理された半導体素子と不十分にアニール処理された半導体素子が作製される。すなわち、不良の半導体素子が作製される。
本実施の形態２によれば、実施の形態１と同様に、電磁界によってプラズマＰを発生させ、そのプラズマＰを用いて基材Ｓ上の半導体素子のアニール処理を実行するにあたり、電磁界による半導体素子へのダメージを抑制することができる。また、基材Ｓ全体が一様に加熱されるため、不良の半導体素子の発生を抑制することができる。
なお、図４に示すように、基材Ｓの第１の表面Ｓａの周縁部が負圧Ａ１によって吸引されていることにより、基材Ｓの中央部分に正圧Ａ２が付与されていても基材Ｓは移動しない。しかしながら、基材Ｓの材質などの違いを原因として、基材Ｓの中央部分に正圧Ａ２が付与されたときに基材Ｓが移動せず、基材ホルダ内の凹部に収容され続けるのであれば、基材Ｓの第１の表面Ｓａの周縁部を負圧によって吸引する必要はない。
（実施の形態３）
本発明の実施の形態３について、図８を参照しながら説明する。
図８は、本発明の実施の形態３に係る半導体製造装置２１０を概略的に示している。半導体製造装置２１０におけるプラズマ発生装置の構成は、上述の実施の形態１のプラズマトーチユニット１２の構成と同一である。また、半導体製造装置２１０における基材ホルダの構成は、上述の実施の形態２の基材ホルダ１１４と同一である。
図１および図４に示すように、上述の実施の形態１の半導体製造装置１０および実施の形態２の半導体製造装置１１０それぞれのプラズマトーチユニット１２と基材Ｓは鉛直方向（Ｚ軸方向）に対向する。これと異なり、図８に示すように、本実施の形態３の半導体製造装置２１０のプラズマトーチユニット１２と基材Ｓは水平方向（Ｘ軸方向）に対向する。
そのために、プラズマトーチユニット１２は、開口２４が水平方向（Ｘ軸方向）に向くような姿勢にされている。一方、基材Ｓを保持する基材ホルダ１１４は、基材Ｓの第２の表面Ｓｂの法線が水平方向（Ｘ軸方向）に延在するように、且つ、その第２の表面Ｓｂがプラズマトーチユニット１２に対向するように、プラズマトーチユニット１２に対して相対的に配置される。本実施の形態３の場合、基材ホルダ１１４は鉛直方向（Ｚ軸方向）に移動する。
このような半導体製造装置２１０によれば、基材ホルダ１１４に支持されていない基材Ｓの中央部分がプラズマトーチユニット１２の開口２４から離間するように自重によって撓むことが抑制される。すなわち、基材ホルダ１１４（基材Ｓ）の鉛直方向への移動中、基材Ｓの第２の表面Ｓｂとプラズマトーチユニット１２との間の距離が一定に維持される。それにより、基材Ｓ全体が一様に加熱され、アニール処理不足の不良の半導体素子の発生が抑制される。
本実施の形態３によれば、上述の実施の形態２と同様に、電磁界によってプラズマＰを発生させ、そのプラズマＰを用いて基材Ｓ上の半導体素子のアニール処理を実行するにあたり、電磁界による半導体素子へのダメージを抑制することができる。また、基材Ｓ全体が一様に加熱されるため、不良の半導体素子の発生を抑制することができる。
なお、実施の形態３の場合、基材ホルダ１１４はプラズマトーチユニット１２に対して相対的に鉛直方向（Ｚ軸方向）に移動するが、これに代わって、基材ホルダ１１４は、基材ホルダ１１４とプラズマトーチユニット１２との対向方向（Ｘ軸方向）と直交する水平方向（Ｙ軸方向）に移動してもよい。広義には、プラズマＰが照射される基材Ｓの第２の表面Ｓｂの法線が水平方向に延在した状態で、その法線と直交する方向に基材Ｓが移動するように基材ホルダ１１４がプラズマトーチユニット１２に対して相対的に移動すればよい。
以上、複数の実施の形態１〜３を挙げて本発明を説明したが、本発明はこれらに限定されない。
例えば、上述の実施の形態２の場合、図４に示すように、基材ホルダ１１４に支持されていない基材Ｓの第１の表面Ｓａの中央部分には、自重によって下方向に撓まないように正圧Ａ２が付与されている。その結果、基材Ｓの第２の表面Ｓｂとプラズマトーチユニット１２との間の距離は一定に維持されている。これに代わって、基材Ｓの第２の表面Ｓｂとプラズマトーチユニット１２との間の距離を一定に維持するように、プラズマトーチユニット１２が上下動してもよい。この場合、基材Ｓのたわみ量を測定し、その撓み量の測定結果に基づいて、プラズマトーチユニット１２と基材Ｓとの間の距離が制御される。
また例えば、プラズマＰによる加熱ムラをさらに抑制するために、すなわち基材Ｓ全体の加熱温度分布がさらに一様になるように、プラズマ処理（熱処理）中の基材Ｓの温度を測定し、その温度測定結果に基づいてプラズマ処理を制御してもよい。例えば、プラズマトーチユニット１２に超音波振動子を取り付け、基材Ｓの温度測定結果に基づいて超音波振動子によってプラズマトーチユニット１２を高速で振動させてもよい。また例えば、基材Ｓの温度測定結果に基づいて、プラズマトーチユニット１２と基材Ｓとの間の距離を変化させてもよい。さらに例えば、プラズマトーチユニット１２のチャンバー２２内に供給するプラズマガス流量を変化させてプラズマ密度を変化させてもよい。
さらに例えば、実施の形態２の場合、負圧によって基材Ｓの第１の表面Ｓａの周縁部を吸引するチャック機構であったが、これに限らない。例えば、図９に示すように、チャック機構は、プラズマＰが照射される基材Ｓの第２の表面Ｓｂの周縁部に対して部分的に当接して基材Ｓを基材ホルダに固定する複数のチャック爪２１４ｇから構成されてもよい。この複数のチャック爪２１４ｇと基材ホルダ２１４の肩部２１４ｅとの間に基材Ｓがその厚さ方向に挟持される。
なお、図９に示すように、チャック機構の複数のチャック爪２１４ｇは、基材Ｓの第２の表面Ｓｂに当接するために、基材ホルダ２１４の表面２１４ａから突出する。そのために、複数のチャック爪２１４ｇは、基材Ｓの第２の表面Ｓｂおよび基材ホルダ２１４の表面２１４上を走査するプラズマＰに影響を与える（例えばプラズマＰが揺動する）。このプラズマＰへの影響を可能な限り小さくするために、複数のチャック爪２１４ｇの基材ホルダ２１４の表面２１４ａからの突出量を可能な限り小さくするのが好ましい。
また、図１０および図１１に示すように、基材ホルダ２１４ａの表面２１４ａおよび基材Ｓの第２の表面Ｓｂ上を走査するプラズマＰへの影響を小さくするために、複数のチャック爪２１４ｇは複数であって、また、複数のチャック爪２１４ｇと基材Ｓとの接触面積が可能な限り最小になるようにするのが好ましい。また、複数のチャック爪２１４ｇは、基材Ｓの第２の表面Ｓｂにおける基材ホルダ２１４の送り方向Ｆの前側部分に可能な限り当接しないように、基材ホルダ２１４に配置するのが好ましい。
例えば、１つのチャック爪２１４ｇが基材Ｓの第２の表面Ｓｂの周縁部に対して全体にわたって当接する場合、プラズマＰが１つのチャック爪２１４ｇにおける送り方向Ｆの前側部分を通過すると（乗り越えると）、そのプラズマＰが揺動し始め、その結果、揺動状態のプラズマＰが基材Ｓの第２の表面Ｓｂ上を走査する。また例えば、プラズマＰを照射するプラズマトーチユニット１２の開口２２の前方（下方）を最先に通過する基材Ｓの第２の表面Ｓｂの部分に当接するチャック爪２１４ｇ（すなわち図１０に二点鎖線に示すチャック爪２１４ｇ’）が存在する場合、そのチャック爪２１４ｇ’を通過したプラズマＰの部分が揺動し、チャック爪２１４ｇ’に後続する基材Ｓの第２の表面Ｓｂの部分上を搖動状態のプラズマＰが走査する。このようにプラズマＰが搖動した状態で基材Ｓの第２の表面Ｓｂ上を走査すると、基材Ｓに加熱ムラが生じる。
さらに例えば、上述の実施の形態の場合、基材Ｓは半導体製造工程によく使用されるシリコンウエハであったが、これに限定されない。例えば、基材Ｓは、窒化ガリウム（ＧａＮ）、炭化ケイ素（ＳｉＣ）、ヒ化ガリウム（ＧａＡｓ）などのウエハであってもよい。すなわち、本発明の実施の形態に係る基材は、広義には、第１の表面に素子（アニール処理が必要な素子）が形成され、第１の表面に対して反対側の第２の表面に対してプラズマを照射することによって第１の表面に形成された素子に対してアニール処理を実行することができる基材である。そのために、基材の厚みは、例えば１ｍｍ以下である。また、基材は、電磁界によってその表面に電流が流れ、それにより渦電流が発生し、その結果、電磁シールドとして機能できる基材である。
加えて、上述の実施の形態の場合、プラズマを発生させるプラズマ発生装置は、コイルによって形成された電磁界をプラズマガスに作用させてプラズマを発生させる誘導結合型のプラズマトーチユニットであったが、これに限定されない。本発明に係るプラズマ発生装置は、広義には、電磁界をプラズマガスに作用させてプラズマを発生させるプラズマ発生装置であればよい。このようなプラズマ発生装置に、素子が形成された基材の第１の表面に対して反対側の基材の第２の表面が対向配置され、その第２の表面にプラズマ発生装置のプラズマが照射される。
以上のように本発明は、基材に形成された素子に静電的なダメージを与えることなくプラズマによる熱処理が可能である。したがって、本発明は、集積回路、ディスクリート素子の区別無く半導体製造に適用することができる。また、本発明は、シリコンなどの単元素半導体に限らず化合物半導体の製造、アニール処理を含むＭＥＭＳの製造などにも適用できる。
１０ 半導体製造装置
１２ 誘導結合型プラズマトーチユニット
１４ 基材ホルダ
Ｆ 相対移動方向（送り方向）
Ｐ プラズマ
Ｓ 基材
Ｓａ 第１の表面
Ｓｂ 第２の表面

Claims (5)

  1. 電磁界をプラズマガスに作用させてプラズマを発生させるプラズマ発生装置に対して素子が形成された基材を相対的に移動させつつ、基材をプラズマによって熱処理する半導体製造方法であって、
    素子が形成された基材の第１の表面に対して反対側の基材の第２の表面をプラズマ発生装置に対向させた状態で、プラズマ発生装置のプラズマを基材の第２の表面に照射する、半導体製造方法。
  2. 下方向に向いた第１の表面に正圧を付与することによって基材の自重による下方向への撓みを抑制した状態で該基材をプラズマ発生装置に対して相対移動させつつ、上方向に向いた基材の第２の表面に対してプラズマが照射される、請求項１に記載の半導体製造方法。
  3. 基材の第２の表面の法線が水平方向に延在する状態で該基材をプラズマ処理装置に対して相対移動させつつ、基材の第２の表面にプラズマが照射される、請求項１に記載の半導体製造方法。
  4. プラズマが照射される基材の第２の表面に対して平行であって、基材の相対移動方向に対して直交する長手方向を備え、且つ、相対移動方向と直交する方向の基材のサイズに比べて長いプラズマ発生装置の開口からプラズマを基材の第２の表面上にライン状に照射する、請求項１〜３のいずれか一項に記載の半導体製造方法。
  5. 半導体素子が形成された基材をプラズマによって熱処理する半導体製造装置であって、
    電磁界をプラズマガスに作用させてプラズマを発生させるプラズマ発生装置と、
    基材を保持する基材ホルダと、
    基材ホルダを移動させる移動機構と、を有し、
    半導体素子が形成された基材の第１の表面に対して反対側の基材の第２の表面の法線が水平方向に延在するように且つ第２の表面がプラズマ発生装置に対向するようにプラズマ発生装置に対して基材ホルダを移動機構によって相対的に移動させつつ、プラズマ発生装置のプラズマを基材の第２の表面に照射する、半導体製造装置。
JP2014096866A 2014-05-08 2014-05-08 半導体製造方法および半導体製造装置 Active JP6120176B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2014096866A JP6120176B2 (ja) 2014-05-08 2014-05-08 半導体製造方法および半導体製造装置
TW104107554A TWI595563B (zh) 2014-05-08 2015-03-10 Semiconductor manufacturing method and semiconductor manufacturing apparatus
US14/682,083 US9209043B2 (en) 2014-05-08 2015-04-08 Semiconductor manufacturing method and semiconductor manufacturing apparatus
KR1020150049490A KR20150128552A (ko) 2014-05-08 2015-04-08 반도체 제조 방법 및 반도체 제조 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014096866A JP6120176B2 (ja) 2014-05-08 2014-05-08 半導体製造方法および半導体製造装置

Publications (2)

Publication Number Publication Date
JP2015216165A true JP2015216165A (ja) 2015-12-03
JP6120176B2 JP6120176B2 (ja) 2017-04-26

Family

ID=54368478

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014096866A Active JP6120176B2 (ja) 2014-05-08 2014-05-08 半導体製造方法および半導体製造装置

Country Status (4)

Country Link
US (1) US9209043B2 (ja)
JP (1) JP6120176B2 (ja)
KR (1) KR20150128552A (ja)
TW (1) TWI595563B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6295439B2 (ja) * 2015-06-02 2018-03-20 パナソニックＩｐマネジメント株式会社 プラズマ処理装置及び方法、電子デバイスの製造方法
JP6767833B2 (ja) * 2016-09-29 2020-10-14 日本特殊陶業株式会社 加熱装置

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11111819A (ja) * 1997-09-30 1999-04-23 Asahi Kasei Micro Syst Co Ltd ウェハーの固定方法及び露光装置
JPH11145148A (ja) * 1997-11-06 1999-05-28 Tdk Corp 熱プラズマアニール装置およびアニール方法
JP2000243720A (ja) * 1999-02-17 2000-09-08 Matsushita Electronics Industry Corp プラズマドーピング方法およびプラズマドーピング装置
JP2003031677A (ja) * 2001-07-19 2003-01-31 Nec Microsystems Ltd 半導体集積回路の製造方法および設計方法ならびに半導体集積回路
JP2006060130A (ja) * 2004-08-23 2006-03-02 Saitama Univ 薄膜結晶化方法及び装置
JP2007335709A (ja) * 2006-06-16 2007-12-27 Dainippon Screen Mfg Co Ltd 基板処理装置
JP2009200314A (ja) * 2008-02-22 2009-09-03 Saitama Univ 非晶質薄膜の結晶化方法及び装置、並びに薄膜トランジスタの製造方法
JP2010029927A (ja) * 2008-07-31 2010-02-12 Disco Abrasive Syst Ltd レーザ加工装置及びレーザ加工方法
JP2010232476A (ja) * 2009-03-27 2010-10-14 Tokyo Electron Ltd プラズマ処理装置
JP2011119375A (ja) * 2009-12-02 2011-06-16 Panasonic Corp 半導体デバイスおよびその製造方法
JP2012164974A (ja) * 2011-01-21 2012-08-30 Tokyo Seimitsu Co Ltd レーザー加工装置、及びレーザー加工方法
JP2013120684A (ja) * 2011-12-07 2013-06-17 Panasonic Corp プラズマ処理装置及びプラズマ処理方法
JP2014033003A (ja) * 2012-08-01 2014-02-20 Tokyo Electron Ltd 被処理体の処理方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100399813B1 (ko) * 1994-12-14 2004-06-09 가부시키가이샤 니콘 노광장치
EP2270845A3 (en) * 1996-10-29 2013-04-03 Invensas Corporation Integrated circuits and methods for their fabrication
JP4943636B2 (ja) 2004-03-25 2012-05-30 エルピーダメモリ株式会社 半導体装置及びその製造方法
JP2007287452A (ja) 2006-04-14 2007-11-01 Seiko Epson Corp プラズマ装置
KR101312292B1 (ko) 2006-12-11 2013-09-27 엘아이지에이디피 주식회사 플라즈마 처리장치의 기판 파손 방지장치 및 그 방법
JP2010153903A (ja) 2010-03-02 2010-07-08 Elpida Memory Inc 半導体装置の製造方法
US8703613B2 (en) 2010-05-13 2014-04-22 Panasonic Corporation Plasma processing apparatus and plasma processing method
CN103094038B (zh) * 2011-10-27 2017-01-11 松下知识产权经营株式会社 等离子体处理装置以及等离子体处理方法
US8628998B2 (en) * 2011-12-28 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Annealing methods for backside illumination image sensor chips

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11111819A (ja) * 1997-09-30 1999-04-23 Asahi Kasei Micro Syst Co Ltd ウェハーの固定方法及び露光装置
JPH11145148A (ja) * 1997-11-06 1999-05-28 Tdk Corp 熱プラズマアニール装置およびアニール方法
JP2000243720A (ja) * 1999-02-17 2000-09-08 Matsushita Electronics Industry Corp プラズマドーピング方法およびプラズマドーピング装置
JP2003031677A (ja) * 2001-07-19 2003-01-31 Nec Microsystems Ltd 半導体集積回路の製造方法および設計方法ならびに半導体集積回路
JP2006060130A (ja) * 2004-08-23 2006-03-02 Saitama Univ 薄膜結晶化方法及び装置
JP2007335709A (ja) * 2006-06-16 2007-12-27 Dainippon Screen Mfg Co Ltd 基板処理装置
JP2009200314A (ja) * 2008-02-22 2009-09-03 Saitama Univ 非晶質薄膜の結晶化方法及び装置、並びに薄膜トランジスタの製造方法
JP2010029927A (ja) * 2008-07-31 2010-02-12 Disco Abrasive Syst Ltd レーザ加工装置及びレーザ加工方法
JP2010232476A (ja) * 2009-03-27 2010-10-14 Tokyo Electron Ltd プラズマ処理装置
JP2011119375A (ja) * 2009-12-02 2011-06-16 Panasonic Corp 半導体デバイスおよびその製造方法
JP2012164974A (ja) * 2011-01-21 2012-08-30 Tokyo Seimitsu Co Ltd レーザー加工装置、及びレーザー加工方法
JP2013120684A (ja) * 2011-12-07 2013-06-17 Panasonic Corp プラズマ処理装置及びプラズマ処理方法
JP2014033003A (ja) * 2012-08-01 2014-02-20 Tokyo Electron Ltd 被処理体の処理方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
TOMOHIRO OKUMURA，HIROSHI KAWAURA: "Elongated Inductively Coupled Thermal Plasma Torch Operable at Atomospheric Pressure", JAPANESE JOURNAL OF APPLIED PHYSICS, vol. ５２（２０１３）, JPN7016002431, 20 May 2013 (2013-05-20), JP, pages 05 - 01, ISSN: 0003518051 *

Also Published As

Publication number Publication date
JP6120176B2 (ja) 2017-04-26
KR20150128552A (ko) 2015-11-18
TW201603140A (zh) 2016-01-16
US9209043B2 (en) 2015-12-08
US20150325455A1 (en) 2015-11-12
TWI595563B (zh) 2017-08-11

Similar Documents

Publication Publication Date Title
KR102644272B1 (ko) 정전척 어셈블리
US8425791B2 (en) In-chamber member temperature control method, in-chamber member, substrate mounting table and plasma processing apparatus including same
TWI672745B (zh) 熱處理裝置、熱處理方法、雷射退火裝置及雷射退火方法
JPWO2006064772A1 (ja) プラズマドーピング方法
US9472404B2 (en) Doping method, doping apparatus and method of manufacturing semiconductor device
TW200539258A (en) Wafer stage
JP2017130687A (ja) 静電チャック装置
WO2010019700A2 (en) Improved cleaving of substrates
JP2009295485A (ja) マイクロ波プラズマ処理装置
JP6120176B2 (ja) 半導体製造方法および半導体製造装置
JP5310977B2 (ja) イオン注入機用の汚染物質を減少させる構造体及びその方法
JP2020513645A (ja) ウェハにイオンを注入するための方法および装置
US20190139780A1 (en) Etching method
JP2005005328A (ja) 不純物導入方法、不純物導入装置およびこれを用いて形成された半導体装置
JP2015146279A (ja) プラズマ処理装置及び方法
JP6450932B2 (ja) プラズマ処理装置及び方法
JPWO2013164940A1 (ja) 被処理基体にドーパントを注入する方法、及びプラズマドーピング装置
JP7462486B2 (ja) 高周波給電部材及びプラズマ処理装置
CN108878242A (zh) 一种等离子体装置
JP2016225356A (ja) 半導体素子の製造方法
JP2015179775A (ja) 半導体製造装置
WO2020116247A1 (ja) プラズマ処理装置及び下部ステージ
JP2017216378A (ja) 加熱装置及び方法、電子デバイスの製造方法
KR20160002544A (ko) 기판 처리 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161003

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170314

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170316

R151 Written notification of patent or utility model registration

Ref document number: 6120176

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151